JP3446508B2 - バンプ付きワークの実装方法および実装基板 - Google Patents

バンプ付きワークの実装方法および実装基板

Info

Publication number
JP3446508B2
JP3446508B2 JP32255796A JP32255796A JP3446508B2 JP 3446508 B2 JP3446508 B2 JP 3446508B2 JP 32255796 A JP32255796 A JP 32255796A JP 32255796 A JP32255796 A JP 32255796A JP 3446508 B2 JP3446508 B2 JP 3446508B2
Authority
JP
Japan
Prior art keywords
work
bump
bumps
mounting
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32255796A
Other languages
English (en)
Other versions
JPH10163267A (ja
Inventor
忠彦 境
秀喜 永福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP32255796A priority Critical patent/JP3446508B2/ja
Publication of JPH10163267A publication Critical patent/JPH10163267A/ja
Application granted granted Critical
Publication of JP3446508B2 publication Critical patent/JP3446508B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、フリップチップな
どのバンプ付きワークの実装方法および実装基板に関す
るものである。 【０００２】 【従来の技術】従来、フリップチップなどのバンプ付き
ワークのバンプは、半田を用いて基板のパッド上に半田
付けしたり、あるいはボンドでパッド上に固着されてい
た。 【０００３】 【発明が解決しようとする課題】しかしながら半田やボ
ンドを用いる従来の実装方法は工程数が多く、特に半田
を加熱溶融させたり、ボンドを熱硬化させるための加熱
工程を必要とするので、生産性があがらないという問題
点があった。さらには半田付けの場合、半田の加熱溶融
時には半田が流動化し、相隣るパッド上の半田どうしが
短絡して半田ブリッジを生じやすいことから、パッドや
バンプの高密度・ファイン化には限界があるという問題
点があった。 【０００４】したがって本発明は、加熱工程を不要にし
て、バンプ付きワークのバンプを基板のパッド上に簡単
に固着でき、さらにはパッドやバンプの高密度・ファイ
ン化にも対応できるバンプ付きワークの実装方法および
実装基板を提供することを目的とする。 【０００５】 【課題を解決するための手段】請求項１記載のバンプ付
きワークの実装方法は、基材のパッド上に孔部を有する
導電部を形成し、この孔部にバンプ付きワークのバンプ
を嵌合し、この導電部の上部において内方へ突出する突
出部をバンプに形成された被係止部に係止させ、導電部
とバンプの間に基材とバンプ付きワークの熱膨張量の差
を吸収するための空間を確保するようにした。 【０００６】 【０００７】 【発明の実施の形態】請求項１に記載の発明によれば、
バンプ付きワークのバンプを導電部の孔部に嵌合させて
突出部をバンプの被係止部に係止させることにより、基
板にきわめて簡単に実装することができる。 【０００８】（実施の形態１）図１および図２は、本発
明の実施の形態１のバンプ付きワークの実装基板の製造
工程図である。また図３は、バンプ付きワークの実装工
程図、図４は同バンプ付きワークの実装状態の部分拡大
図である。 【０００９】まず、図１および図２を参照して、実装基
板の製造方法を示している。なお図１（ａ），（ｂ），
（ｃ），（ｄ）および図２（ａ），（ｂ），（ｃ），
（ｄ）は、製造工程順に示している。図１（ａ）におい
て、１はガラエポ基板などの若干の弾性を有する基材で
あり、その上面にはパッド２が形成されている。 【００１０】図１（ｂ）に示すように、基材１の上面
に、感光性樹脂により絶縁膜３を形成する。絶縁膜３
は、パッド２を露呈させて形成される。この絶縁膜３
は、ホトエッチング法などにより形成される。 【００１１】次に図１（ｃ）に示すように、絶縁膜３上
に感光レジスト膜４を形成する。この場合、感光レジス
ト膜４は絶縁膜３よりもやや小面積で形成し、絶縁膜３
のエッジ部３ａを露呈させる。この感光レジスト膜４
も、ホトエッチング法などで形成される。 【００１２】次に、図１（ｄ）に示すように、パッド２
と絶縁膜３と感光レジスト膜４で包囲される孔部１０の
内壁面に第１メッキ層５を形成する。第１メッキ層５の
素材としては、銅、ニッケル、金などの導電性のよい金
属である。 【００１３】次に図２（ａ）に示すように、孔部１０に
感光レジスト膜６を充てんする。次に図２（ｂ）に示す
ように、感光レジスト膜４，６上に２層目の感光レジス
ト膜７を形成する。この場合、第１メッキ層５の上面の
つば部５ａよりも幅広の空間部８を確保する。 【００１４】次に図２（ｃ）に示すように、空間部８に
第２メッキ層９を形成する。第２メッキ層９の素材とし
ては、第１メッキ層５と同じ素材がよい。次に図２
（ｄ）に示すように感光レジスト膜４，６，７を溶剤で
除去すれば、バンプ付きワーク実装用の基板が完成す
る。図２（ｄ）に示すように、第１メッキ層５と第２メ
ッキ層９によりパッド２上に形成された導電部は、バン
プを嵌合させるための孔部１０’を有しており、導電部
の上部において、第２メッキ層９の内端部は内方に突出
する突出部９ａとなっている。 【００１５】次に、図３を参照して、バンプ付きワーク
を基板に実装する方法を説明する。図３（ａ）におい
て、１１はバンプ付きワークであり、そのパッド１２上
にはバンプ１３が形成されている。バンプ１３は首細の
基端部１３ａと、基端部１３ａから膨出する膨大部１３
ｂから成っている。このような形状を有するバンプ１３
は、メッキ法により形成することができる。バンプ１３
の素材としては、金や銀などである。 【００１６】さて、図３（ａ）に示すように、バンプ１
３を下向きにし、基板１のメッキ層（導電部）５，９の
孔部１０’に位置合わせする。次に図３（ｂ）に示すよ
うにバンプ付きワーク１１を下降させ、バンプ１３を孔
部１０’に強制的に嵌合させれば、バンプ付きワーク１
１は実装される。 【００１７】図４は、実装状態の部分拡大図であって、
膨大部１３ｂの被係止部としてのエッジ１３１ｂには突
出部９ａが係合しており、これによりバンプ１３が孔部
１０’から抜け出るのを阻止している。また膨大部１３
ｂを孔部１０’に強制的に嵌合させると、膨大部１３ｂ
の下面はメッキ層５に接地するが、この場合、基材１は
弾性を有するので、パッド２とメッキ層５は膨大部１３
ｂに押されて下方へ弾性変形し、これにより膨大部１３
ｂはメッキ層５にしっかり接触するとともに、突出部９
ａに係止し、十分な導通性が確保される。 【００１８】ところで、一般に、基材１の熱膨張率はバ
ンプ付きワーク１１の熱膨張率よりもかなり大きい。し
たがって従来は、基材１が駆動時の内部抵抗熱などのた
めに熱膨張すると、バンプはパッドからはがれやすかっ
たものである。しかしながらこのものは、バンプ１３と
導電部であるメッキ層５，９の間には遊びの空間Ｔ（図
４）が存在するので、基材１とバンプ付きワーク１１の
熱膨張量の差をこの空間Ｔで吸収でき、したがってバン
プ１３と導電部との電気的接触性をしっかり維持するこ
とができる。 【００１９】（実施の形態２）図５は、本発明の実施の
形態２のバンプ付きワークの実装工程図である。図５
（ａ）において、バンプ付きワーク１１のパッド１２上
には、バンプ１４が形成されている。このバンプ１４
は、金属塊１５を多段に（本例では２段）積み重ねて形
成されている。このようなバンプ１４は、ワイヤボンデ
ィング技術により形成することができる。すなわち、キ
ャピラリツールから導出されたワイヤの下端部に電気的
スパークによりボール（金属塊）を形成し、このボール
をパッド１２上に多段にボンディングすることにより形
成できる。 【００２０】このバンプ１４を、図５（ｂ）に示すよう
に導電部の孔部１０’内に強制的に嵌合させることによ
り、バンプ付きワーク１１は基板に実装される。この場
合、突出部９ａは金属塊１５と金属塊１５の境目である
被係止部１４１に係止される。その作用効果は実施の形
態１と同じである。 【００２１】このようにバンプの形状は様々考えられる
のであって、要はその形状を突出部９ａが係止可能な被
係止部を有する形状にして、バンプが孔部から容易に抜
け出さないものであればよい。また上記実施の形態で
は、バンプは加熱することなく導電部の孔部に嵌合させ
て電気的接触を図るものであるが、電気的接触性を高め
るために、バンプを加熱して孔部に嵌合させたり、ある
いは接着用のボンドを使用することを禁止するものでは
ない。またバンプ付きのワークとしてはフリップチップ
に限らず、ＱＦＰ（モールド体からリードが延出する電
子部品）のリードの下面にバンプを形成したものや、コ
ンデンサチップなどの角チップの電極にバンプを突設し
たものにも適用できる。 【００２２】 【発明の効果】本発明によれば、バンプ付きワークを簡
単に基板に実装することができる。殊に、従来必要であ
った加熱工程を不要にすることが可能であるので、低コ
ストで生産性よくバンプ付きワークを基板に実装でき
る。さらには、バンプと導電部の間の遊びの空間を確保
することにより、バンプ付きワークと基板の基材の熱膨
張の差をこの遊びの空間で吸収でき、バンプと導電部の
しっかりした接触状態を維持することができる。
【図面の簡単な説明】 【図１】本発明の実施の形態１のバンプ付きワークの実
装基板の製造工程図 【図２】本発明の実装の形態１のバンプ付きワークの実
装基板の製造工程図 【図３】本発明の実施の形態１のバンプ付きワークの実
装工程図 【図４】本発明の実施の形態１のバンプ付きワークの実
装状態の部分拡大図 【図５】本発明の実施の形態２のバンプ付きワークの実
装工程図 【符号の説明】 １ 弾性基材 ２ パッド ５，９ メッキ層（導電部） ９ａ 突出部 １０’ 孔部 １１ バンプ付きワーク １３，１４ バンプ １３１ｂ，１４１ 被係止部
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60

Claims (1)

  1. (57)【特許請求の範囲】 【請求項１】基材のパッド上に孔部を有する導電部を形
    成し、この孔部にバンプ付きワークのバンプを嵌合し、
    この導電部の上部において内方へ突出する突出部をバン
    プに形成された被係止部に係止させ、導電部とバンプの
    間に基材とバンプ付きワークの熱膨張量の差を吸収する
    ための空間を確保することを特徴とするバンプ付きワー
    クの実装方法。
JP32255796A 1996-12-03 1996-12-03 バンプ付きワークの実装方法および実装基板 Expired - Fee Related JP3446508B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32255796A JP3446508B2 (ja) 1996-12-03 1996-12-03 バンプ付きワークの実装方法および実装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32255796A JP3446508B2 (ja) 1996-12-03 1996-12-03 バンプ付きワークの実装方法および実装基板

Publications (2)

Publication Number Publication Date
JPH10163267A JPH10163267A (ja) 1998-06-19
JP3446508B2 true JP3446508B2 (ja) 2003-09-16

Family

ID=18145015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32255796A Expired - Fee Related JP3446508B2 (ja) 1996-12-03 1996-12-03 バンプ付きワークの実装方法および実装基板

Country Status (1)

Country Link
JP (1) JP3446508B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3613167B2 (ja) 2000-10-12 2005-01-26 株式会社村田製作所 パッド電極の接続状態の検査方法
JP4949279B2 (ja) 2008-01-21 2012-06-06 新光電気工業株式会社 配線基板及びその製造方法
US7872332B2 (en) 2008-09-11 2011-01-18 Micron Technology, Inc. Interconnect structures for stacked dies, including penetrating structures for through-silicon vias, and associated systems and methods
JP2010103344A (ja) * 2008-10-24 2010-05-06 Hakodate Electronics Co Ltd 配線基板及びその製造方法
JP2010206038A (ja) * 2009-03-05 2010-09-16 Fujitsu Ltd 電子部品の実装構造及び電子部品実装用基板の製造方法
EP2261965A1 (en) * 2009-06-12 2010-12-15 Nxp B.V. Crimp bump interconnection
JPWO2012070381A1 (ja) * 2010-11-22 2014-05-19 日本電気株式会社 実装構造及び実装方法
US9070676B2 (en) * 2013-10-09 2015-06-30 Invensas Corporation Bowl-shaped solder structure

Also Published As

Publication number Publication date
JPH10163267A (ja) 1998-06-19

Similar Documents

Publication Publication Date Title
US6414849B1 (en) Low stress and low profile cavity down flip chip and wire bond BGA package
KR100427925B1 (ko) 반도체 장치 및 그 제조 방법
US6229711B1 (en) Flip-chip mount board and flip-chip mount structure with improved mounting reliability
US6313521B1 (en) Semiconductor device and method of manufacturing the same
US6262489B1 (en) Flip chip with backside electrical contact and assembly and method therefor
JP3526788B2 (ja) 半導体装置の製造方法
JP2003068931A (ja) 半導体パッケージ及びその製造方法
JP2001326236A (ja) 半導体装置の製造方法
US5220487A (en) Electronic package with enhanced heat sinking
JP2003017518A (ja) 混成集積回路装置の製造方法
US5736789A (en) Ball grid array casing for integrated circuits
US6013944A (en) Semiconductor device in which chip electrodes are connected to terminals arranged along the periphery of an insulative board
US5263245A (en) Method of making an electronic package with enhanced heat sinking
JP3228339B2 (ja) 半導体装置およびその製造方法
JP3446508B2 (ja) バンプ付きワークの実装方法および実装基板
JP2001352021A (ja) 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法
JP3939847B2 (ja) 半導体装置の製造方法
JP2004515077A (ja) 半導体モジュールのための中間担体、このような中間担体を使用の下で製作された半導体モジュール、およびこのような中間担体を製作するための方法
JPH11126795A (ja) 実装基板およびその製造方法ならびに電子部品の実装方法
JP3496569B2 (ja) 半導体装置及びその製造方法並びにその実装構造
JP3277083B2 (ja) 半導体チップおよびそれを用いた半導体装置
JP3058266B2 (ja) 半導体集積回路装置及びその半導体ベアチップ実装方法
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JPH05211256A (ja) 半導体装置
JP3472601B2 (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080704

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090704

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090704

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100704

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees