JPH1032300A - リードフレーム，半導体装置及び半導体装置の製造方法 - Google Patents

リードフレーム，半導体装置及び半導体装置の製造方法

Info

Publication number
JPH1032300A
JPH1032300A JP8185839A JP18583996A JPH1032300A JP H1032300 A JPH1032300 A JP H1032300A JP 8185839 A JP8185839 A JP 8185839A JP 18583996 A JP18583996 A JP 18583996A JP H1032300 A JPH1032300 A JP H1032300A
Authority
JP
Japan
Prior art keywords
lead frame
lead
semiconductor device
semiconductor chip
terminal pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8185839A
Other languages
English (en)
Other versions
JP2908330B2 (ja
Inventor
Yoichi Tsunoda
洋一 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP8185839A priority Critical patent/JP2908330B2/ja
Priority to US08/895,202 priority patent/US5982026A/en
Priority to KR1019970033201A priority patent/KR100237895B1/ko
Publication of JPH1032300A publication Critical patent/JPH1032300A/ja
Application granted granted Critical
Publication of JP2908330B2 publication Critical patent/JP2908330B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】チップ搭載用基体に関る部材費が廉価なＰＧＡ
構造あるいはＢＧＡ構造の半導体装置を提供する。従来
のＯＭＰＡＣ構造の半導体装置よりも耐湿性、耐温度サ
イクル性の良好なＰＧＡ構造又はＢＧＡ構造の半導体装
置を提供する。 【解決手段】チップ搭載用基体として、金属製平板を母
材とするリードフレームを用いる。はんだボールや金属
ピンのような半導体装置の外部端子とチップとを導電的
に接続するためのリード４に、その導電経路中の外部端
子と接続すべき位置に、平面的に拡面化した端子パッド
１を設け、外部端子とリード４との接続をを安定化させ
る。端子パッド１に貫通口９を設けると、はんだボール
や金属ピンとの固着がより安定化する。或いは、貫通口
９に替えて、下に凸又は上に凸の凹みを設け、外部端子
と端子パッド４との接触面積を拡大することによって
も、固着強度が向上する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、リードフレーム，
半導体装置および半導体装置の製造方法に関し、特に、
外部との接続用端子（外部端子）がＢＧＡ構造あるいは
ＰＧＡ構造である樹脂封止型の半導体装置とこれに用い
られるリードフレーム及び、上記の半導体装置を製造す
る方法に関する。
【０００２】
【従来の技術】近年、電子機器の高機能化、小型化、軽
量化は著しく、これに伴い、回路を構成する電子部品に
は、実装密度を高めるための様々な工夫がなされてい
る。半導体装置においては、ＢＧＡ構造あるいはＰＧＡ
構造の外部端子が、その目的達成のための一つの手段と
して開発された。
【０００３】この種の半導体装置の数例の断面図を、図
８（ａ）〜（ｄ）に示す。又、その半導体装置に用いら
れるチップ搭載用基体の平面図を、図９に示す。図８と
図９とを参照して、この種の半導体装置は、次の基本構
造を備えている。すなわち、半導体チップ１１が、チッ
プ搭載用基体としての配線基板２０のアイランド５に搭
載されている。配線基板２０は、例えばセラミック板や
ガラス・エポキシ板のような絶縁性の基板１７に、金属
配線１６のパターンを形成した構造のものである。この
金属配線パターン１６の形成には、めっきなどが利用さ
れる。金属層としては、例えばＡｕーＮｉあるいはＷー
Ｃｕのような複層構造のものなどが用いられる。この絶
縁性基板１７と金属配線１６とからなる配線基板２０
は、単層構造とは限らず、多層構造であることもある。
次に、チップ１１上に形成されているボンディングパッ
ド（図示せず）と配線基板側の金属配線１６とが、金属
細線１２で結線されている。そして、チップ１１と金属
細線１２とが封止・外装されている。この封止・外装構
造は、例えばセラミックキャップ１９を被せた中空構造
であったり或いは、樹脂エポキシ樹脂１０で被覆した構
造である。
【０００４】配線基板２０の実装面（チップ１１搭載面
とは反対側の面）からは、その面上にアレイ状に配置さ
れた多数の外部端子が、面に垂直な方向に突出するよう
に設けられている。それらの外部端子ははんだ製のボー
ル１３又は、金属製で例えば剣道の竹刀のような鍔付き
形状のピン１４である。はんだボール１３又はピン１４
は、上述の配線基板２０に設けられたスルーホール１８
を介して、配線基板表面または基板内部の接続部（端子
パッド１）に導通している。
【０００５】尚、一般に、上記の金属ピン１４で外部端
子を構成したタイプの半導体装置はＰＧＡ構造と呼ば
れ、はんだボールで外部端子を構成したタイプの半導体
装置はＢＧＡ構造と呼ばれる。そして、ＢＧＡ構造の半
導体装置のうち、ガラス・エポキシ板を素材とした樹脂
封止型の半導体装置を、特にＯＭＰＡＣ構造と呼ぶ。こ
のＯＭＰＡＣ構造の半導体装置においては、樹脂封止後
に、外部端子を後付けで形成することもある。
【０００６】
【発明が解決しようとする課題】上述したＰＧＡ構造あ
るいはＢＧＡ構造の半導体装置には、下記のような改善
すべき点がある。すなわち、第一に、配線基板２０が高
価で、半導体装置全体の製造費用が高い。これは、配線
基板２０は、その母材として用いるセラミック板あるい
はガラス・エポキシ板自体が高価である上に、そのよう
な絶縁性基板上に金属配線パターンをめっきによって形
成しなければならず、グランド配線を要するものについ
ては更に多層化する必要があるなど、製造工程が複雑で
あるからである。
【０００７】第二に、ＢＧＡ構造特にＯＭＰＡＣ構造の
半導体装置は、信頼性の面で、耐湿性および耐温度サイ
クル性が必ずしも十分ではない。これは、絶縁性基板１
７の材料であるセラミック或いはガラス・エポキシと封
止材である樹脂との間の熱膨張係数の差が大きいことか
ら、加熱，冷却などに伴う熱膨張，収縮により、絶縁性
基板と封止材とがその界面で剥離し易く、又、樹脂封止
部にクラックが生じ易いからである。
【０００８】したがって本発明は、ＰＧＡ構造あるいは
ＢＧＡ構造の半導体装置装置であって、チップ搭載用基
体に関る部材費が廉価な半導体装置を提供することを目
的とするものである。
【０００９】本発明の他の目的は、従来のＯＭＰＡＣ構
造の半導体装置よりも耐湿性、耐温度サイクル性の良好
な、ＰＧＡ構造又はＢＧＡ構造の半導体装置を提供する
ことである。
【００１０】
【課題を解決するための手段】本発明のリードフレーム
は、ＢＧＡ構造又はＰＧＡ構造の外部端子を有する樹脂
封止型半導体装置に用いるリードフレームであって、金
属製平板を母材とし、半導体チップを搭載するためのア
イランドと、アイランドを支持する吊りピンと、前記樹
脂封止型半導体装置の外部端子と前記半導体チップとを
電気的に導通させるための複数のリードと、前記複数の
リードを相互に連結すると共に樹脂封止の際の樹脂漏れ
を防止するためのタイバーと、前記吊ピンと前記タイバ
ーと前記リードと前記アイランドとを固定するためのフ
レーム部とを備え、前記リードには、その導電経路中の
前記外部端子と接続すべき位置に、平面的に拡面化した
端子パッドを有することを特徴とする。
【００１１】本発明の半導体装置は、上記のリードフレ
ームと、そのリードフレームの前記アイランドに搭載さ
れた半導体チップと、前記半導体チップの接続用電極と
前記リードフレームのリードとを導電的に結ぶ金属細線
と、前記リードフレームのリードに設けられた端子パッ
ドに導電的に固着されたはんだボール又は金属ピンから
なる外部端子であって、リードフレームのチップ搭載側
の面とは反対側の面からその面に垂直方向に突出する外
部端子と、前記リードフレームと、前記半導体チップ
と、前記金属細線とを、前記外部端子の外部の回路との
接続部分となるべき部分を残して覆う封止外装用の樹脂
層とを含んでなる。
【００１２】この半導体装置は、上記のリードフレーム
の前記アイランドに半導体チップを搭載する工程と、前
記半導体チップの接続用電極と前記リードフレームのリ
ードとを金属細線により結線する工程と、前記リードフ
レームと、前記半導体チップと、前記金属細線とを、前
記端子パッドの前記チップ搭載側の面とは異る側の面が
露出するようにして、樹脂層で覆う工程と、前記リード
フレームの端子パッドの露出部に、はんだボール又は金
属ピンを導電的に固着する工程とを含む半導体装置の製
造方法によって製造される。
【００１３】又は、上記のリードフレームの前記端子パ
ッドの、半導体チップ搭載側の面とは異る側の面に、そ
の面から垂直方向に突出するようにして、予めはんだボ
ール又は金属ピンを電気的に固着する工程と、前記はん
だボール又は金属ピン固着済みのリードフレームの前記
アイランドに半導体チップを搭載する工程と、前記半導
体チップの接続用電極と前記リードフレームのリードと
を金属細線により結線する工程と、前記リードフレーム
と、前記半導体チップと、前記金属細線とを、前記端子
パッドに固着した前記はんだボール又は前記金属ピンの
外部の回路との接続部分となるべき部分を残して、樹脂
層で覆う工程とを含む半導体装置の製造方法によって製
造される。
【００１４】本発明では、半導体チップを搭載する基体
として、４２合金あるいはＣｕ合金のような金属製リー
ドフレームを用いている。従って、リードフレームへの
チップ搭載から、チップとリードフレームとの間のワイ
ヤボンディング、樹脂封止迄を、一般のモールド樹脂封
止構造の半導体装置の製造工程と同一の工程で実行でき
る。すなわち、セラミック板あるいはガラス・エポキシ
板に金属配線パターンを形成する従来の半導体装置に比
べ、材料自体が安価でありしかも製造工程が簡単であ
る。
【００１５】又、金属製リードフレームと樹脂との間の
剥離や外装樹脂のクラックが発生し難いので、耐湿性お
よび耐温度サイクル性が向上する。
【００１６】本発明の金属製リードフレームには、外部
端子とチップチップとを電気的に導通させるためのリー
ドに対し、その導電経路の途中に、はんだボール或いは
金属ピンなどの外部端子と接続するための拡面部（端子
パッド）が設けられている。従って、外部端子とリード
フレームの配線パターンとは確実に接続される。その端
子パッドに貫通口あるいは凹みを設ければ、外部端子と
の接続は更に良好なものとなる。
【００１７】
【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して説明する。図１は、本発明の第１の
実施の形態によるリードフレームの平面図である。又、
図２は、このリードフレームを用いたＢＧＡ構造の樹脂
封止型半導体装置およびＰＧＡ構造の樹脂封止型半導体
装置の断面図である。図３は、本実施の形態の半導体装
置の製造に用いたリードフレームの断面図である。
【００１８】図１を参照して、本実施の形態のリードフ
レーム８は金属製で、半導体チップ１１を搭載するため
のアイランド５と、アイランド５を支持する吊りピン２
と、樹脂封止の際の樹脂漏れ防止用ストッパとしてのタ
イバー３と、外部端子とチップとを電気的に導通させる
ためのリード４と、樹脂封止後の封止樹脂１０の収縮に
よるフレーム歪を緩和するためのスリット６と、吊ピン
２とタイバー３とリード４とアイランド５と樹脂封止後
の半導体装置とを固定するためのフレーム部７とに加え
て、新たに、リード４の途中を拡面化した端子パッド１
を備えている。この端子パッド部には、貫通口９が設け
られている。リードフレームの母材としては、４２合金
あるいはＣｕ合金などを用いることができ、通常のリー
ドフレームと同様にして、容易に製造できる。尚、上記
のスリット６は、特には無くても構わない。
【００１９】次に、図２を参照すると、チップ１１側の
ボンディングパッド（図示せず）とリードフレーム側の
リード４とが、ワイヤボンディングにより金属細線１２
で結線されている。そして、外部端子であるはんだボー
ル１３又は金属ピン１４が、上記リード４の途中に設け
られた端子パッド１に、それぞれの一部分が端子パッド
に設けられた貫通口９に嵌り込むようにして、当接、固
着されている。尚、端子パッドの貫通口９は、はんだボ
ール１３や金属ピンの固定をより確実にするためのもの
であって、特に設けなくても構わない。
【００２０】図２（ａ），（ｂ）に示す半導体装置は、
図３（ａ）〜（ｃ）に示すリードフレームを用いて、以
下のようにして製造される。すなわち、先ず、図３
（ａ）に示すリードフレーム８Ａを準備し、そのアイラ
ンドに半導体チップ１１を搭載する。次に、チップ側の
ボンディングパッドとリードフレーム側のリード４とを
ワイヤボンディングする。その後、樹脂封止を行う。そ
の際、リードフレームの端子パッド１に相当する部分に
突起のあるモールド金型を用いて、端子パッド１が封止
樹脂１０に覆れないようにする。そして、外部端子であ
るはんだボール１３又は金属ピン１４を端子パッド１に
はんだ付けして、ＢＧＡ構造またはＰＧＡ構造の半導体
装置を得る。
【００２１】或いは、以下のようにしても、製造され
る。先ず、図３（ａ）に示すリードフレーム８Ａに、予
めはんだボール１３又は金属ピン１４をはんだ付けし
て、図３（ｂ）又は図３（ｃ）に示す、はんだボール１
３付きのリードフレーム８Ｂ又は金属ピン付きのリード
フレーム８Ｃを得る。次いで、上記のはんだボール付き
リードフレーム８Ｂ又は金属ピン付きリードフレーム８
Ｃのアイランドにチップ１１を搭載し、ワイヤボンディ
ングを行った後、樹脂封止を行う。
【００２２】本実施の形態の半導体装置は、内部リード
としてのインナリードと外部端子としてのアウタリード
とを持つ金属製リードフレームを用いた、一般的な樹脂
封止型半導体装置と同様に、トランスファモールディン
グ工法を用いた封止樹脂１０によって容易に封止、外装
できるので、製造工程が簡単である。しかも樹脂封止後
の半導体装置において、封止樹脂１０と金属製リードフ
レーム８との密着性は高く、且つリードフレームの母材
としてＣｕ合金あるいは４２合金などを使用するので、
封止樹脂１０を介しての放熱性も、従来のこの種の半導
体装置に比べて大きい。
【００２３】図４（ａ）に、３００ピンのＬＳＩについ
て、チップ搭載用の基体としてセラミック板を用いたＰ
ＧＡ構造のセラミック型ＬＳＩと、ガラス・エポキシ板
を用いたＢＧＡ構造のモールド型ＬＳＩと、本実施の形
態のモールド型ＬＳＩとで、チップ搭載用基体の単価を
比較して示す。又、図４（ｂ）に、同様にＬＳＩ製造に
要する資材費を比較して示す。いずれの場合でも、従来
のＰＧＡ構造セラミック型ＬＳＩが一番高価であり、従
来のＢＧＡ構造モールド型ＬＳＩが次に高価である。本
実施の形態は一番廉価で、一番高価なもののほぼ１／１
０程度、二番目に効果のものに対しても、１／２程度に
減じている。
【００２４】次に、本発明の第２の実施の形態につい
て、説明する。図５は、本実施の形態によるリードフレ
ームの平面図である。図６は、本実施の形態によるＢＧ
Ａ構造モールド型半導体装置およびＰＧＡ構造モールド
型半導体装置の断面図である。図７は、本実施の形態の
半導体装置の製造に用いるリードフレームの、断面図で
ある。
【００２５】図５〜図７を参照して、本実施の形態は、
リードフレームのリードに設けられた端子パッド１に、
貫通口に替えて、下向きの凹み又は上向きの凹み１５を
設けた点が、第１の実施の形態によるリードフレームと
異っている。このように、外部端子としてはんだボール
１３を用いるＢＧＡ構造の半導体装置に対しては、その
リードフレームの端子パッドに下向きの凹み１５を設け
ると、下に凸の部分がはんだボール１３との接触面積を
増加させるので、はんだボール１３の固定がより強固に
なる。一方、金属ピン１４を外部端子とするＰＧＡ構造
モールド型の半導体装置においては、端子パッドに設け
た上向きの凹みにピン１４の先端が入り込んで、同様
に、ピンの固定がより強固になる。
【００２６】
【発明の効果】以上説明したように、本発明は、金属製
リードフレームのリードに外部端子との接続のための拡
面化された端子パッドを設けることにより、ＢＧＡ構造
又はＰＧＡ構造の外部端子を有するモールド型半導体装
置に対し、その搭載用基体として金属製リードフレーム
の使用を可能にしている。
【００２７】これにより本発明によれば、チップ搭載用
基体に、それ自体がセラミック板やガラス・エポキシ板
に比べて廉価な、４２合金やＣｕ合金を母材として用い
ることができる上に、安価な樹脂による封止、外装が可
能になる。しかも、インナリードとアウタリードとを持
つリードフレームを用いる一般的な樹脂封止型半導体装
置と同様の、簡単な製造工程を適用できるので、半導体
装置の製造コストを低減することが可能である。
【００２８】又、チップ搭載用基体としてセラミック板
やガラス・エポキシ板を用いていた従来の半導体装置に
比べ、チップ搭載用基体と封止外装用樹脂との密着性が
良くなると共に熱膨張係数差が小さくなるのみならず、
放熱性も向上する。従って、熱膨張・収縮に基づくリー
ドフレームと外装樹脂層との間の剥離や外装樹脂層での
クラック発生を防止し、耐湿性および耐温度サイクル特
性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるリードフレー
ムの、平面図である。
【図２】本発明の第１の実施の形態によるＢＧＡ構造モ
ールド型半導体装置の断面図および、ＰＧＡ構造モール
ド型半導体装置の断面図である。
【図３】図２に示すＢＧＡ構造モールド型半導体装置お
よびＰＧＡ構造モールド型半導体装置の製造に用いたリ
ードフレームの断面図である。
【図４】第１の実施の形態によるＢＧＡ構造モールド型
半導体装置と、従来のＰＧＡ構造セラミック型半導体装
置と、従来のＢＧＡ構造モールド型半導体装置とで、チ
ップ搭載用基体の価格および半導体装置の価格を比較し
て示す図である。
【図５】本発明の第２の実施の形態によるリードフレー
ムの、平面図である。
【図６】本発明の第２の実施の形態によるＢＧＡ構造モ
ールド型半導体装置の断面図および、ＰＧＡ構造モール
ド型半導体装置の断面図である。
【図７】図６に示すＢＧＡ構造モールド型半導体装置お
よびＰＧＡ構造モールド型半導体装置の製造に用いたリ
ードフレームの断面図である。
【図８】従来のＢＧＡ構造半導体装置およびＰＧＡ構造
半導体装置の断面図である。
【図９】図８に示すＢＧＡ構造モールド型半導体装置お
よびＰＧＡ構造モールド型半導体装置の製造に用いられ
るチップ搭載用基体の平面図である。
【符号の説明】
１ 端子パッド ２ 吊りピン ３ タイバー ４ リード ５ アイランド ６ スリット ７ フレーム部 ８，８Ａ，８Ｂ，８Ｃ リードフレーム ９ 貫通口 １０ 封止樹脂 １１ チップ １２ 金属細線 １３ はんだボール １４ 金属ピン １５ 凹み １６ 配線パターン １７ 絶縁基板 １８ スルーホール １９ キャップ ２０ 配線基板

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 ＢＧＡ構造又はＰＧＡ構造の外部端子を
    有する樹脂封止型半導体装置に用いるリードフレームで
    あって、金属製平板を母材とし、半導体チップを搭載す
    るためのアイランドと、アイランドを支持する吊りピン
    と、前記樹脂封止型半導体装置の外部端子と前記半導体
    チップとを電気的に導通させるための複数のリードと、
    前記複数のリードを相互に連結すると共に樹脂封止の際
    の樹脂漏れを防止するためのタイバーと、前記吊ピンと
    前記タイバーと前記リードと前記アイランドとを固定す
    るためのフレーム部とを備え、 前記リードには、その導電経路中の前記外部端子と接続
    すべき位置に、平面的に拡面化した端子パッドを有する
    ことを特徴とするリードフレーム。
  2. 【請求項２】 請求項１記載のリードフレームにおい
    て、 前記リードの端子パッドに、リードフレームの表裏を貫
    通する貫通口を設けたことを特徴とするリードフレー
    ム。
  3. 【請求項３】 請求項１記載のリードフレームにおい
    て、 前記リードの端子パッドに、リードフレームの一方の面
    側に凸の凹み又は他方の面側に凸の凹みを設けたことを
    特徴とするリードフレーム。
  4. 【請求項４】 請求項１に記載のリードフレームと、 そのリードフレームの前記アイランドに搭載された半導
    体チップと、 前記半導体チップの接続用電極と前記リードフレームの
    リードとを導電的に結ぶ金属細線と、 前記リードフレームのリードに設けられた端子パッドに
    導電的に固着されたはんだボール又は金属ピンからなる
    外部端子であって、リードフレームのチップ搭載側の面
    とは反対側の面からその面に垂直方向に突出する外部端
    子と、 前記リードフレームと、前記半導体チップと、前記金属
    細線とを、前記外部端子の外部の回路との接続部分とな
    るべき部分を残して覆う封止外装用の樹脂層とを含んで
    なる半導体装置。
  5. 【請求項５】 請求項１に記載のリードフレームの前記
    アイランドに半導体チップを搭載する工程と、 前記半導体チップの接続用電極と前記リードフレームの
    リードとを金属細線により結線する工程と、 前記リードフレームと、前記半導体チップと、前記金属
    細線とを、前記端子パッドの前記チップ搭載側の面とは
    異る側の面が露出するようにして、樹脂層で覆う工程
    と、 前記リードフレームの端子パッドの露出部に、はんだボ
    ール又は金属ピンを導電的に固着する工程とを含む半導
    体装置の製造方法。
  6. 【請求項６】 請求項１に記載のリードフレームの前記
    端子パッドの、半導体チップ搭載側の面とは異る側の面
    に、その面から垂直方向に突出するようにして、予めは
    んだボール又は金属ピンを電気的に固着する工程と、 前記はんだボール又は金属ピン固着済みのリードフレー
    ムの前記アイランドに半導体チップを搭載する工程と、 前記半導体チップの接続用電極と前記リードフレームの
    リードとを金属細線により結線する工程と、 前記リードフレームと、前記半導体チップと、前記金属
    細線とを、前記端子パッドに固着した前記はんだボール
    又は前記金属ピンの外部の回路との接続部分となるべき
    部分を残して、樹脂層で覆う工程とを含む半導体装置の
    製造方法。
JP8185839A 1996-07-16 1996-07-16 リードフレーム，半導体装置及び半導体装置の製造方法 Expired - Fee Related JP2908330B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8185839A JP2908330B2 (ja) 1996-07-16 1996-07-16 リードフレーム，半導体装置及び半導体装置の製造方法
US08/895,202 US5982026A (en) 1996-07-16 1997-07-16 Inexpensive resin molded semiconductor device
KR1019970033201A KR100237895B1 (ko) 1996-07-16 1997-07-16 저가 수지 몰드 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8185839A JP2908330B2 (ja) 1996-07-16 1996-07-16 リードフレーム，半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH1032300A true JPH1032300A (ja) 1998-02-03
JP2908330B2 JP2908330B2 (ja) 1999-06-21

Family

ID=16177787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8185839A Expired - Fee Related JP2908330B2 (ja) 1996-07-16 1996-07-16 リードフレーム，半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5982026A (ja)
JP (1) JP2908330B2 (ja)
KR (1) KR100237895B1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
US6534337B1 (en) * 1997-05-15 2003-03-18 Texas Instruments Incorporated Lead frame type plastic ball grid array package with pre-assembled ball type contacts
US6388336B1 (en) * 1999-09-15 2002-05-14 Texas Instruments Incorporated Multichip semiconductor assembly
JP2002305284A (ja) * 2001-02-05 2002-10-18 Mitsubishi Electric Corp 半導体装置積層構造体
US6911726B2 (en) * 2002-06-07 2005-06-28 Intel Corporation Microelectronic packaging and methods for thermally protecting package interconnects and components
DE10332009B4 (de) * 2003-07-14 2008-01-31 Infineon Technologies Ag Halbleiterbauelement mit elektromagnetischer Abschirmvorrichtung

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63190370A (ja) * 1987-02-02 1988-08-05 Matsushita Electric Works Ltd ピングリツドアレイ用リ−ドフレ−ム
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
JP2967603B2 (ja) * 1991-04-30 1999-10-25 日本電気株式会社 テープオートメイテッドボンディング半導体装置
US5293072A (en) * 1990-06-25 1994-03-08 Fujitsu Limited Semiconductor device having spherical terminals attached to the lead frame embedded within the package body
US5389739A (en) * 1992-12-15 1995-02-14 Hewlett-Packard Company Electronic device packaging assembly
US5717252A (en) * 1994-07-25 1998-02-10 Mitsui High-Tec, Inc. Solder-ball connected semiconductor device with a recessed chip mounting area
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
JPH08139259A (ja) * 1994-09-16 1996-05-31 Dainippon Printing Co Ltd リードフレームとリードフレーム部材、およびそれらを用いた表面実装型半導体装置
DE69530037T2 (de) * 1994-09-22 2003-10-16 Nec Electronics Corp Automatische Bandmontage für Halbleiteranordnung
JPH08148603A (ja) * 1994-11-22 1996-06-07 Nec Kyushu Ltd ボールグリッドアレイ型半導体装置およびその製造方法
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
US5663593A (en) * 1995-10-17 1997-09-02 National Semiconductor Corporation Ball grid array package with lead frame

Also Published As

Publication number Publication date
KR980012351A (ko) 1998-04-30
KR100237895B1 (ko) 2000-01-15
JP2908330B2 (ja) 1999-06-21
US5982026A (en) 1999-11-09

Similar Documents

Publication Publication Date Title
JP3112949B2 (ja) ポリマースタッドグリッドアレイ
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US20070273023A1 (en) Integrated circuit package having exposed thermally conducting body
JPH0878574A (ja) 半導体装置及びその製造方法
JPH06224246A (ja) 半導体素子用高多端子化パッケージ
WO2006014418A2 (en) Encapsulated semiconductor device with reliable down bonds
US6486551B1 (en) Wired board and method of producing the same
JPH1174404A (ja) ボールグリッドアレイ型半導体装置
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
JP2908330B2 (ja) リードフレーム，半導体装置及び半導体装置の製造方法
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
JPH08148526A (ja) 半導体装置
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
JP3136274B2 (ja) 半導体装置
JPS6020939Y2 (ja) 半導体装置パツケ−ジ用基板
JP2652222B2 (ja) 電子部品搭載用基板
JP2715974B2 (ja) 半導体装置及びその製造方法
JP2784209B2 (ja) 半導体装置
KR100788340B1 (ko) 반도체 패키지
JP3632883B2 (ja) 半導体装置
JPH10209322A (ja) 半導体装置およびその実装構造
EP0646963A1 (en) Multi-chip module and manufacturing method thereof
JP3405718B2 (ja) 半導体装置
JP3032124U (ja) 中介層を有する高密度ボンディング・パッド配列集積回路パッケージ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees