JPH03236249A - 半導体チップモジュール - Google Patents

半導体チップモジュール

Info

Publication number
JPH03236249A
JPH03236249A JP2033293A JP3329390A JPH03236249A JP H03236249 A JPH03236249 A JP H03236249A JP 2033293 A JP2033293 A JP 2033293A JP 3329390 A JP3329390 A JP 3329390A JP H03236249 A JPH03236249 A JP H03236249A
Authority
JP
Japan
Prior art keywords
semiconductor chip
cap
bonded
substrate
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2033293A
Other languages
English (en)
Other versions
JP2785917B2 (ja
Inventor
Katsuya Fukase
克哉 深瀬
Norio Wada
和田　則雄
Masato Tanaka
正人 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2033293A priority Critical patent/JP2785917B2/ja
Publication of JPH03236249A publication Critical patent/JPH03236249A/ja
Application granted granted Critical
Publication of JP2785917B2 publication Critical patent/JP2785917B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体チップモジュールに関する。
（従来技術） 本出願人は先に、取り扱いが容易で高密度実装が可能な
半導体チップモジュールについて提案した（特願平１−
２３１１３１号）。この半導体チップモジュールは半導
体チップに形成したパッドにボンディングワイヤの一端
を接続し、ボンディングワイヤの他端を樹脂封止の外面
まで引き出してこの引き出し端が外部接続用の端子部と
なるように半導体チップを樹脂封止したものである。こ
の半導体チップモジュールは半導体チップが樹脂封止さ
れることによって好適な耐環境性が得られるとともに、
実装作業等における取り扱い性がよいこと、半導体チッ
プの面全体が端子形成部として使用できること、外部接
続用の端子部にバンプを形成した場合にはフリップチッ
プ法で容易に実装できるから多ピン化が可能で高密度実
装が可能であるといった利点を有する。
（発明が解決しようとする課題） しかしながら、上記の半導体チップモジュールは半導体
チップを樹脂封止したことによって、モジュール内に水
分が侵入する可能性があり、はんだリフロー等の実装工
程でモジュールが加熱された場合にこの水分による悪影
響が発生するおそれがあること、また、単に樹脂で封止
している場合は加熱等によりモジュール本体が熱膨張し
た際、樹脂の熱膨張係数が半導体チップの熱膨張係数よ
りも大きいことから、半導体チップ上のパッドあるいは
ボンディングワイヤ等の接続部に応力が発生し接続部の
信頼性を低下させるおそれがある。
そこで、本発明は上記問題点を解消すべくなされたもの
であり、その目的とするところは、モジュールの気密性
を高く維持することができ、耐環境性に優れるとともに
、加熱等によっても接続部等に対して応力集中が発生せ
ず装置を長寿命化させることのできる半導体チップモジ
ュールを捉供しようとするものである。
（課題を解決するための手段） 本発明は上記目的を達成するため次の構成をそなえる。
すなわち、基板に半導体チップが接合され、該半導体チ
ップが接合された基板面上に、半導体チップの外面との
間に空隙を設けて半導体チップを密封するキャップが接
合され、半導体チップに設けたパッドに一端が接続され
たボンディングワイヤの他端が前記キャップに設けた透
孔から外部に引き出され、該透孔が封止されたことを特
徴とする。また、基板に半導体チップが接合されるとと
もに、半導体チップの上面に半導体チップの上面との間
に空隙を設けてキャップが接合され、半導体チップに設
けたパッドに一端が接続されたボンディングワイヤの他
端が前記キャップに設けた透孔から外部に引き出され、
該透孔が封止されたことを特徴とする。また、前記ボン
ディングワイヤの他端がキャップ外面に設けたバンプに
接続されたことを特徴とする。
（作用） 半導体チップはキャップとの間に空隙部が形成されて密
封され、ボンディングワイヤは半導体チップとキャップ
との間に接続されるとともに、他端が回路基板等への外
部接続用として用いられる。
（実施例） 以下本発明の好適な実施例を添付図面に基づいて詳細に
説明する。
第１図は本発明に係る半導体チップモジュールの一実施
例を示す断面図である。
図で１０は半導体チップであり、基板１２にΔＵ−Ｓｔ
共結晶合全結晶合金ィング樹脂等のダイ付は材１４によ
って接合されている。１６は半導体チップ１０に設けた
パッドで、パッド１６に外部接続用のボンディングワイ
ヤ１８が接続される。ボンディングワイヤ１８はポール
ボンディングによって一端がパッド１６に溶着され、溶
着後垂直にひき上げられて所定長さ位置で切断される。
なお、ワイヤボンディング法はポールボンディング法に
限るものではなく、アルミニウムワイヤ等をボンディン
グする際の超音波ボンディング法等も利用できる。また
、ボンディングワイヤに絶縁被覆を施したものを用いて
もよい。半導体チップ１０上の各パッド１６上にはこの
ようにしてボンディングワイヤ１８が立設される。
２０は基板１２に接合されたキャップで、基板１２の半
導体チップ１０が接合された面の周縁部に接合材２２に
よって接合され、半導体チップ１０を密封している。キ
ャップ２０には前記ボンディングワイヤ１８の先端側を
挿通させる透孔２１がそれぞれのボンディングワイヤ１
８の位置に穿設され、透孔２１は封止材２４によって封
止されている。以上の構成により半導体チップ１０の周
囲とキャップ２０の内壁間は密封された隙間空間となる
。
上記構成に係る半導体チップモジュールを製造する際は
、半導体チップ１０を基板１２に接合した後、ボンディ
ングワイヤ１８を立設し、キャップ２０を半導体チップ
１０の周囲を覆うようにかぶせて基板１２に接合し、透
孔２１を封止材２４によって封止する。
こうして得られた半導体チップモジュールは基板１２お
よびキャップ２０からなるモジュール本体からボンディ
ングワイヤ１８の先端部が延出する製品となる。モジュ
ール本体から延出したボンディングワイヤ１８は、その
まま外部接続用の端子として用いられ回路基板等へ接続
される。
この半導体チップモジュールは半導体チップ１０が基板
１２とキャップ２０によって密封されて保護されている
から、ペアチップ方式等による実装方法とくらべてはる
かに耐環境性に優れるとともに、樹脂封止タイプのよう
にモジュール本体内に水分が侵入する等の問題を解消す
ることができる。
また、半導体チップ１０が基板１２に接合されているこ
とにより半導体チップ１０の取り扱い性、保形性が向上
すると共に、とくにバンド１６とキャップ２０との間に
設けた空間がボンディングワイヤ１８を介してパッド１
６に加わる応力集中を緩和する緩衝的効果を有すること
から接続部を長寿命化させることができるという利点が
ある。
なお、上記半導体チップモジュールの構成においては基
板１２、キャップ２０等の各部の材料として種々の組み
合わせを選択することができる。
以下、基板およびキャップに金属等の導電性材料を用い
た場合とセラミック等の絶縁性材料を用いた例を示す。
■　基板１２およびキャップ２０に金属を用いたもの。
ボンディングワイヤ１８を電気的に絶縁するため、封止
材２４には絶縁性接合材を用いる。基板１２とキャップ
２０との間は樹脂系接合材、はんだ、ガラス溶着等によ
って接合する。
この組合せ例は、基板１２、キャップ２０に金属を用い
ることにより放熱性を向上させることができるという特
徴がある。
■　基板１２およびキャップ２０にセラミックを用いた
もの、接合材２２、封止材２４としては樹脂系接合材、
はんだ、ガラス等が使用できる。
この場合、必要に応じてセラミックにはメタライズを施
すものとする。
この例では、基体としてセラミックを用いたことによっ
て装置としての熱的安定性が良好になり信頼性を向上さ
せることができるという特徴がある。なお、基板１２に
金属を用いてキャップ２０にセラミックを用いる等のバ
リエーションももちろん可能である。
第２図は半導体チップモジュールの他の実施例を示す断
面図である。この実施例では基板１２に基板１２と同サ
イズの半導体チップ１０をダイ付けし、キャップ２０は
半導体チップ１０の上面と一定の隙間をあけて半導体チ
ップ１０の周縁部に接合材２２によって接合されている
。ボンディングワイヤ１８は上記例と同様に、半導体チ
ップ１０のパッド１６に立設さ九先端部はキャップ２０
の外部に引き出されている。
この実施例の場合も上述したと同様に基板１２およびキ
ャップ２０等の各部分の材料として種々の組合せを選択
することができる。
この実施例の半導体チップモジュールは、上記例と比べ
て半導体チップ１０の発熱に対してより熱放散性を向上
させることができるという特徴がある。
第３図は半導体チップモジュールのさらに他の実施例と
して、キャップ２０の外面に接続用のバンプ２６を形成
した例である。この実施例の場合はボンディングワイヤ
１８の先端をキャップ２０の外面位置にほぼ一致する位
置で切断し、透孔２１をはんだ等の導電材料で封止し、
キャップ２０外面から導電材料を盛り上げてバンプ２６
とする。
この場合、キャップ２０の材料としてはセラミック等の
絶縁性材料を用い、透孔２１の内壁にはメタライズパタ
ーン２８を形成してバンプ２６を形成しやすくしておく
とよい。
この実施例の半導体チップモジュールは前述した各実施
例の効果の他、半導体チップの面全体が外部接続用の端
子形成部として利用できるから高密度実装が可能になる
という利点がある。
以上、本発明について好適な実施例を挙げて種々説明し
たが、本発明はこの実施例に限定されるものではなく、
発明の精神を逸脱しない範囲内で多くの改変を施し得る
のはもちろんのことである。
（発明の効果） 上述したように、本発明に係る半導体チップモジュール
は、半導体チップがキャンプ封止されることによって好
適な気密性が得られ優れた耐環境性を得ることができる
。また、取り扱い性がよいことから回路基板等への実装
作業が容易にできる。
また、半導体チップが基板に接合されてその変形を防止
するとともに、パッド等の接続部に対する応力集中が緩
和でき、接続部を長寿命化させることができる等の著効
を奏する。
【図面の簡単な説明】
第１図は本発明に係る半導体チップモジュールの一実準
例を示す断面図、第２図は他の実施例を示す断面図、第
３図はさらに他の実施例を示す説明図である。 １０・・・半導体チップ、　　１２・・・基板、１４・
・・ダイ付は材、　　１６・・・パッド、１８・・・ポ
ンディングワイヤ、 ヤップ、　２２・・・接合材。 材、　　２６・・・バンブ。 ２０・・・キ ２４・・・封止

Claims (1)

  1. 【特許請求の範囲】 １、基板に半導体チップが接合され、該半導体チップが
    接合された基板面上に、半導体チップの外面との間に空
    隙を設けて半導体チップを密封するキャップが接合され
    、半導体チップに設けたパッドに一端が接続されたボン
    ディングワイヤの他端が前記キャップに設けた透孔から
    外部に引き出され、該透孔が封止されたことを特徴とす
    る半導体チップモジュール。 ２、基板に半導体チップが接合されるとともに、半導体
    チップの上面に半導体チップの上面との間に空隙を設け
    てキャップが接合され、半導体チップに設けたパッドに
    一端が接続されたボンディングワイヤの他端が前記キャ
    ップに設けた透孔から外部に引き出され、該透孔が封止
    されたことを特徴とする半導体チップモジュール。 ３、ボンディングワイヤの他端がキャップ外面に設けた
    バンプに接続されたことを特徴とする請求項１または２
    記載の半導体チップモジュール。
JP2033293A 1990-02-14 1990-02-14 半導体チップモジュール Expired - Lifetime JP2785917B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2033293A JP2785917B2 (ja) 1990-02-14 1990-02-14 半導体チップモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2033293A JP2785917B2 (ja) 1990-02-14 1990-02-14 半導体チップモジュール

Publications (2)

Publication Number Publication Date
JPH03236249A true JPH03236249A (ja) 1991-10-22
JP2785917B2 JP2785917B2 (ja) 1998-08-13

Family

ID=12382495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2033293A Expired - Lifetime JP2785917B2 (ja) 1990-02-14 1990-02-14 半導体チップモジュール

Country Status (1)

Country Link
JP (1) JP2785917B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909057A (en) * 1997-09-23 1999-06-01 Lsi Logic Corporation Integrated heat spreader/stiffener with apertures for semiconductor package
US6166434A (en) * 1997-09-23 2000-12-26 Lsi Logic Corporation Die clip assembly for semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909057A (en) * 1997-09-23 1999-06-01 Lsi Logic Corporation Integrated heat spreader/stiffener with apertures for semiconductor package
US6166434A (en) * 1997-09-23 2000-12-26 Lsi Logic Corporation Die clip assembly for semiconductor package

Also Published As

Publication number Publication date
JP2785917B2 (ja) 1998-08-13

Similar Documents

Publication Publication Date Title
JP2840316B2 (ja) 半導体装置およびその製造方法
US6028356A (en) Plastic-packaged semiconductor integrated circuit
JPH0878574A (ja) 半導体装置及びその製造方法
JPH0448767A (ja) 樹脂封止型半導体装置
JP2007521643A (ja) 受動デバイスを有するリードフレーム
US20040061206A1 (en) Discrete package having insulated ceramic heat sink
JP2003031736A (ja) 半導体装置およびその製造方法
KR100253376B1 (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
JPH03236249A (ja) 半導体チップモジュール
JPH04158556A (ja) 樹脂封止型半導体装置
JP2792377B2 (ja) 半導体装置
US6429517B1 (en) Semiconductor device and fabrication method thereof
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPS60165742A (ja) 半導体装置
JPS5927537A (ja) 半導体装置
JPS6089945A (ja) 封止半導体装置
JP2973712B2 (ja) 平行平板型コンデンサの電極取り付け構造
JP2000150756A (ja) 樹脂封止型半導体装置及びリードフレーム
JPH0677284A (ja) 半導体装置
JPS635253Y2 (ja)
JPH0448768A (ja) 半導体装置及びその製造方法
JPS638620B2 (ja)
JP2002184907A (ja) 電力用半導体装置
JPS63107126A (ja) 半導体装置
JPH02244746A (ja) 樹脂封止型半導体装置