JPH02244746A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH02244746A
JPH02244746A JP6373289A JP6373289A JPH02244746A JP H02244746 A JPH02244746 A JP H02244746A JP 6373289 A JP6373289 A JP 6373289A JP 6373289 A JP6373289 A JP 6373289A JP H02244746 A JPH02244746 A JP H02244746A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
sealed semiconductor
lead frame
sealed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6373289A
Other languages
English (en)
Inventor
Makoto Kitano
誠 北野
Asao Nishimura
西村 朝雄
Akihiro Yaguchi
昭弘 矢口
Chikako Kitabayashi
北林 千加子
Hiroshi Sakata
坂田 寛
Sueo Kawai
末男 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6373289A priority Critical patent/JPH02244746A/ja
Publication of JPH02244746A publication Critical patent/JPH02244746A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、樹脂封止型半導体装置に係り、特にリフロー
はんだ付は時の加熱により生じる樹脂クラックの防止に
好適な樹脂封止型半導体装置に関する。
[従来の技術] @脂封止型半導体装置では、従来のピン挿入タイプに代
わり、基板に直接リードをはんだ付けする面付実装タイ
プが主流になりつつある。このようなパッケージでは、
高温高湿環境で保存すると樹脂が水分を吸収し、はんだ
付加熱時(リフロー時)に水分がパッケージ内部で蒸気
になり、樹脂にクラックが生じやすい。このクラックは
、はんだリフロー時に発生するため、俗にリフロークラ
ックと呼ばれている。
このようなりフロークラックを防止する従来技術として
は、特開昭60−208847号公報に記載のようにパ
ッケージに孔をあけ、発生する蒸気を逃す方法がある。
従来のパッケージでは、特開昭63〜224245号公
報に開示されているように、タブと呼ばれる素子を搭載
するための金属板と樹脂の界面が剥離し、ここに蒸気が
発生することが多いため、樹脂とタブの接着強さを向上
させることにより蒸気の発生を防ぐことができる。この
ような従来技術として、特開昭58−199548号公
報および特開昭60−186044号公報に示される技
術がある。また、タブに特殊な形状の孔をあけ、この孔
に樹脂を食い込ませることにより樹脂を拘束し、はんだ
リフロー時に発生する蒸気圧により生じる樹脂の応力を
低減し、クラックを防止する技術が特開昭63−224
245号公報に開示されている。
[発明が解決しようとする課題] 上記従来技術のうち、パッケージに孔をあける方法は、
リフロークラックは防げるものの、パッケージに水分の
通路を作ることになり、素子電極の腐食が生じる可能性
がある。
また、タブに加工を施す従来技術は、本発明で解決しよ
うとするタブを用いない新しいタイプのパッケージには
適用できない。
本発明の目的は、タブを用いない新しいタイプのパッケ
ージのりフロークラックを防止することにある。
[課題を解決するための手段] 上記目的を達成する手段を述べるまえに、本発明が解決
しようとしているタブを用いない新しいタイプのパッケ
ージのりフロークラックの発生φカニズムについて1図
を用いて説明する。
本発明が対象としているタブを用いない新しいタイプの
パッケージの斜視図を第26@に、また第26図の長辺
方向中央断面図を第27図に示す。なお、この構造のパ
ッケージの詳細については、特開昭61−241959
号公報に開示されている。リードフレーム2は絶縁フィ
ルム4を介して素子3の回路形成面の上部まで引き伸ば
され、ワイヤ5により素子3の電極6と電気的に接続さ
れている。そして、これらは封止樹脂1で封止されてい
る。第26図の例では、リードフレーム2と電極6との
電気的接続部材としてワイヤを用いているが、この接続
は、はんだ接続でもテープオートメイテッドボンディン
グでもよい。このタイプのパッケージは、リードフレー
ムが素子(チップ)の上部に位置することから、本願で
は「リードオンチップパッケージ」と呼ぶ。
このようなパッケージを高温高湿環境中で保存すると、
空気中の水分が樹脂に溶解し、パッケージ内部に拡散す
る。このような状態でリフロー加熱を行うと、第28図
に示すように、接着強度が最も弱い素子裏面3aと樹脂
1の界面にすきま7が生じ、このすきまで水分が蒸気化
する。この蒸気8の圧力により、素子3のコーナ一部に
接する樹脂1aに引張応力9が発生し、第29図に示す
ようなりフロークラック10が生じる。素子3のコーナ
一部に接する樹脂1aに発生する引張応力をσとすると
、σは次式で求められることが第26回アイ・イー・イ
ー・イー、アイ・アール・ピー・ニス、プロシーディン
グ(1988年)第92頁(Proc 。
26th IEEE IRPS、 (1988) pp
92.)に示されている。
ここで、aは第29図に示す蒸気が発生するすきまの平
面寸法、hは素子の下の樹脂の厚さ、Pは発生蒸気圧で
ある。この式かられかるように、リフロー加熱時に発生
する応力は、すきまの平面寸法が短いほど小さくなる。
以上に述べたメカニズムから、リフロークラックを防止
するには、次の2つの方法が考えられる。
第一の方法は、素子裏面の一部に樹脂を拘束する部分を
設け、(1)式の8寸法を短クシ、発生応力を低減する
ことである。第二の方法は、素子裏面と樹脂の接着強度
を強くし、蒸気が発生するすきまを無くすことである。
このためには、素子裏面と樹脂との間に双方と接着強度
が高い層を設ければ良い。
[作用コ 本願の第一の発明によれば、蒸気が発生する素子裏面と
樹脂との間のすきまの平面寸法を短くできるので、発生
応力が低減し、リフロークラックを防止することができ
る。
本願の第二の発明によれば、リードオンチップパッケー
ジのりフロークラックの発生原因となる素子裏面と樹脂
の接着剥離が防止できるので、リフロークラックを防止
することができる。
[実施例コ 以下、本発明の実施例を図面に従って説明する。
本発明の第1実施例に係るリードオンチップパッケージ
構造の樹脂封止型半導体装置の断面図を第1図、樹脂封
止する前の素子裏面側から見た素子裏面のみの斜視図を
第2図に示す。本実施例では、リードフレーム2が絶縁
フィルム4を介して素子3の上部まで引き伸ばされ、リ
ードフレーム2と素子3の電極6がワイヤ5により電気
的に接続されている。さらに、素子3の裏面中央に接合
/[12により突起物11が接合され、これらの部材が
樹脂1で封止されている。このパッケージを高温高温環
境中に保存した後にリフロー加熱を行った時の様子を第
3図に示す。素子と樹脂の間にすきま7が形成され、こ
こが蒸気で満たされている。
しかし、樹脂の中央部は突起物11で拘束されているの
で、すきまの平面寸法aは第29図に示す従来構造の寸
法の1/2以下になる。従って、樹脂に発生する応力は
(1)式かられかるように従来構造の】−/2以1qに
なるので、リフロークラックを防止することができる。
突起物として、第4図に示すように線状のものを2箇所
に分割して設ければ、すきまの平面寸法aはさらに小さ
くなるので、リフロークラックを防止する上でより効果
的である。
また突起物の平面形状は、第5図のように矩形、第6図
のように円形、第7図のように十字形、第8図のように
リング形であっても良い。
本発明の第2実施例に係るリードオンチップパッケージ
構造の樹脂封止型半導体装置の断面図を第9図に示す。
本実施例では、突起物11の素子面に継直な断面の素子
接合面側おける素子接合面に・11行な方向の・を法が
、M7−接合面の反対面における寸法より小さくなって
いる。このように突起物11を構成することにより、素
子3と樹脂1の間に蒸気が発生しても、樹脂1が突起物
11から抜ける恐れがなくなるので、突起物11による
樹脂1の拘束効果が向」−シ、従って、リフロークラッ
クの防止効果は、第1実施例に比べてもさらに良くなる
樹脂1の拘束効果を向しさせる突起物1】の断面形状と
17では、第9図の他にも第10図のように突起物11
の側面を凹形状にする。第11図のように突起物11の
側面を凸形状にする、第12図のように突起物11を素
子接合面に対し・て斜めにする、などの形状がある。
本発明の第3実施例に係るリードオンチップパッケージ
構造の樹脂封止型半導体装置の断面図を第13図、樹脂
封止する前の素子裏面側から見た素f−裏面のみの斜視
図を第14図に示す。本実施例では、素子3の裏面に孔
14を設けた板1:3が接合層15により接合され、こ
れらの部材が樹脂1で封止されている。このパッケージ
を高温高湿環境中に保存した後にリフロー加熱を行った
時の様子を第15図に示す。素子と樹脂の間にすきま7
が形成さ才t。
ここが蒸気で満たされている。しかし、樹脂の中央部は
孔14で拘束されているので、すきまの平面手法aは第
29図に示す従来構造の寸法の1/2以下になる。従っ
て、第1実施例の場合と同様の原理により、リフローク
ラックを防止することができる。また孔の平面形状は、
第1実施例のように矩形、円形、十字形、リング形であ
っても良く、メツシュ状の無数の孔があけられていても
良い。
本発明の第4実施例に係るリードオンチップパッケージ
構造の樹脂封止型半導体装置の断面図を第16図に示す
。本実施例では、孔14の素子面に垂直な断面の素子接
合面における素子接合面に平行な方向の−」−法が、素
子接合面の反対面における寸法より大きくなっている。
このように孔14を構成することにより、素子3と樹脂
1の間に蒸気が発生しても、樹脂1が孔14から抜ける
恐れがなくなるので、孔14による樹脂1の拘束効果が
向上し、従って、リフロークラックの防止効果は、第3
実施例に化成てもさらに良くなる。樹脂1の拘束効果を
向上させる孔14の断面形状としては、第16図の他に
も第17図のように孔14の側面を凸形状にする、第1
7図のように孔14の側面を凹形状にする、第18図の
ように孔14を素子接合面に対して斜めにあける、など
の形状がある。
本発明の第5実施例に係るリードオンチップパッケージ
構造の樹脂封止型半導体装置の樹脂封止する前の素子裏
面側から見た素子裏面のみの斜視図を第20図に示す。
本実施例では、孔14があけられた板13の手法が素7
−3より小さくなっている。
このように板を構成しても、第3実施例と同様なりフロ
ークラックの防止効果がある。
本発明の第6実施例に係るリードオンチップパッケージ
構造の樹脂封止型半導体装置で用いる板の素子接合面側
から見た斜視図を第21図に示す。
本実施例では、孔14があけられた板13の孔X4の周
囲に溝16を設けた。このように板を構成することによ
り、板13と素子3を接合する部材15が孔の内面に流
れ込むことを防ぐことができる。
以上述べた第1実施例から第6実施例までの突起物11
あるいは板13と素子3の接合方法としては。
接着剤を用いるかあるいは素子3の裏面をメタライズし
てはんだで接合すればよい。接着剤を用いる場合は、あ
らかじめ素子3の裏面に酸化皮膜を設けておけば、接着
強度が向上する。
本発明の第7実施例に係るリードオンチップパッケージ
構造の樹脂封止型半導体装置の断面図を第22図に示す
。本実施例では、素子3の回路形成面の反対側の面に、
封止樹脂1との接着強度が高い接着板17を接着層18
により接合した。このようにパッケージを構成すること
により、封止樹脂1と接着板17の剥離を防止すること
ができるので、リフロー加熱時に蒸気が発生するすきま
が存在しなくなり、リフロークラックを防止することが
できる。接着板17の平面形状は、第23図のように素
子3より小さくても良いし、また第1実施例のように矩
形、円形、十字形、リング形であっても良い。また、封
止樹脂1との接着強度が高い接着板17の材質としては
、例えば、ポリイミドなどの樹脂、銅などの金属が挙げ
られる。
本発明の第8実施例に係るリードオンチップパッケージ
構造の樹脂封止型半導体装置の断面図を第24図に示す
。本実施例では、素子3の回路形成面の反対側の面に、
封止樹脂1との接着強度が高く且つ素子3の回路形成面
の反対側の面との接着強度が高いm状の部材19を設け
た。このようにパッケージを構成することにより、封止
樹脂1と層状部材19の剥離を防止することができるの
で、第7実施例と同様の原理によりリフロークラックを
防止することができる。層状部材19の平面形状は、第
25図のように素子3より小さくても良いし、また第1
実施例のように矩形、円形、十字形、リング形であって
も良い。また、層状部材19の形成法としては、ポリイ
ミドなどの樹脂を素子3の回路形成面の反対側の面に塗
布する、素子3の回路形成面の反対側の面に酸化膜を設
ける、素子3の回路形成面の反対側の面に銅などの金属
のメタライズ層を設ける、などの方法が挙げられ、また
これらを併用し多層構造としても良い。
本発明の実施例はすべてスモールアウトラインJベンド
パッケージについて説明したが、他の形状のパッケージ
についても全く同様の効果があることは言うまでもない
[発明の効果コ 本発明によれば、リードオンチップパッケージをリフロ
ー加熱したときに蒸気が発生する素子裏面と樹脂との間
のすきまの平面寸法を短くでき、また素子裏面と樹脂の
接着剥離が防止できるので。
リフロークラックを防止することができる効果がある。
【図面の簡単な説明】
第1図は本発明の第1実施例に係るリードオンチップパ
ッケージ構造の樹脂封止型半導体装置の断面図、第2図
は本発明の第1実施例に係るり一部オンチップパッケー
ジ構造の樹脂封止型半導体装置を樹脂封止する前の素子
裏面側から見た素子裏面のみの斜視図、第3図は本発明
の第1実施例に係るリードオンチップパッケージ構造の
樹脂封止型半導体装置を高温高湿環境中に保存した後に
リフロー加熱を行った時の様子の断面図、第4図、第5
図、第6図、第7図及び第8図は本発明の第1実施例に
係るリードオンチップパッケージ構造の樹脂封止型半導
体装置を樹脂封止する前の素子裏面側から見た素子裏面
のみの斜視図、第9図、第10図、第11図及び第12
図は本発明の第2実施例に係るリードオンチップパッケ
ージ構造の樹脂封止型半導体装置の断面図、第13図は
本発明の第3実施例に係るリードオンチップパッケージ
構造の樹脂封止型半導体装置の断面図、第14図は本発
明の第3実施例に係るリードオンチップパッケージ構造
の樹脂封止型半導体装置を樹脂封止する前の素子裏面側
から見た素子裏面のみの斜視図、第15図に本発明の第
3実施例に係るリードオンチップパッケージ構造の樹脂
封止型半導体装置を高温高温環境中に保存した後にリフ
ロー加熱を行った時の様子の断面図、第16図、第17
図、第18図及び第19図は本発明の第4実施例に係る
リードオンチップパッケージ構造の樹脂封止型半導体装
置の断面図、第20図は本発明の第5実施例に係るり−
ドオンチップパッケージ構造の樹脂封止型半導体装置の
樹脂封止する前の素子裏面側から見た素子裏面のみの斜
視図、第21図は本発明の第6実施例に係るリードオン
チップパッケージ構造の樹脂封止型半導体装置で用いる
板の素子接合面側から見た斜視図、第22図及び第23
図は夫々本発明の第7実施例に係るリードオンチップパ
ッケージ構造の樹脂封止型半導体装置の断面図、第24
図及び第25図は夫々本発明の第ε3実施例に係るり・
〜ドオンチップパッケージ構造の樹脂封止型半導体装置
の断面図、第26図は従来のリードオンチップパッゲー
・ジ構造の樹脂封止型半導体装置の斜視図、第27図は
従来のリートオンデツプパッケージ構造の樹脂封止型半
導体装置の断面図、第28図は従来のり一部オンチップ
パッケージ構造の樹脂封止型半導体装置を高温高湿環境
中に保存した後にリフロー加熱を行った時の様fの断面
図、第29図はりフロークラックが発生した従来のリー
ドオンチップパッケージ構造の4m脂封止型半導体装置
の断面図である。 1・・封止樹脂、2・・・リードフレーム、23・・未
了、11・絶縁フィルム55・・ワイヤ、(3・・電極
、7・・・すきま、8・蒸気、9・・引張応力、10・
・リフロークラック、]1・・・突起物、12・・・突
起物の接着層、13・・板、]4・・板の孔、15・・
・板の接R層、1G・・・板の溝、1.7・・接着板、
】8・・・接着板の接看漕、19・・・層状部材。 埠 第 凹 葛 国 第 猶 口 第 菌 鳩 国 竿 目 第 1′y 図 第 Σ 塙 囚 躬 閉 宅 因 鴇 区 弔 区 碌 目

Claims (1)

  1. 【特許請求の範囲】 1、半導体素子と、リードフレームの集合体と、素子の
    電極とリードフレームを電気的に接続する部材を備え、
    リードフレームが半導体素子の回路形成面の上部まで引
    き伸ばされ、これらの部材を樹脂で封止することにより
    パッケージを形成した樹脂封止型半導体装置において、
    半導体素子の回路形成面の反対側の面に、少なくとも一
    つの突起物を接合したことを特徴とする樹脂封止型半導
    体装置。 2、半導体素子と、リードフレームの集合体と、素子の
    電極とリードフレームを電気的に接続する部材を備え、
    リードフレームが半導体素子の回路形成面の上部まで引
    き伸ばされ、これらの部材を樹脂で封止することにより
    パッケージを形成した樹脂封止型半導体装置において、
    半導体素子の回路形成面の反対側の面に、少なくとも一
    つの貫通孔があけられた板状の部材を接合したことを特
    徴とする樹脂封止型半導体装置。 3、導体素子と、リードフレームの集合体と、素子の電
    極とリードフレームを電気的に接続する部材を備え、リ
    ードフレームが半導体素子の回路形成面の上部まで引き
    伸ばされ、これらの部材を樹脂で封止することによりパ
    ッケージを形成した樹脂封止型半導体装置において、半
    導体素子の回路形成面の反対側の面に、封止樹脂との接
    着強度が高い板状の部材を接合したことを特徴とする樹
    脂封止型半導体装置。 4、半導体素子と、リードフレームの集合体と、素子の
    電極とリードフレームを電気的に接続する部材を備え、
    リードフレームが半導体素子の回路形成面の上部まで引
    き伸ばされ、これらの部材を樹脂で封止することにより
    パッケージを形成した樹脂封止型半導体装置において、
    半導体素子の回路形成面の反対側の面に、封止樹脂との
    接着強度が高く且つ半導体素子の回路形成面の反対側の
    面との接着強度が高い層状の部材を設けたことを特徴と
    する樹脂封止型半導体装置。 5、特許請求の範囲第1項の樹脂封止型半導体装置にお
    いて、突起物の素子面に垂直な断面の少なくとも一箇所
    の素子接合面に平行な方向の寸法が、素子接合面の反対
    面における寸法より小さくなるような断面が存在するこ
    とを特徴とする樹脂封止型半導体装置。 6、特許請求の範囲第1項の樹脂封止型半導体装置にお
    いて、突起物の素子面に垂直な断面の少なくとも一箇所
    の素子接合面に平行な方向の寸法が、素子接合面におけ
    る寸法より大きくなるような断面が存在することを特徴
    とする樹脂封止型半導体装置。 7、特許請求の範囲第1項の樹脂封止型半導体装置にお
    いて、突起物が半導体素子の回路形成面に対して全体的
    に傾斜していることを特徴とする樹脂封止型半導体装置
    。 8、特許請求の範囲第2項の樹脂封止型半導体装置にお
    いて、板状の部材にあけられた貫通孔が素子面に対して
    斜めの部分を有することを特徴とする樹脂封止型半導体
    装置。 9、特許請求の範囲第2項の樹脂封止型半導体装置にお
    いて、板状の部材にあけられた貫通孔が素子面に対して
    全体に傾斜していることを特徴とする樹脂封止型半導体
    装置。 10、特許請求の範囲第2項の樹脂封止型半導体装置に
    おいて、板状の部材にあけられた貫通孔が板状の部材の
    板厚内にてくびれ部を形成していることを特徴とする樹
    脂封止型半導体装置。 11、特許請求の範囲第2項の樹脂封止型半導体装置に
    おいて、板状の部材にあけられた貫通孔が、素子接合面
    の反対面における面積よりも大きい面積の部分を貫通孔
    の内部に有することを特徴とする樹脂封止型半導体装置
    。 12、特許請求の範囲第2項の樹脂封止型半導体装置に
    おいて、板状の部材にあけられた貫通孔の素子接合面に
    おける周囲に溝を設けたことを特徴とする樹脂封止型半
    導体装置。
JP6373289A 1989-03-17 1989-03-17 樹脂封止型半導体装置 Pending JPH02244746A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6373289A JPH02244746A (ja) 1989-03-17 1989-03-17 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6373289A JPH02244746A (ja) 1989-03-17 1989-03-17 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH02244746A true JPH02244746A (ja) 1990-09-28

Family

ID=13237872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6373289A Pending JPH02244746A (ja) 1989-03-17 1989-03-17 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH02244746A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0580987A1 (en) * 1992-07-27 1994-02-02 Motorola, Inc. Semiconductor device having a flag with opening
WO2000048247A1 (en) * 1999-02-15 2000-08-17 Hitachi, Ltd. Semiconductor device, method of manufacture thereof, electronic device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0580987A1 (en) * 1992-07-27 1994-02-02 Motorola, Inc. Semiconductor device having a flag with opening
WO2000048247A1 (en) * 1999-02-15 2000-08-17 Hitachi, Ltd. Semiconductor device, method of manufacture thereof, electronic device

Similar Documents

Publication Publication Date Title
JPH09213839A (ja) プラスチックパッケージ型半導体集積回路及びその製造 方法
US7002251B2 (en) Semiconductor device
JPH01303730A (ja) 半導体素子の実装構造とその製造方法
JPH0563138A (ja) 半導体集積回路装置
JPH02244746A (ja) 樹脂封止型半導体装置
JP4038021B2 (ja) 半導体装置の製造方法
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
US7652383B2 (en) Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module
JP2002359336A (ja) 半導体装置
JP2858844B2 (ja) 半導体集積回路装置
JP2001118951A (ja) 半導体装置
KR100351920B1 (ko) 반도체 패키지 및 그 제조 방법
JP2785917B2 (ja) 半導体チップモジュール
JPS6329960A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JP3294998B2 (ja) 半導体装置
JP2551243B2 (ja) 半導体装置
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
KR100321149B1 (ko) 칩사이즈 패키지
KR200159861Y1 (ko) 반도체 패키지
JP2840232B2 (ja) 半導体装置及びその製造方法
JP2777114B2 (ja) テープキャリア
JP2677967B2 (ja) 半導体装置の製造方法
JPS6193654A (ja) 樹脂封止型半導体装置
JPH0797616B2 (ja) 半導体装置の製造方法
JPH03109757A (ja) 樹脂封止型半導体装置