JPH0821668B2 - 立設実装形半導体装置 - Google Patents
立設実装形半導体装置Info
- Publication number
- JPH0821668B2 JPH0821668B2 JP61223581A JP22358186A JPH0821668B2 JP H0821668 B2 JPH0821668 B2 JP H0821668B2 JP 61223581 A JP61223581 A JP 61223581A JP 22358186 A JP22358186 A JP 22358186A JP H0821668 B2 JPH0821668 B2 JP H0821668B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead
- mounting
- package body
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に適用して特に有効な技術に関
するもので、たとえば、高密度実装が要求される立設実
装形半導体装置に適用して有効な技術に関する。
するもので、たとえば、高密度実装が要求される立設実
装形半導体装置に適用して有効な技術に関する。
シングルインラインパッケージ（SIL）形半導体装置
等の立設実装形半導体装置について記載されている例と
しては、たとえば昭和55年１月10日、株式会社工業調査
会発行「IC化実装技術」（日本マイクロエレクトロニク
ス協会編）P136〜P137がある。ここでは、パッケージ構
造としてセラミックのものおよびプラチックのものにつ
いて各々のパッケージ構造の長短について説明されてい
る。
等の立設実装形半導体装置について記載されている例と
しては、たとえば昭和55年１月10日、株式会社工業調査
会発行「IC化実装技術」（日本マイクロエレクトロニク
ス協会編）P136〜P137がある。ここでは、パッケージ構
造としてセラミックのものおよびプラチックのものにつ
いて各々のパッケージ構造の長短について説明されてい
る。
本発明者は、立設実装形半導体装置のパッケージ構造
について検討した。以下は、公知とされた技術ではない
が、本発明者によって検討された技術であり、その概要
は次の通りである。
について検討した。以下は、公知とされた技術ではない
が、本発明者によって検討された技術であり、その概要
は次の通りである。
すなわち、上記SIL形の半導体装置ではパッケージの
一側面よりリードが突出されており、このリードの先端
を実装基板に設けられた挿入孔に挿入した状態で半田を
用いて固定する実装技術が知られている。ここで、上記
実装基板に穿孔される挿入孔としては、リード先端の加
工精度にともない直径が0.8mm程度の大きさのものが必
要となる。
一側面よりリードが突出されており、このリードの先端
を実装基板に設けられた挿入孔に挿入した状態で半田を
用いて固定する実装技術が知られている。ここで、上記
実装基板に穿孔される挿入孔としては、リード先端の加
工精度にともない直径が0.8mm程度の大きさのものが必
要となる。
ところが、実装基板にこのような大きさの挿入孔を多
数穿孔した場合には、実装基板上の配線の引き回し面積
が制約されることとなり、たとえ半導体装置側で高集積
化が図れたとしても、対応する実装基板側で配線が困難
なために高密度実装が実現できなくなる場合がある。
数穿孔した場合には、実装基板上の配線の引き回し面積
が制約されることとなり、たとえ半導体装置側で高集積
化が図れたとしても、対応する実装基板側で配線が困難
なために高密度実装が実現できなくなる場合がある。
また、上記の実装技術では、実装基板の挿入孔の周囲
に電極を形成して半田付けを行うため、リードと電極と
の接触面積が小さく、良好な電気特性が得られない場合
がある。
に電極を形成して半田付けを行うため、リードと電極と
の接触面積が小さく、良好な電気特性が得られない場合
がある。
本発明は、上記問題点に着目してなされたものであ
り、その目的は高密度実装が可能でかつ実装信頼性の高
い半導体装置を提供することにある。
り、その目的は高密度実装が可能でかつ実装信頼性の高
い半導体装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。
本明細書の記述および添付図面から明らかになるであろ
う。
本願において開示される発明のうち代表的なものの概
要を簡単に述べれば以下の通りである。
要を簡単に述べれば以下の通りである。
すなわち、本発明の立設実装形半導体装置は、半導体
パッケージ本体の一端面に複数のリードが設けられてお
り、このパッケージ本体内に封止される半導体ペレット
は内部リードに積層した状態で配置されるようになって
いる。この半導体パッケージは、その一端面が実装基板
の表面側が対向した状態で実装基板に装着され、実装基
板に対してはリード先端の面接触部により実装基板上の
電極に面実装される。そして、実装基板は電極に貫通孔
を介して電気的に接続される配線を有している。
パッケージ本体の一端面に複数のリードが設けられてお
り、このパッケージ本体内に封止される半導体ペレット
は内部リードに積層した状態で配置されるようになって
いる。この半導体パッケージは、その一端面が実装基板
の表面側が対向した状態で実装基板に装着され、実装基
板に対してはリード先端の面接触部により実装基板上の
電極に面実装される。そして、実装基板は電極に貫通孔
を介して電気的に接続される配線を有している。
半導体パッケージ本体にはその一端面のみに複数のリ
ードが設けられ、それぞれのリードの先端に設けられた
面接触部により電極に対して半導体パッケージ本体は面
実装される。しかも、半導体パッケージ内に封止される
半導体ペレットは内部リードに積層された状態で配置さ
れるようになっており、半導体ペレットのパッドと内部
リードとを短いワイヤによって接続することができる。
そして、実装基板は貫通孔を介して電極に接続される配
線を有しており、実装基板のうち半導体装置が面実装さ
れる表面側を避けて配線することができるので、多数の
半導体装置を実装基板に装着しても、配線の全体の長さ
を短くすることができ、高密度実装が可能となる。
ードが設けられ、それぞれのリードの先端に設けられた
面接触部により電極に対して半導体パッケージ本体は面
実装される。しかも、半導体パッケージ内に封止される
半導体ペレットは内部リードに積層された状態で配置さ
れるようになっており、半導体ペレットのパッドと内部
リードとを短いワイヤによって接続することができる。
そして、実装基板は貫通孔を介して電極に接続される配
線を有しており、実装基板のうち半導体装置が面実装さ
れる表面側を避けて配線することができるので、多数の
半導体装置を実装基板に装着しても、配線の全体の長さ
を短くすることができ、高密度実装が可能となる。
第１図は本発明の一実施例である半導体装置を実装状
態で示す斜視図、第２図はこの半導体装置の実装状態を
示す断面図、第３図はこの半導体装置のパッケージ本体
の内部を示す説明図である。
態で示す斜視図、第２図はこの半導体装置の実装状態を
示す断面図、第３図はこの半導体装置のパッケージ本体
の内部を示す説明図である。
本実施例の半導体装置１は、エポキシ樹脂等の合成樹
脂でモールド成形されたパッケージ本体２と、該パッケ
ージ本体２の一端面から突出された複数の外部リード３
とを有している。
脂でモールド成形されたパッケージ本体２と、該パッケ
ージ本体２の一端面から突出された複数の外部リード３
とを有している。
パッケージ本体２の内部のほぼ中央においては、第２
図および第３図に示すように、上記外部リード３と連設
された内部リード４上にたとえばポリイミド樹脂等の絶
縁板５が図示しない接着剤などの接合手段により取り付
けられており、該絶縁板５の表面には半導体ペレット６
が取り付けられている。
図および第３図に示すように、上記外部リード３と連設
された内部リード４上にたとえばポリイミド樹脂等の絶
縁板５が図示しない接着剤などの接合手段により取り付
けられており、該絶縁板５の表面には半導体ペレット６
が取り付けられている。
このように、本実施例の半導体装置１はいわゆるタブ
レス方式により半導体ペレット６が装着されているもの
であり、内部リード４はたとえば第３図に示すように、
その一部が半導体ペレット６の下方に入り込むようにし
て延設形成され、絶縁板５および半導体ペレット６を支
持する構造となっている。
レス方式により半導体ペレット６が装着されているもの
であり、内部リード４はたとえば第３図に示すように、
その一部が半導体ペレット６の下方に入り込むようにし
て延設形成され、絶縁板５および半導体ペレット６を支
持する構造となっている。
半導体ペレット６の表面にアルミニウム（Al）等で形
成されたパッド７が設けられており、このパッド７と上
記内部リード４とは金等からなる導電性のワイヤがルー
プ状に接続されており、これにより、半導体ペレット６
と内部リードおよび外部リード３との電気的導通が行わ
れている。
成されたパッド７が設けられており、このパッド７と上
記内部リード４とは金等からなる導電性のワイヤがルー
プ状に接続されており、これにより、半導体ペレット６
と内部リードおよび外部リード３との電気的導通が行わ
れている。
外部リード３は、たとえば、第１図に示すように、パ
ッケージ本体２より突出されて該パッケージ本体２の立
設延長方向に沿って延設されたリード本体部3aと、この
リード本体部3aの先端に設けられたパッケージ本体２の
立設方向に対してほぼ垂直方向に折曲成形された面接触
部3bとを有している。ここで本実施例では外部リード３
のうち互いに隣り合う外部リード３の面接触部3bは反対
方向に折曲されている。すなわち、１本おきの外部リー
ド３の面接触部3bは同方向となるように折曲されてい
る。
ッケージ本体２より突出されて該パッケージ本体２の立
設延長方向に沿って延設されたリード本体部3aと、この
リード本体部3aの先端に設けられたパッケージ本体２の
立設方向に対してほぼ垂直方向に折曲成形された面接触
部3bとを有している。ここで本実施例では外部リード３
のうち互いに隣り合う外部リード３の面接触部3bは反対
方向に折曲されている。すなわち、１本おきの外部リー
ド３の面接触部3bは同方向となるように折曲されてい
る。
上記構造の半導体装置１は、たとえばまず所定のリー
ドフレーム（図示せず）を用意して、このリードフレー
ム上の内部リード４を構成する所定位置に絶縁板５を取
り付け、さらにこの絶縁板５の上に半導体ペレット６を
接合する。次に、半導体ペレット６のパッド７と内部リ
ード４とをワイヤボンディング法によりワイヤ８で接続
した後に、金型等で樹脂モールドによりパッケージ本体
２を形成し、さらに外部リード３を上記の所定形状に切
断・成形して製造されるものである。
ドフレーム（図示せず）を用意して、このリードフレー
ム上の内部リード４を構成する所定位置に絶縁板５を取
り付け、さらにこの絶縁板５の上に半導体ペレット６を
接合する。次に、半導体ペレット６のパッド７と内部リ
ード４とをワイヤボンディング法によりワイヤ８で接続
した後に、金型等で樹脂モールドによりパッケージ本体
２を形成し、さらに外部リード３を上記の所定形状に切
断・成形して製造されるものである。
この半導体装置１の実装基板９への装着は、たとえば
以下のようにして行われる。
以下のようにして行われる。
まず、第２図に示すように裏面側に所定のプリント配
線11の施された実装基板９が用意される。ここで、この
実装基板９について説明すると、実装基板９の表面側す
なわち半導体装置１の実装面側の所定位置には第１図に
示すように、所定のプリント配線12および電極13が形成
されており、この電極13から連設されるプリント配線12
と裏面側のプリント配線11とは実装基板９の所定位置に
設けられた貫通孔14を経て半田等によって電気的に接続
されている。
線11の施された実装基板９が用意される。ここで、この
実装基板９について説明すると、実装基板９の表面側す
なわち半導体装置１の実装面側の所定位置には第１図に
示すように、所定のプリント配線12および電極13が形成
されており、この電極13から連設されるプリント配線12
と裏面側のプリント配線11とは実装基板９の所定位置に
設けられた貫通孔14を経て半田等によって電気的に接続
されている。
ここで、実施例では上記貫通孔14は実装基板９の表裏
面の導通を行うためにのみ用いられるものである。した
がって、この貫通孔14の直径はたとえば0.3mm程度のも
ので十分である。したがって、実装基板９の表裏面側に
形成されるプリント配線11,12の引き回しが複雑になっ
たとしても、この貫通孔14がプリント配線11あるいは12
の引き回しの障害となることがなく、配線の自由度を向
上させることができる。
面の導通を行うためにのみ用いられるものである。した
がって、この貫通孔14の直径はたとえば0.3mm程度のも
ので十分である。したがって、実装基板９の表裏面側に
形成されるプリント配線11,12の引き回しが複雑になっ
たとしても、この貫通孔14がプリント配線11あるいは12
の引き回しの障害となることがなく、配線の自由度を向
上させることができる。
次に、上記実装基板９の電極13の部分にそれぞれ対応
する半導体装置１の各外部リード３の先端の面接触部3b
を当接した状態で設置しリフロー工程に移送する。リフ
ロー工程で所定の加熱が行われると、予め実装基板９の
電極13に被着されていた半田（図示せず）が溶融して外
部リード３の面接触部3bと電極13との接合が行われ、こ
の半田が冷却硬化されると半導体装置１の実装基板９へ
の実装が完了する。
する半導体装置１の各外部リード３の先端の面接触部3b
を当接した状態で設置しリフロー工程に移送する。リフ
ロー工程で所定の加熱が行われると、予め実装基板９の
電極13に被着されていた半田（図示せず）が溶融して外
部リード３の面接触部3bと電極13との接合が行われ、こ
の半田が冷却硬化されると半導体装置１の実装基板９へ
の実装が完了する。
このように、本実施例によれば以下の効果を得ること
ができる。
ができる。
（１）．パッケージ本体２より突出された外部リード３
をその先端リード面で実装基板９の電極13に接合する半
導体装置１の構造とすることにより、実装基板９の側に
設けられる貫通孔14を実装基板９の表裏面のプリント配
線11,12の導通を行うためのみに使用できるため、貫通
孔14の径を小径とすることが可能となり、実装基板９の
表裏面のプリント配線11または12の引き回しの自由度を
向上させることができる。
をその先端リード面で実装基板９の電極13に接合する半
導体装置１の構造とすることにより、実装基板９の側に
設けられる貫通孔14を実装基板９の表裏面のプリント配
線11,12の導通を行うためのみに使用できるため、貫通
孔14の径を小径とすることが可能となり、実装基板９の
表裏面のプリント配線11または12の引き回しの自由度を
向上させることができる。
（２）．上記（１）により、高密度実装の可能な半導体
装置１を提供することができる。
装置１を提供することができる。
（３）．上記（１）により、実装基板９の電極13と外部
リード３とが面接触状態で導通されるため、半導体装置
１の実装状態における電気的信頼性を高めることができ
る。
リード３とが面接触状態で導通されるため、半導体装置
１の実装状態における電気的信頼性を高めることができ
る。
（４）．それぞれの外部リードのうち互いに隣り合う外
部リード３の面接触部3bを反対側に折曲成形することに
より、各外部リード３の間隔を狭めることが可能とな
り、半導体装置１の小形化を図ることができる。
部リード３の面接触部3bを反対側に折曲成形することに
より、各外部リード３の間隔を狭めることが可能とな
り、半導体装置１の小形化を図ることができる。
（５）．上記（４）により、半導体装置１の実装状態を
安定させることができ、実装信頼性を高めることができ
る。
安定させることができ、実装信頼性を高めることができ
る。
なお、外部リード３の本体部3aを実装基板９に対して
傾斜させることにより、半導体装置１を実装状態でパッ
ケージ本体２の側面方向からみた場合には、外部リード
３が実装基板９に対して開脚されて取り付けられた状態
となるようにしても良い。その場合には、実装基板９上
に各電極13を互いに離した位置に設けることができるた
め、実装基板９上に半導体装置１を実装した場合に各電
極13間で半田ブリッジ等（図示せず）が形成されること
に起因した電気的短絡を生じることを防止でき、半導体
装置１の実装における電気的信頼性をさらに向上させる
ことができる。また、外部リード３の本体部3a開脚状態
で実装されているため、強度的に安定した立設状態を維
持することができる。
傾斜させることにより、半導体装置１を実装状態でパッ
ケージ本体２の側面方向からみた場合には、外部リード
３が実装基板９に対して開脚されて取り付けられた状態
となるようにしても良い。その場合には、実装基板９上
に各電極13を互いに離した位置に設けることができるた
め、実装基板９上に半導体装置１を実装した場合に各電
極13間で半田ブリッジ等（図示せず）が形成されること
に起因した電気的短絡を生じることを防止でき、半導体
装置１の実装における電気的信頼性をさらに向上させる
ことができる。また、外部リード３の本体部3a開脚状態
で実装されているため、強度的に安定した立設状態を維
持することができる。
以上本発明によってなされた発明を実施例に基づき詳
細に説明したが、本発明は前記実施例に限定されるもの
ではなく、その要旨を逸脱しない範囲で種々変更可能で
あることはいうまでもない。
細に説明したが、本発明は前記実施例に限定されるもの
ではなく、その要旨を逸脱しない範囲で種々変更可能で
あることはいうまでもない。
本願において開示される発明のうち代表的なのによっ
て得られる効果を簡単に説明すれば、以下の通りであ
る。
て得られる効果を簡単に説明すれば、以下の通りであ
る。
すなわち、パッケージ本体はそのリード突出面を実装
基板面に対向させるようにして立設実装され、該リード
と実装基板上の電極とが面接触状態で接合固定される立
設実装形半導体装置構造とすることにより、実装基板の
挿通孔を小さくすることができるため、実装基板上の配
線の自由度を確保でき、ノイズ発生を防止しつつ高密度
実装が可能となる。また、リードと電極とが面接触状態
で実装されるため、電気的信頼性および実装強度を確保
できる。
基板面に対向させるようにして立設実装され、該リード
と実装基板上の電極とが面接触状態で接合固定される立
設実装形半導体装置構造とすることにより、実装基板の
挿通孔を小さくすることができるため、実装基板上の配
線の自由度を確保でき、ノイズ発生を防止しつつ高密度
実装が可能となる。また、リードと電極とが面接触状態
で実装されるため、電気的信頼性および実装強度を確保
できる。
第１図は本発明の一実施例である半導体装置を実装状態
で示す斜視図、 第２図は第１図の半導体装置の実装状態を示す断面図、 第３図は半導体装置のパッケージ本体の内部構造を示す
説明図である。 １……半導体装置、２……パッケージ本体、３……外部
リード、４……内部リード、５……絶縁板、６……半導
体ペレット、７……パッド、８……ワイヤ、９……実装
基板、11,12……プリント配線、13……電極、14……貫
通孔。
で示す斜視図、 第２図は第１図の半導体装置の実装状態を示す断面図、 第３図は半導体装置のパッケージ本体の内部構造を示す
説明図である。 １……半導体装置、２……パッケージ本体、３……外部
リード、４……内部リード、５……絶縁板、６……半導
体ペレット、７……パッド、８……ワイヤ、９……実装
基板、11,12……プリント配線、13……電極、14……貫
通孔。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 舘 宏 東京都小平市上水本町1448番地 日立超エ ル・エス・アイエンジニアリング株式会社 内 (72)発明者 尾崎 弘 東京都小平市上水本町1448番地 日立超エ ル・エス・アイエンジニアリング株式会社 内 (72)発明者 白井 優之 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 大塚 寛治 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (56)参考文献 実開 昭58−184849（ＪＰ，Ｕ)
Claims (2)
- 【請求項１】一端面に複数のリードが設けられたパッケ
ージ本体と、 前記パッケージ本体内に封止され、前記リードの内部リ
ードに積層した状態で配置される半導体ペレットと、 前記半導体ペレットのパッドと前記内部リードとを電気
的に接続するワイヤと、 前記パッケージ本体のうち前記リードが設けられた一端
面に表面側が対向した状態で前記パッケージ本体が装着
される実装基板と、 前記リードのそれぞれの外部リードの先端部に前記パッ
ケージ本体の立設方向に対してほぼ垂直に折曲成形され
て設けられ、前記実装基板の表面側に配置された電極に
接続される面接触部と、 前記実装基板に形成された貫通孔を介して前記電極に電
気的に接続される配線とを有することを特徴とする立設
実装形半導体装置。 - 【請求項２】前記それぞれの外部リードのうち互いに隣
り合う外部リードの前記面接触部が反対方向に折曲成形
されていることを特徴とする特許請求の範囲第１項記載
の立設実装形半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61223581A JPH0821668B2 (ja) | 1986-09-24 | 1986-09-24 | 立設実装形半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61223581A JPH0821668B2 (ja) | 1986-09-24 | 1986-09-24 | 立設実装形半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6379361A JPS6379361A (ja) | 1988-04-09 |
| JPH0821668B2 true JPH0821668B2 (ja) | 1996-03-04 |
Family
ID=16800407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61223581A Expired - Fee Related JPH0821668B2 (ja) | 1986-09-24 | 1986-09-24 | 立設実装形半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821668B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9084348B2 (en) | 2009-12-07 | 2015-07-14 | Murata Manufacturing Co., Ltd. | High-frequency module |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2748940B2 (ja) * | 1989-06-05 | 1998-05-13 | 株式会社日立製作所 | 樹脂封止型半導体装置 |
| JP2862437B2 (ja) * | 1991-07-10 | 1999-03-03 | 三菱電機株式会社 | 面実装形パッケージ |
| US5413970A (en) * | 1993-10-08 | 1995-05-09 | Texas Instruments Incorporated | Process for manufacturing a semiconductor package having two rows of interdigitated leads |
| JP6079526B2 (ja) * | 2013-09-17 | 2017-02-15 | 株式会社デンソー | 電子部品の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53125848U (ja) * | 1977-03-16 | 1978-10-06 | ||
| JPS57128171U (ja) * | 1981-02-02 | 1982-08-10 | ||
| JPS58184849U (ja) * | 1982-06-01 | 1983-12-08 | 日本電気株式会社 | 半導体装置 |
| JPS61111155U (ja) * | 1984-05-31 | 1986-07-14 | ||
| JPS6142855U (ja) * | 1984-08-22 | 1986-03-19 | 日本電気株式会社 | 半導体装置 |
-
1986
- 1986-09-24 JP JP61223581A patent/JPH0821668B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9084348B2 (en) | 2009-12-07 | 2015-07-14 | Murata Manufacturing Co., Ltd. | High-frequency module |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6379361A (ja) | 1988-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| JP3066579B2 (ja) | 半導体パッケージ | |
| JP2885414B2 (ja) | 半導体装置、その実装方法および電子装置 | |
| JPH0570316B2 (ja) | ||
| JPH10242360A (ja) | 半導体装置 | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| JPH10284873A (ja) | 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム | |
| JPH0821668B2 (ja) | 立設実装形半導体装置 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JPH0582582A (ja) | 半導体装置 | |
| JP2000232182A (ja) | Ｂｇａ構造の半導体装置及びその製造方法 | |
| JP2647900B2 (ja) | 面実装超薄形半導体装置 | |
| JP3234614B2 (ja) | 半導体装置及びその製造方法 | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
| JP2602834B2 (ja) | 半導体装置 | |
| JP2830221B2 (ja) | ハイブリッド集積回路のマウント構造 | |
| JP2670505B2 (ja) | 電子部品搭載用基板 | |
| JP2953893B2 (ja) | プリント基板ジャンパー配線方法及びジャンパー配線用射出成形プリント基板 | |
| JP2677967B2 (ja) | 半導体装置の製造方法 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JP3153185B2 (ja) | 半導体装置 | |
| JP2784209B2 (ja) | 半導体装置 | |
| JP2840232B2 (ja) | 半導体装置及びその製造方法 | |
| JP2734977B2 (ja) | 半導体装置並びにその実装構造及び製造方法 | |
| JP3009440B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |