JP3009440B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3009440B2 JP3009440B2 JP22930690A JP22930690A JP3009440B2 JP 3009440 B2 JP3009440 B2 JP 3009440B2 JP 22930690 A JP22930690 A JP 22930690A JP 22930690 A JP22930690 A JP 22930690A JP 3009440 B2 JP3009440 B2 JP 3009440B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor chip
- package
- lead
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に外部及び内部リー
ドを有するLOC（Lead On Chip）構造の半導体装置に適
用して有効な技術に関するものである。
ドを有するLOC（Lead On Chip）構造の半導体装置に適
用して有効な技術に関するものである。
従来の装置は、例えば特開平１−205541号公報に記載
のように、樹脂封止型半導体装置において、半導体チッ
プの回路形成面（以下、主面という）上に絶縁フィルム
を設け、該絶縁フィルムの上にタブレスリードのインナ
ーリードを配置し、該インナーリードと半導体チップ上
のパッドをボンディングワイヤで電気的に接続した樹脂
封止型半導体装置になっていた。
のように、樹脂封止型半導体装置において、半導体チッ
プの回路形成面（以下、主面という）上に絶縁フィルム
を設け、該絶縁フィルムの上にタブレスリードのインナ
ーリードを配置し、該インナーリードと半導体チップ上
のパッドをボンディングワイヤで電気的に接続した樹脂
封止型半導体装置になっていた。
しかしながら、本発明者は、前記従来技術を検討した
結果、以下のような問題点を見出した。
結果、以下のような問題点を見出した。
前記従来技術では、外部リードが半導体チップ長内に
収納できないため、半導体装置のパッケージ外形寸法は
外部リードの位置によって決定され、半導体チップに対
して、パッケージ外形寸法が大きくなり、実装密度が低
減するという問題があった。
収納できないため、半導体装置のパッケージ外形寸法は
外部リードの位置によって決定され、半導体チップに対
して、パッケージ外形寸法が大きくなり、実装密度が低
減するという問題があった。
本発明の目的は、半導体装置のパッケージ外形寸法を
半導体チップサイズ（寸法）により決定することが可能
な技術を提供することにある。
半導体チップサイズ（寸法）により決定することが可能
な技術を提供することにある。
本発明の他の目的は、高密度実装が可能な技術を提供
することにある。
することにある。
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述及び添付図面によって明らかになるであ
ろう。
本明細書の記述及び添付図面によって明らかになるであ
ろう。
本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、以下のとおりである。
概要を簡単に説明すれば、以下のとおりである。
複数の内部リードが半導体チップ回路形成面の上に配
置され、半導体チップと前記複数の内部リードとをボン
ディングワイヤで電気的に接続し、前記複数の内部リー
ド、半導体チップ、ボンディングワイヤを樹脂からなる
封止体で封止した半導体装置において、前記複数の内部
リードと夫々一体化した複数の外部リードが、前記封止
体の一側面から全て突出し、前記複数の内部リードが全
て前記半導体チップの回路形成面上に延在して配置され
ている。
置され、半導体チップと前記複数の内部リードとをボン
ディングワイヤで電気的に接続し、前記複数の内部リー
ド、半導体チップ、ボンディングワイヤを樹脂からなる
封止体で封止した半導体装置において、前記複数の内部
リードと夫々一体化した複数の外部リードが、前記封止
体の一側面から全て突出し、前記複数の内部リードが全
て前記半導体チップの回路形成面上に延在して配置され
ている。
前述した手段（１）によれば、外部リード、内部リー
ドが全て半導体チップ長内に収納されているので、パッ
ケージ外形寸法を半導体チップ寸法により決定すること
ができる。これにより、実装効率を向上することができ
る。
ドが全て半導体チップ長内に収納されているので、パッ
ケージ外形寸法を半導体チップ寸法により決定すること
ができる。これにより、実装効率を向上することができ
る。
前記手段（２）によれば、前記夫々の内部リードの配
置間隔がほぼ等しいので、特定のインナーリード部への
温度サイクルによる応力の集中を防止することができ
る。
置間隔がほぼ等しいので、特定のインナーリード部への
温度サイクルによる応力の集中を防止することができ
る。
前記手段（３）によれば、前記内部リードにチップコ
ンデンサを搭載したので、実装効率を向上することがで
きる。
ンデンサを搭載したので、実装効率を向上することがで
きる。
前記手段（４）によれば、前記半導体装置のパッケー
ジの厚さを、外部リード端子の幅と等しいか、あるいは
それ以下の寸法にしたので、放熱効率を向上させること
ができる。
ジの厚さを、外部リード端子の幅と等しいか、あるいは
それ以下の寸法にしたので、放熱効率を向上させること
ができる。
以下、本発明の実施例を図面を用いて具体的に説明す
る。
る。
なお、実施例を説明するための全図において、同一機
能を有するものは、同一符号を付け、その繰り返しの説
明は省略する。
能を有するものは、同一符号を付け、その繰り返しの説
明は省略する。
［実施例１］ 第１図は、本発明を適用した実施例１の4MDRAMの半導
体チップを搭載した樹脂封止型半導体装置の全体構成を
示す正面図、 第２図は、第１図の矢印Ａ方向から見た図、 第３図は、第１図の矢印Ｂ方向から見た図、 第４図は、第１図の封止樹脂の一部を取り除いた図で
ある。
体チップを搭載した樹脂封止型半導体装置の全体構成を
示す正面図、 第２図は、第１図の矢印Ａ方向から見た図、 第３図は、第１図の矢印Ｂ方向から見た図、 第４図は、第１図の封止樹脂の一部を取り除いた図で
ある。
本実施例１の4MDRAMの半導体チップを搭載した樹脂封
止型半導体装置は、第１図乃至第４図に示すように、タ
ブレスリード１の裏返した状態の内部リード部（インナ
ーリード部）1Aの上に、絶縁フィルム２を接着剤で接着
し、この絶縁フィルム２の上に半導体チップ３をその主
面側を接着面としてペレット付けして、それを裏切しイ
ンナーリード部1Aと半導体チップ３とをボンディングワ
イヤ４で電気的に接続し、レジン等の樹脂５で封止した
ものである。
止型半導体装置は、第１図乃至第４図に示すように、タ
ブレスリード１の裏返した状態の内部リード部（インナ
ーリード部）1Aの上に、絶縁フィルム２を接着剤で接着
し、この絶縁フィルム２の上に半導体チップ３をその主
面側を接着面としてペレット付けして、それを裏切しイ
ンナーリード部1Aと半導体チップ３とをボンディングワ
イヤ４で電気的に接続し、レジン等の樹脂５で封止した
ものである。
前記多数のタブレスリード１のうち、インナーリード
1Aが半導体チップ３上に配置されたとき、その所定位置
に配置されるインナーリード1Aにはペレット付けの際の
位置決めに用いられる位置決めリード1Cが夫々設けられ
ている。そしてこの位置決めリード1Cはリード抜け防止
の役目もする。1Dはアウターリード1Bが成形され、切断
された時、パッケージが落下しないようにするためのパ
ッケージ吊りリードであり、６はＥピンの跡形である。
1Aが半導体チップ３上に配置されたとき、その所定位置
に配置されるインナーリード1Aにはペレット付けの際の
位置決めに用いられる位置決めリード1Cが夫々設けられ
ている。そしてこの位置決めリード1Cはリード抜け防止
の役目もする。1Dはアウターリード1Bが成形され、切断
された時、パッケージが落下しないようにするためのパ
ッケージ吊りリードであり、６はＥピンの跡形である。
前記半導体装置10の横の長さは14.72mm〜15.23mm、縦
の長さは7.62±0.15mm、厚さは1.50±0.15mmである。
の長さは7.62±0.15mm、厚さは1.50±0.15mmである。
また、タブレスリードフレーム１の夫々の外部リード
部（アウターリード部）1Bの厚さは、約0.15mm、配置間
隔（ピッチ）は約0.635mmである。そして、夫々のアウ
ターリード部1Bの端子間の間隔はほぼ等しい寸法になっ
ている。
部（アウターリード部）1Bの厚さは、約0.15mm、配置間
隔（ピッチ）は約0.635mmである。そして、夫々のアウ
ターリード部1Bの端子間の間隔はほぼ等しい寸法になっ
ている。
そして、インナーリード部1A及びアウターリード部1B
が全て半導体チップ３の長さ内に収納され、ピン挿入型
でZIP型パッケージとなっている。
が全て半導体チップ３の長さ内に収納され、ピン挿入型
でZIP型パッケージとなっている。
また、前記インナーリード部1Aは、夫々配置間隔がほ
ぼ等しくなっている。
ぼ等しくなっている。
また、RASリード（１番）をパッケージ最外端に配置
してある。このようにすることにより、マルチ実装する
際に、これを容易に行なうことができる。すなわち、配
線がし易くなる。
してある。このようにすることにより、マルチ実装する
際に、これを容易に行なうことができる。すなわち、配
線がし易くなる。
このように、本実施例１の半導体装置10は、小型で薄
いパッケージとなっている。これにより、実装効率を向
上することができる。
いパッケージとなっている。これにより、実装効率を向
上することができる。
そして、第３図に示すように、アウターリード部1Bを
交互に折り曲げてアウターリード部1Bを２列群に形成し
て、ZIP型パッケージの構成にしている。この時、半導
体装置10のパッケージの厚さは、アウターリード部1Bの
端子間の幅Ｌと等しいか又はそれ以下の寸法になってい
る。このようにすることにより放熱効率を大きくしてあ
る。
交互に折り曲げてアウターリード部1Bを２列群に形成し
て、ZIP型パッケージの構成にしている。この時、半導
体装置10のパッケージの厚さは、アウターリード部1Bの
端子間の幅Ｌと等しいか又はそれ以下の寸法になってい
る。このようにすることにより放熱効率を大きくしてあ
る。
前記タブレスリード１の材料は、例えば、高強度の42
％Ni・Fe合金（42アロイ材）、50％Ni・Fe合金、29％Ni
・Fe合金等を使用する。
％Ni・Fe合金（42アロイ材）、50％Ni・Fe合金、29％Ni
・Fe合金等を使用する。
前記絶縁フィルム２としては、例えば、ポリイミド系
樹脂を使用する。
樹脂を使用する。
前記接着材としては、例えば、ポリイミド系接着材を
使用する。
使用する。
以上の説明からわかるように、本実施例１によれば、
インナーリード部1A及びアウターリード部1Bが全て半導
体チップ３の長さ内に収納され、ピン挿入型でZIP型パ
ッケージとなっているので、半導体装置10のパッケージ
外形寸法を半導体チップ３の寸法により決定することが
できる。
インナーリード部1A及びアウターリード部1Bが全て半導
体チップ３の長さ内に収納され、ピン挿入型でZIP型パ
ッケージとなっているので、半導体装置10のパッケージ
外形寸法を半導体チップ３の寸法により決定することが
できる。
これにより、実装効率を向上することができる。
また、前記夫々のインナーリード部1Aの配置間隔をほ
ぼ等しくしたので、特定のインナーリードへの温度サイ
クルによる応力の集中を防止することができる。
ぼ等しくしたので、特定のインナーリードへの温度サイ
クルによる応力の集中を防止することができる。
前記半導体装置10のパッケージの厚さを、アウターリ
ード1Bの端子幅と同じ、またはそれ以下としたので、放
熱効率を大きくすることができる。
ード1Bの端子幅と同じ、またはそれ以下としたので、放
熱効率を大きくすることができる。
［実施例２］ 本発明の実施例２の半導体装置は、第５図に示すよう
に、前記実施例１の半導体装置において、半導体装置10
のパッケージの対向する２辺からアウターリード部1Bが
出ており、インナーリード部1Aについても２辺から異な
る２辺に向うようにしたものである。
に、前記実施例１の半導体装置において、半導体装置10
のパッケージの対向する２辺からアウターリード部1Bが
出ており、インナーリード部1Aについても２辺から異な
る２辺に向うようにしたものである。
［実施例３］ 本発明の実施例３の半導体装置は、第６図に示すよう
に、前記実施例１の半導体装置において、インナーリー
ド部1Aにチップコンデンサ７を搭載したものである。7
A,7Bは、チップコンデンサ７の電極である。なお、本実
施例３の半導体装置では、前記チップコンデンサ７の電
極7A,7Bに接続されるアウターリード1Bは、電源ピンと
なる。
に、前記実施例１の半導体装置において、インナーリー
ド部1Aにチップコンデンサ７を搭載したものである。7
A,7Bは、チップコンデンサ７の電極である。なお、本実
施例３の半導体装置では、前記チップコンデンサ７の電
極7A,7Bに接続されるアウターリード1Bは、電源ピンと
なる。
このようにすることにより、実装効率を向上すること
ができる。
ができる。
［実施例４］ 本発明の実施例４の半導体装置は、第７図に示すよう
に、前記実施例１の半導体装置において、インナーリー
ド1Aの半導体チップ３側の先端部、金ワイヤ４、半導体
チップ３のパッド部にポッティングレジン８を塗付した
ものである。
に、前記実施例１の半導体装置において、インナーリー
ド1Aの半導体チップ３側の先端部、金ワイヤ４、半導体
チップ３のパッド部にポッティングレジン８を塗付した
ものである。
以上、本発明を実施例にもとづき具体的に説明した
が、本発明は、前記実施例に限定されるものではなく、
その要旨を逸脱しない範囲において種々変更可能である
ことは言うまでもない。
が、本発明は、前記実施例に限定されるものではなく、
その要旨を逸脱しない範囲において種々変更可能である
ことは言うまでもない。
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある （１）パッケージ外形寸法を半導体チップ寸法により決
定することができる。これにより実装効率を向上するこ
とができる。
って得られる効果を簡単に説明すれば、下記のとおりで
ある （１）パッケージ外形寸法を半導体チップ寸法により決
定することができる。これにより実装効率を向上するこ
とができる。
（２）特定の内部リードへの温度サイクルによる応力の
集中を防止することができる。
集中を防止することができる。
（３）内部リードにチップコンデンサを搭載したので、
実装効率を向上することができる。
実装効率を向上することができる。
（４）半導体装置のパッケージの厚さを、外部リード端
子の幅と等しいか、あるいはそれ以下の寸法にしたの
で、放熱効率を向上させることができる。
子の幅と等しいか、あるいはそれ以下の寸法にしたの
で、放熱効率を向上させることができる。
第１図は、本発明を4MDRAMの半導体チップを搭載した樹
脂封止型半導体装置に適用した実施例１の外観を示す正
面図、 第２図は、第１図の矢印Ａ方向から見た図、 第３図は、第１図の矢印Ｂ方向から見た図、 第４図は、第１図の封止樹脂の一部を取り除いた図、 第５図は、本発明の実施例２の概略構成を説明するため
の図、 第６図は、本発明の実施例３の概略構成を説明するため
の図、 第７図は、本発明の実施例４の概略構成を説明するため
の図である。 図中、１……タブレスリード、1A……内部リード部（イ
ンナーリード部）、1B……外部リード部（アウターリー
ド部）、1D……パッケージ吊りリード、２……絶縁フィ
ルム、３……半導体チップ、４……ボンディングワイ
ヤ、５……樹脂封止材、６……Ｅピンの跡形、７……チ
ップコンデンサ、８……ポッティングレジン、10……半
導体装置。
脂封止型半導体装置に適用した実施例１の外観を示す正
面図、 第２図は、第１図の矢印Ａ方向から見た図、 第３図は、第１図の矢印Ｂ方向から見た図、 第４図は、第１図の封止樹脂の一部を取り除いた図、 第５図は、本発明の実施例２の概略構成を説明するため
の図、 第６図は、本発明の実施例３の概略構成を説明するため
の図、 第７図は、本発明の実施例４の概略構成を説明するため
の図である。 図中、１……タブレスリード、1A……内部リード部（イ
ンナーリード部）、1B……外部リード部（アウターリー
ド部）、1D……パッケージ吊りリード、２……絶縁フィ
ルム、３……半導体チップ、４……ボンディングワイ
ヤ、５……樹脂封止材、６……Ｅピンの跡形、７……チ
ップコンデンサ、８……ポッティングレジン、10……半
導体装置。
フロントページの続き (72)発明者 坪井 和哉 東京都小平市上水本町５丁目20番１号 日立超エル・エス・アイ・エンジニアリ ング株式会社内 (72)発明者 村上 元 東京都小平市上水本町５丁目20番１号 株式会社日立製作所武蔵工場内
Claims (4)
- 【請求項１】複数の内部リードが半導体チップ回路形成
面の上に配置され、半導体チップと前記複数の内部リー
ドとをボンディングワイヤで電気的に接続し、前記複数
の内部リード、半導体チップ、ボンディングワイヤを樹
脂からなる封止体で封止した半導体装置において、前記
複数の内部リードと夫々一体化した複数の外部リード
が、前記封止体の一側面から全て突出し、前記複数の内
部リードが全て前記半導体チップの回路形成面上に延在
して配置されていることを特徴とする半導体装置。 - 【請求項２】前記夫々の内部リードが略等間隔に配置さ
れていることを特徴とする請求項１に記載の半導体装
置。 - 【請求項３】前記内部リード間にチップコンデンサを接
続したことを特徴とする請求項１又は請求項２に記載の
半導体装置。 - 【請求項４】前記半導体装置のパッケージの厚さは、外
部リード端子幅以下の寸法であることを特徴とする請求
項１乃至請求項３のいずれか一項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22930690A JP3009440B2 (ja) | 1990-08-30 | 1990-08-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22930690A JP3009440B2 (ja) | 1990-08-30 | 1990-08-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04111326A JPH04111326A (ja) | 1992-04-13 |
| JP3009440B2 true JP3009440B2 (ja) | 2000-02-14 |
Family
ID=16890077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22930690A Expired - Fee Related JP3009440B2 (ja) | 1990-08-30 | 1990-08-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3009440B2 (ja) |
-
1990
- 1990-08-30 JP JP22930690A patent/JP3009440B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04111326A (ja) | 1992-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2706077B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US7012321B2 (en) | Stacked semiconductor device including improved lead frame arrangement | |
| US20010000053A1 (en) | Chip stack-type semiconductor package and method for fabricating the same | |
| JPH07288309A (ja) | 半導体装置及びその製造方法並びに半導体モジュール | |
| US6084293A (en) | Stacked semiconductor device | |
| US6703691B2 (en) | Quad flat non-leaded semiconductor package and method of fabricating the same | |
| JPS60167454A (ja) | 半導体装置 | |
| US6054753A (en) | Plastic-encapsulated semiconductor device equipped with LOC package structure | |
| JP3009440B2 (ja) | 半導体装置 | |
| JP2647900B2 (ja) | 面実装超薄形半導体装置 | |
| JPH0821668B2 (ja) | 立設実装形半導体装置 | |
| JPH05315520A (ja) | 表面実装型半導体装置及びそのアウターリードの折り曲げ加工方法 | |
| JPS6329413B2 (ja) | ||
| JP2737332B2 (ja) | 集積回路装置 | |
| JP3153185B2 (ja) | 半導体装置 | |
| JP2664232B2 (ja) | 樹脂封止型半導体装置 | |
| JP3920753B2 (ja) | 半導体装置及びそれを組み込んだ電子装置 | |
| JP2606571B2 (ja) | 半導体装置 | |
| JPH03104141A (ja) | 半導体装置 | |
| JPS63104435A (ja) | 半導体装置 | |
| JPS62122253A (ja) | 半導体装置 | |
| JPH0595018A (ja) | 半導体装置の製造方法 | |
| JP2986983B2 (ja) | 半導体装置 | |
| JPH05206315A (ja) | 半導体装置 | |
| JPS60130649U (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20081203 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20091203 |
|
| LAPS | Cancellation because of no payment of annual fees |