JP2000223653A - チップ・オン・チップ構造の半導体装置およびそれに用いる半導体チップ - Google Patents

チップ・オン・チップ構造の半導体装置およびそれに用いる半導体チップ

Info

Publication number
JP2000223653A
JP2000223653A JP11025462A JP2546299A JP2000223653A JP 2000223653 A JP2000223653 A JP 2000223653A JP 11025462 A JP11025462 A JP 11025462A JP 2546299 A JP2546299 A JP 2546299A JP 2000223653 A JP2000223653 A JP 2000223653A
Authority
JP
Japan
Prior art keywords
chip
semiconductor
semiconductor chip
bump
inter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11025462A
Other languages
English (en)
Inventor
Junichi Hikita
純一 疋田
Hiroo Mochida
博雄 持田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP11025462A priority Critical patent/JP2000223653A/ja
Priority to US09/493,250 priority patent/US6232668B1/en
Publication of JP2000223653A publication Critical patent/JP2000223653A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

(57)【要約】 【課題】効果的なノイズ対策を施したチップ・オン・チ
ップ構造の半導体装置およびそのための半導体チップを
提供する。 【解決手段】チップ間接続のための接続用バンプＢＣの
周囲には、これを取り囲むように壁状のシールド配線部
Ｓが形成されている。シールド配線部Ｓは、グランドに
接続されたバンプＢＣＧに接続されている。さらに、接
続用バンプＢＣが形成されていない領域には、ダミーバ
ンプＢＤが形成されており、このダミーバンプＢＤは、
シールド配線部Ｓに接続されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体チップの
表面に他の半導体チップを重ねて接合するチップ・オン
・チップ構造の半導体装置、およびこのような半導体装
置のための半導体チップに関する。
【０００２】
【従来の技術】一対の半導体チップを対向させ、これら
をバンプによって互いに電気接続するチップ・オン・チ
ップ構造の半導体装置が従来から提案されているが、実
現に際して解決すべき問題も多く残っている。たとえ
ば、チップ・オン・チップ構造を採用することにより、
各チップを別のパッケージに収容する場合に比較して、
各種電子機器の配線基板の面積を小さくして、それらの
小型化を図ることができると期待される。しかし、たと
えば、とくに高周波信号を取り扱う移動電話機などの機
器では、ノイズ対策が重要であるから、配線基板全体を
シールドするためのシールド部材を別途設けることにな
る。そのため、単にチップ・オン・チップ構造を採用し
ただけでは、機器の大幅な小型化を図ることができな
い。
【０００３】
【発明が解決しようとする課題】そこで、この発明の目
的は、上述の技術的課題を解決し、効果的なノイズ対策
を施したチップ・オン・チップ構造の半導体装置および
そのための半導体チップを提供することである。
【０００４】
【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項１記載の発明は、半導体チ
ップの表面に他の半導体チップを重ねて接合するチップ
・オン・チップ構造の半導体装置のための半導体チップ
であって、当該半導体チップの表面に形成され、他の半
導体チップとの電気接続のためのチップ間接続部と、当
該半導体チップの表面において、上記チップ間接続部を
取り囲んで形成され、低インピーダンス部に接続された
シールド導体部とを含むことを特徴とする半導体チップ
である。
【０００５】上記の構成によれば、半導体チップ表面の
チップ間接続部を取り囲むようにシールド導体部が設け
られているので、外部ノイズがチップ間接続部へと到達
することを防止できる。これにより、当該半導体チップ
に別の半導体チップを重ね合わせて接合してチップ・オ
ン・チップ構造の半導体装置を構成する場合に、ノイズ
シールド構造を別途用意する必要がない。
【０００６】また、シールド導体部によってチップ間を
支持できるので、樹脂封止などのために半導体チップに
作用する応力を分散することができ、機械的圧力や応力
歪み等に起因する半導体チップの変形を防止できる。こ
れにより、安定した素子特性を発揮できるチップ・オン
・チップ構造の半導体装置を実現できる。とくに、請求
項２に記載されているように、上記チップ間接続部を、
当該半導体チップの上記他の半導体チップとの接続面に
ほぼ均一になるように配置しておけば、機械的圧力や応
力歪み等に起因する半導体チップの変形をさらに効果的
に防止できる。
【０００７】なお、請求項３に記載されているように、
上記チップ間接続部および上記シールド導体部は、上記
半導体チップ表面に隆起して形成された金属隆起部であ
ってもよい。上記金属隆起部は、金属をめっきなどによ
り盛り上げた、いわゆるバンプであってもよく、また、
バンプほど高くは隆起していない金属蒸着膜であっても
よい。
【０００８】請求項４記載の発明は、上記チップ間接続
部と上記シールド導体部とは同一材料で構成されている
ことを特徴とする請求項１ないし３のいずれかに記載の
半導体装置である。この構成によれば、チップ間接続部
とシールド導体部とを同一工程で形成することができる
ので、製造工程が簡単になる。
【０００９】請求項５記載の発明は、第１の半導体チッ
プの表面に第２の半導体チップを重ね合わせて接合して
構成される半導体装置であって、上記第１の半導体チッ
プと上記第２の半導体チップとの対向する表面間に設け
られ、上記第１の半導体チップと上記第２の半導体チッ
プとの電気接続のためのチップ間接続部と、上記第１の
半導体チップと上記第２の半導体チップとの対向する表
面間において、上記チップ間接続部を取り囲んで配置さ
れているとともに、低インピーダンス部に接続されたシ
ールド導体部とを含むことを特徴とする半導体装置であ
る。
【００１０】この構成により、請求項１に関連して述べ
た効果と同様の効果を奏することができる。
【００１１】
【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る半導体装置の分解斜視図であ
る。この半導体装置は、第１の半導体チップとしての親
チップ１の表面１１に、第２の半導体チップとしての子
チップ２を重ね合わせて接合した、いわゆるチップ・オ
ン・チップ（Chip-On-Chip）構造を有している。
【００１２】親チップ１は、たとえばシリコンチップか
らなっている。表面１１は、半導体基板においてトラン
ジスタなどの機能素子が形成された活性表層領域側の表
面であり、最表面は、絶縁物の保護膜で覆われている。
この保護膜上には、所定の位置において、外部接続用の
複数のパッド１２が、ほぼ矩形の平面形状を有する親チ
ップ１の表面１１の周縁付近に露出して配置されてい
る。この外部接続用パッド１２は、ボンディングワイヤ
１３によってリードフレーム１４に接続されるべきパッ
ドである。親チップ１の内方の領域には、子チップ２の
接合領域１５が設定されており、この接合領域１５に
は、子チップ２との接続のための内部接続用パッドＰ
が、複数個配置されている。
【００１３】子チップ２は、表面２１を親チップ１１に
対向させていわゆるフェースダウン方式で親チップ１１
に接合される。子チップ２は、たとえばシリコンチップ
からなっている。表面２１は、半導体基板においてトラ
ンジスタなどの素子が形成された活性表層領域側の表面
であり、最表面は、通常、絶縁物の保護膜で覆われてい
る。
【００１４】図２は、子チップ２の構成を拡大して示す
斜視図である。子チップ２の上記保護膜の表面２１に
は、耐酸化性の金属、たとえば、金、鉛、プラチナ、銀
またはイリジウムからなるバンプＢが、表面２１から隆
起して形成されている。バンプＢには、親チップ１に形
成された回路との電気接続のためのチップ間接続用バン
プＢＣ（チップ間接続部）と、親チップ１の回路との電
気接続には寄与しないダミーバンプＢＤとが含まれてい
る。チップ間接続用バンプＢＣは、親チップ１との接続
面である表面２１にほぼ均等に配置されているが、さら
に、ダミーバンプＢＤは、子チップ２の表面において、
複数のバンプＢがほぼ均等に配置されるように配置が選
ばれている。すなわち、接続用バンプＢＣが配置されて
いない領域にダミーバンプＢＤが配置されている。
【００１５】さらに、接続用バンプＢＣをそれぞれ取り
囲むように、壁状のシールド配線部Ｓが表面２１に隆起
して形成されている。このシールド配線部Ｓは、ダミー
バンプＢＤと接合されているとともに、接続用バンプＢ
Ｃのうち、グランドに接続されるバンプＢＣＧ（低イン
ピーダンス部）に接合されている。そして、シールド配
線部Ｓは、ダミーバンプＢＤとともに、個々の接続用バ
ンプＢＣを取り囲み、シールド導体部を形成している。
シールド配線部Ｓは、バンプＢと同じ材料で構成されて
おり、製造工程においては、バンプＢの形成時に同時に
形成することができる。もちろん、バンプＢとは別の材
料を用いてシールド配線部Ｓを形成することも可能だ
が、この場合には、バンプＢの形成工程とは別の工程に
よりシールド配線部Ｓを形成することになる。
【００１６】親チップ１の表面には、図１に示すよう
に、バンプＢに対応した位置にそれぞれパッドＰが形成
されており、また、シールド配線部Ｓに対応した紐状の
パッドＰＳが形成されている。パッドＰのうち、接続用
バンプＢＣに対応する位置に形成されたパッドＰＣは、
親チップ１の内部の回路と接続されている。これに対し
て、ダミーバンプＢＤに対向する位置に形成されている
パッドＰＤは、内部の回路とは絶縁状態となっている。
シールド配線部Ｓに対応した紐状のパッドＰＳも、内部
の回路とは電気的に絶縁されている。
【００１７】図３は、親チップ１と子チップ２とを接合
した状態を示す図解的な断面図である。親チップ１と子
チップ２とは、表面１１，２１同士を対向させた状態で
相互に圧接される。このとき、必要に応じて、親チップ
１および／または子チップ２に超音波振動が加えられ
る。このようにして、バンプＢおよびシールド配線部Ｓ
と、パッドＰ，ＰＳとがそれぞれ接合される。これによ
って、親チップ１および子チップ２が一体化され、チッ
プ・オン・チップ構造をなす。この状態では、接続用バ
ンプＢＣと接続用パッドＰＣとの接合部は、ダミーバン
プＢＤおよびシールド配線部ＳとパッドＰＤおよびＰＳ
とがそれぞれ接合されて形成されるシールド導体部によ
って取り囲まれる。そして、このシールド導体部は、グ
ランドに接続されているので、接続用バンプＢＣとパッ
ドＰＣとの接合部は、外部からのノイズに対してシール
ドされた状態となる。
【００１８】しかも、子チップ２には、バンプＢがほぼ
均等に配置されており、かつ、シールド配線部Ｓが、接
続用パッドＰＣを取り囲むようにしながら、親チップ１
と子チップ２との間に介在している。これにより、親チ
ップ１と子チップ２とを接合したチップ・オン・チップ
構造の半導体装置を樹脂封止して１つのパッケージ４０
に納めた場合に、親チップ１または子チップ２の応力歪
み等の変形が生じることがなく、これらの内部に形成さ
れた素子特性が劣化することがない。
【００１９】以上のように、この実施形態によれば、樹
脂封止等に起因する機械的圧力や応力に対する耐久性が
良好で、かつ、良好なノイズシールド構造を内包した半
導体装置を実現できる。これにより、たとえば、移動電
話機などの電子機器に大きなシールド機構を設ける必要
がなくなるから、これらの機器の小型化を図ることがで
きる。
【００２０】この発明の実施形態の説明は以上のとおり
であるが、この発明は、他の形態で実施することも可能
である。たとえば、上記の実施形態では、シールド配線
部Ｓをグランドに接続しているが、電源ライン（低イン
ピーダンス部）に接続してもよい。また、上記の実施形
態では、子チップ２にバンプＢを設けているが、親チッ
プ１側に同様のバンプを設けてもよく、親チップ１およ
び子チップ２の両方にバンプを設けて、バンプ同士を接
合することによって親チップ１および子チップ２のチッ
プ・オン・チップ接合を達成してもよい。
【００２１】シールド配線部Ｓに関しても同様であり、
親チップ１側に同様のシールド配線部を表面２１から隆
起させて形成してもよく、親チップ１および子チップ２
の両方にシールド配線部を設け、これらを相互に接合す
るようにしてもよい。また、バンプのように高く隆起し
た金属隆起部の代わりに、金属蒸着膜などを適用しても
よい。シールド配線部についても同様であり、バンプほ
どの高さを有しない金属蒸着膜で構成することができ
る。
【００２２】さらに、上記の実施形態では、親チップ１
の表面１１に１つの子チップ２が接合される場合につい
て説明したが、親チップ１の表面１１に２つ以上の子チ
ップを接合するようにしてもよい。さらに、上記の実施
形態では、親チップ１および子チップ２は、いずれもシ
リコンからなるチップであることとしたが、シリコンの
他にも、ガリウム砒素半導体やゲルマニウム半導体など
の他の任意の半導体材料を用いた半導体チップをこの発
明の半導体装置に適用することができる。この場合に、
第１の半導体チップと第２の半導体チップとの半導体材
料は、同じでもよいし異なっていてもよい。
【００２３】その他、特許請求の範囲に記載された事項
の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る半導体装置の分解
斜視図である。
【図２】子チップの構成を拡大して示す斜視図である。
【図３】親チップと子チップとを接合した状態を示す図
解的な断面図である。
【符号の説明】
１ 親チップ（第１の半導体チップ） ２ 子チップ（第２の半導体チップ） Ｐ，ＰＣ，ＰＤ，ＰＳ パッド Ｂ バンプ ＢＣ 接続用バンプ（チップ間接続部） ＢＤ ダミーバンプ Ｓ シールド配線部

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】半導体チップの表面に他の半導体チップを
    重ねて接合するチップ・オン・チップ構造の半導体装置
    のための半導体チップであって、 当該半導体チップの表面に形成され、他の半導体チップ
    との電気接続のためのチップ間接続部と、 当該半導体チップの表面において、上記チップ間接続部
    を取り囲んで形成され、低インピーダンス部に接続され
    たシールド導体部とを含むことを特徴とする半導体チッ
    プ。
  2. 【請求項２】上記チップ間接続部は、当該半導体チップ
    の上記他の半導体チップとの接続面にほぼ均一になるよ
    うに配置されていることを特徴とする請求項１記載の半
    導体チップ。
  3. 【請求項３】上記チップ間接続部および上記シールド導
    体部は、上記半導体チップ表面に隆起して形成された金
    属隆起部からなることを特徴とする請求項１または２記
    載の半導体チップ。
  4. 【請求項４】上記チップ間接続部と上記シールド導体部
    とは同一材料で構成されていることを特徴とする請求項
    １ないし３のいずれかに記載の半導体装置。
  5. 【請求項５】第１の半導体チップの表面に第２の半導体
    チップを重ね合わせて接合して構成される半導体装置で
    あって、 上記第１の半導体チップと上記第２の半導体チップとの
    対向する表面間に設けられ、上記第１の半導体チップと
    上記第２の半導体チップとの電気接続のためのチップ間
    接続部と、 上記第１の半導体チップと上記第２の半導体チップとの
    対向する表面間において、上記チップ間接続部を取り囲
    んで配置されているとともに、低インピーダンス部に接
    続されたシールド導体部とを含むことを特徴とする半導
    体装置。
JP11025462A 1999-02-02 1999-02-02 チップ・オン・チップ構造の半導体装置およびそれに用いる半導体チップ Pending JP2000223653A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11025462A JP2000223653A (ja) 1999-02-02 1999-02-02 チップ・オン・チップ構造の半導体装置およびそれに用いる半導体チップ
US09/493,250 US6232668B1 (en) 1999-02-02 2000-01-28 Semiconductor device of chip-on-chip structure and semiconductor chip for use therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11025462A JP2000223653A (ja) 1999-02-02 1999-02-02 チップ・オン・チップ構造の半導体装置およびそれに用いる半導体チップ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003148157A Division JP4216646B2 (ja) 2003-05-26 2003-05-26 チップ・オン・チップ構造の半導体装置

Publications (1)

Publication Number Publication Date
JP2000223653A true JP2000223653A (ja) 2000-08-11

Family

ID=12166701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11025462A Pending JP2000223653A (ja) 1999-02-02 1999-02-02 チップ・オン・チップ構造の半導体装置およびそれに用いる半導体チップ

Country Status (2)

Country Link
US (1) US6232668B1 (ja)
JP (1) JP2000223653A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1223617A2 (en) * 2000-12-22 2002-07-17 Matsushita Electric Industrial Co., Ltd. Multichip module with a plurality of semiconductor chips mounted on a semiconductor substrate
US7045900B2 (en) 1999-02-08 2006-05-16 Rohm Co., Ltd Semiconductor chip and production thereof, and semiconductor device having semiconductor chip bonded to solid device
JP2007165631A (ja) * 2005-12-14 2007-06-28 Rohm Co Ltd 半導体装置
CN114596780A (zh) * 2022-03-10 2022-06-07 武汉华星光电技术有限公司 显示装置和电子设备

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6310403B1 (en) * 2000-08-31 2001-10-30 Motorola, Inc. Method of manufacturing components and component thereof
JP4248761B2 (ja) * 2001-04-27 2009-04-02 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
KR100416000B1 (ko) * 2001-07-11 2004-01-24 삼성전자주식회사 다수의 핀을 갖는 부품이 실장되는 인쇄회로기판
US20030038356A1 (en) * 2001-08-24 2003-02-27 Derderian James M Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods
JP2003188210A (ja) * 2001-12-18 2003-07-04 Mitsubishi Electric Corp 半導体装置
WO2004001837A2 (en) * 2002-06-25 2003-12-31 Unitive International Limited Methods of forming electronic structures including conductive shunt layers and related structures
US7547623B2 (en) * 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
JP2004296719A (ja) * 2003-03-26 2004-10-21 Renesas Technology Corp 半導体装置
TW200522293A (en) 2003-10-01 2005-07-01 Koninkl Philips Electronics Nv Electrical shielding in stacked dies by using conductive die attach adhesive
JP3846482B2 (ja) * 2004-01-30 2006-11-15 セイコーエプソン株式会社 バンプ付ｉｃ並びにそれを用いた表示装置及び電子機器
US7741696B2 (en) * 2004-05-13 2010-06-22 St-Ericsson Sa Semiconductor integrated circuit including metal mesh structure
WO2006053036A2 (en) * 2004-11-10 2006-05-18 Unitive International Limited Non-circular via holes for bumping pads and related structures
US8212367B2 (en) * 2004-11-10 2012-07-03 Sandisk Il Ltd. Integrated circuit die with logically equivalent bonding pads
US8456015B2 (en) * 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7687400B2 (en) * 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US20060281303A1 (en) * 2005-06-14 2006-12-14 John Trezza Tack & fuse chip bonding
US7946331B2 (en) * 2005-06-14 2011-05-24 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US20060278996A1 (en) * 2005-06-14 2006-12-14 John Trezza Active packaging
US7767493B2 (en) * 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US7534722B2 (en) * 2005-06-14 2009-05-19 John Trezza Back-to-front via process
US7851348B2 (en) * 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7786592B2 (en) * 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7521806B2 (en) * 2005-06-14 2009-04-21 John Trezza Chip spanning connection
US7838997B2 (en) * 2005-06-14 2010-11-23 John Trezza Remote chip attachment
JP4728782B2 (ja) * 2005-11-15 2011-07-20 パナソニック株式会社 半導体装置およびその製造方法
US20070281460A1 (en) * 2006-06-06 2007-12-06 Cubic Wafer, Inc. Front-end processed wafer having through-chip connections
US7687397B2 (en) * 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
DE102006028719B4 (de) * 2006-06-20 2008-05-08 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchipstapel und Verbindungselementen sowie Verfahren zur Herstellung des Halbleiterbauteils
US7670874B2 (en) * 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
US9245083B2 (en) 2011-10-13 2016-01-26 Globalfoundries Inc. Method, structures and method of designing reduced delamination integrated circuits
CN103208501B (zh) 2012-01-17 2017-07-28 奥林巴斯株式会社 固体摄像装置及其制造方法、摄像装置、基板、半导体装置
JP6143104B2 (ja) * 2012-12-05 2017-06-07 株式会社村田製作所 バンプ付き電子部品及びバンプ付き電子部品の製造方法
KR102190382B1 (ko) 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지
SG2013083258A (en) 2013-11-06 2015-06-29 Thales Solutions Asia Pte Ltd A guard structure for signal isolation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100194130B1 (ko) * 1994-03-30 1999-06-15 니시무로 타이죠 반도체 패키지
TW520816U (en) * 1995-04-24 2003-02-11 Matsushita Electric Ind Co Ltd Semiconductor device
JP2763020B2 (ja) * 1995-04-27 1998-06-11 日本電気株式会社 半導体パッケージ及び半導体装置
JPH1032223A (ja) * 1996-07-15 1998-02-03 Mitsubishi Electric Corp 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045900B2 (en) 1999-02-08 2006-05-16 Rohm Co., Ltd Semiconductor chip and production thereof, and semiconductor device having semiconductor chip bonded to solid device
EP1223617A2 (en) * 2000-12-22 2002-07-17 Matsushita Electric Industrial Co., Ltd. Multichip module with a plurality of semiconductor chips mounted on a semiconductor substrate
EP1223617B1 (en) * 2000-12-22 2007-04-25 Matsushita Electric Industrial Co., Ltd. Multichip module with a plurality of semiconductor chips mounted on a semiconductor substrate
JP2007165631A (ja) * 2005-12-14 2007-06-28 Rohm Co Ltd 半導体装置
CN114596780A (zh) * 2022-03-10 2022-06-07 武汉华星光电技术有限公司 显示装置和电子设备
CN114596780B (zh) * 2022-03-10 2023-06-27 武汉华星光电技术有限公司 显示装置和电子设备

Also Published As

Publication number Publication date
US6232668B1 (en) 2001-05-15

Similar Documents

Publication Publication Date Title
JP2000223653A (ja) チップ・オン・チップ構造の半導体装置およびそれに用いる半導体チップ
JP2000232200A (ja) 半導体チップおよびチップ・オン・チップ構造の半導体装置
KR20020062820A (ko) 적층된 다수개의 칩모듈 구조를 가진 반도체장치
JP2002083925A (ja) 集積回路装置
JPH11135713A (ja) 半導体モジュール
JPH06151685A (ja) Ｍｃｐ半導体装置
JP2003100803A (ja) 半導体装置及びその製造方法
JP2002134685A (ja) 集積回路装置
JP2000223655A (ja) 半導体装置
US6483186B1 (en) High power monolithic microwave integrated circuit package
JP2002135080A (ja) 弾性表面波装置及びその製造方法
JP2938344B2 (ja) 半導体装置
US20040245651A1 (en) Semiconductor device and method for fabricating the same
JP2003007910A (ja) 半導体装置
JP4216646B2 (ja) チップ・オン・チップ構造の半導体装置
JP3342845B2 (ja) 半導体装置
TW201123396A (en) Package structure with shielding
US6984882B2 (en) Semiconductor device with reduced wiring paths between an array of semiconductor chip parts
JP3715816B2 (ja) 半導体チップ
WO2023053762A1 (ja) モジュール
US5434450A (en) PGA package type semiconductor device having leads to be supplied with power source potential
JP3758066B2 (ja) 半導体装置とその製造方法
JPS60263451A (ja) 集積回路パツケ−ジ
JP3645701B2 (ja) 半導体装置
TW201604965A (zh) 半導體元件及高頻放大器模組

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040921

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041117

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050114