JP2003188210A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003188210A
JP2003188210A JP2001384707A JP2001384707A JP2003188210A JP 2003188210 A JP2003188210 A JP 2003188210A JP 2001384707 A JP2001384707 A JP 2001384707A JP 2001384707 A JP2001384707 A JP 2001384707A JP 2003188210 A JP2003188210 A JP 2003188210A
Authority
JP
Japan
Prior art keywords
semiconductor chip
circuit board
dummy pattern
semiconductor device
conductive resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001384707A
Other languages
English (en)
Inventor
Toshihiro Iwasaki
俊寛 岩崎
Michitaka Kimura
通孝 木村
Keiichiro Wakamiya
敬一郎 若宮
Yasumichi Hatanaka
康道 畑中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001384707A priority Critical patent/JP2003188210A/ja
Priority to US10/170,588 priority patent/US6777814B2/en
Priority to KR10-2002-0046476A priority patent/KR100516816B1/ko
Priority to DE10236689A priority patent/DE10236689A1/de
Priority to TW091118082A priority patent/TW560036B/zh
Priority to CNB021425752A priority patent/CN1266766C/zh
Publication of JP2003188210A publication Critical patent/JP2003188210A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 サイズの大きな半導体チップを実装する際に
確実に超音波熱圧着を行う。 【解決手段】 半導体チップ１と、半導体チップ１と対
向配置され、接続用導体４を介して半導体チップ１と電
気的に接続された回路基板５と、半導体チップ１及び回
路基板５の向かい合う対向面にそれぞれ形成され、接続
用導体４が接合されたパッド電極２及び端子電極６と、
対向面の間の隙間を埋め込むように形成された非導電性
樹脂７と、半導体チップ１又は回路基板５の対向面に形
成された所定形状の導電性ダミーパターン１０とを備え
る。対向面の間の温度分布を均一にすることができ、非
導電性樹脂７の粘度を温度を均一化して超音波が減衰す
ることを抑止できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置に関
し、特に半導体チップと回路基板とが接続用導体を介し
て超音波熱圧着によって接合された半導体装置に関す
る。
【０００２】
【従来の技術】従来から、表面弾性波（ＳＡＷ：Surfac
e Acoustic Wave）デバイス等の実装においては、デバ
イス上の電極パッド上に金（Ａｕ）バンプを形成し、こ
の金バンプと金めっきが施された実装基板上の端子電極
を超音波印加を併用して熱圧着するＦＣＢが行われてい
る。表面弾性波デバイスは３ｍｍ角以下のものであり、
Ｉ／Ｏ電極の数は数個程度である。従って、この場合に
は使用されるバンプも数バンプ程度である。
【０００３】一方、メモリデバイス等の大型、多ピンの
デバイスに超音波熱圧着を適用する場合には、チップと
実装基板との間に非導電性樹脂を注入し、信頼性を向上
させる必要がある。図１０は超音波熱圧着を用いて大
型、多ピンのデバイスと回路基板とを接合する方法を工
程順に示す概略断面図である。先ず、半導体チップ１０
１の電極パッド１０２に接続用導体（バンプ）１０４を
ワイヤボンディング技術を用いて形成する。そして、図
１０（ａ）に示すように、半導体チップ１０１を保持ツ
ールで保持し、半導体チップ１０１の電極パッド１０２
と回路基板１０５の端子電極１０６が対応するように位
置合わせする。
【０００４】その後、半導体チップ１０１に荷重をかけ
て接続用導体１０４と端子電極１０６を密着させ、この
状態で半導体チップ１０１に超音波振動を与える。これ
により、接続用導体１０４と端子電極１０６とが接合さ
れる。
【０００５】次に、図１０（ｂ）に示すように、半導体
チップ１０１と回路基板１０５の間に非導電性樹脂１０
７を注入する。図１０（ｃ）は、非導電性樹脂１０７が
半導体チップ１０１と回路基板１０５の間に行き渡り、
注入が完了した状態を示している。
【０００６】このように、超音波熱圧着前に樹脂を注入
してしまうと、その後に超音波振動を与えても減衰して
しまうため、図１０に示すように半導体チップ１０１を
搭載した後に超音波熱圧着を行い、その後に樹脂を注入
する必要がある。
【０００７】
【発明が解決しようとする課題】しかしながら、大型、
多ピンのメモリデバイスに超音波熱圧着を行う場合、半
導体チップ１０１の面積が大きいため、半導体チップ１
０１の中央部に非導電性樹脂１０７を流すことができ
ず、中央部にボイドが形成されてしまうという問題があ
る。このため、図１０に示すように圧着後に樹脂封止を
することは困難が伴っていた。また、圧着後に樹脂封止
をすると工程が煩雑になるという問題がある。
【０００８】このような観点から、予め回路基板上に非
導電性樹脂を形成しておき、超音波熱圧着によって接続
用導体１０４と端子電極１０６とを接合するのと同時に
樹脂封止を行う方法が採用されつつある。この方法によ
れば、超音波熱圧着後の樹脂注入工程を省略できる。
【０００９】しかしながら、この方法を適用する場合に
は、接合時の樹脂粘度が重要となる。すなわち、超音波
熱圧着の際に非導電性樹脂が溶融して半導体チップと回
路基板との間の隙間が封止されるが、非導電性樹脂の粘
度は領域ごとに異なるため、超音波振動が減衰して接合
が不充分になるという問題が生じていた。
【００１０】半導体チップと回路基板が接触する前、す
なわち、半導体チップが回路基板上の非導電性樹脂と接
触する前には、半導体チップの温度と回路基板の温度に
は差がある。このため、半導体チップ１が非導電性樹脂
と接触した後には、非導電性樹脂の温度は一様とはなら
ない。また、半導体チップと回路基板は熱伝導率が異な
り、また場所によって構成部材が異なるため、非導電性
樹脂７に温度分布が発生する。
【００１１】特に、回路基板として非導電性樹脂である
エポキシ樹脂を使用したガラスエポキシ基板を使用した
場合、端子電極は導電材であり、その他の領域は非導電
材で構成されているため、熱容量の違い等から端子電極
近傍とその周辺の領域で温度が異なることとなり、温度
分布の違いによって非導電性樹脂の粘度分布にバラツキ
が生じてしまう。そして、粘度が高い領域では非導電性
樹脂の抗力によって超音波振動が伝わりにくくなるた
め、粘度の高い領域の影響に起因して印加した超音波振
動が減衰し、接続用導体と端子電極との接合性が劣化す
るという問題が生じていた。
【００１２】また、ガラスエポキシ基板は金属などと比
べて熱伝導率が比較的低い材料で構成されるため、半導
体チップ１の中央と周辺の平面方向（水平方向）で温度
分布のバラツキは顕著に発生し、その結果、印加される
超音波振動及び荷重は温度が低く非導電性樹脂の粘度が
高い部分の抗力に影響されてしまう。
【００１３】この発明は上述のような問題を解決するた
めに成されたもので、サイズの大きな半導体チップを実
装する際に確実に超音波熱圧着を行い、半導体装置の信
頼性を向上させることを目的とする。
【００１４】
【課題を解決するための手段】この発明の半導体装置
は、半導体チップと、前記半導体チップと対向配置さ
れ、接続用導体を介して前記半導体チップと電気的に接
続された電子部材と、前記半導体チップ及び前記電子部
材の向かい合う対向面にそれぞれ形成され、前記接続用
導体が接合された電極と、前記対向面の間の隙間を埋め
込むように形成された非導電性樹脂と、前記半導体チッ
プ又は前記電子部材の前記対向面に形成された所定形状
の導電性ダミーパターンとを備えたものである。
【００１５】また、前記半導体チップ及び前記電子部品
の前記電極が前記半導体チップの周縁部に沿った位置に
形成され、前記導電性ダミーパターンが前記電極に囲ま
れた範囲に形成されているものである。
【００１６】また、前記導電性ダミーパターンが格子状
のパターンである。
【００１７】また、前記導電性ダミーパターンが前記半
導体チップの中心近傍に相当する位置から放射状に延在
するスペースによって区切られているものである。
【００１８】また、前記導電性ダミーパターンと前記電
極の材質が同一である。
【００１９】また、前記電子部材が所定の回路パターン
を備えた回路基板である。
【００２０】また、前記電子部材が半導体チップであ
る。
【００２１】また、前記電極は前記半導体チップ又は前
記電子部品の前記対向面上に保護絶縁膜を介して形成さ
れているものである。
【００２２】また、前記半導体チップ又は前記電子部品
にサーマルビアが形成され、前記サーマルビアを介して
前記導電性ダミーパターンが前記対向面の裏側へ接続さ
れているものである。
【００２３】
【発明の実施の形態】実施の形態１．図１は、この発明
の実施の形態１にかかる、超音波熱圧着接合を用いた半
導体装置の製造方法を工程順に示す概略断面図である。
以下、図１に基づいて、実施の形態１の超音波熱圧着接
合の手順を説明する。
【００２４】先ず、図１（ａ）に示すように、半導体チ
ップ１上の電極パッド２に接続用導体３をワイヤボンデ
ィング技術を利用して形成する。半導体チップ１上の電
極パッド２が形成されていない領域には絶縁保護膜３が
形成されている。
【００２５】次に、図１（ｂ）に示すように、端子電極
６を備えた回路基板５上に非導電性樹脂７を形成する。
非導電性樹脂７の形成は、シート状の樹脂を貼り付ける
方法、塗布などの方法を用いて行う。
【００２６】次に、図１（ｃ）に示すように、回路基板
５を保持ツール８上に載せ、半導体チップ１を保持ツー
ル９で保持して両者を対向させ、半導体チップ１の電極
パッド２と回路基板５の端子電極６が対応するように位
置合わせする。
【００２７】次に、図１（ｄ）に示すように、半導体チ
ップ１と回路基板５とを圧着し、加熱しながら超音波振
動及び荷重を印加して、電極パッド２と端子電極６を接
続用導体４を介して接続する。これにより、図１（ｅ）
に示すように、回路基板５上に半導体チップ１が実装さ
れ、回路基板５と半導体チップ１との間が非導電性樹脂
７によって封止される。
【００２８】図１（ｄ）の工程では、熱圧着のための加
熱によって、予め回路基板５上に設置した非導電性樹脂
７が溶融して軟化するが、非導電性樹脂７の粘度は温度
に依存する。一般に、半導体チップ１が大チップサイズ
になる程、非導電性樹脂７の粘度分布は広がることとな
る。実施の形態１では、大チップサイズであっても温度
分布、粘度分布を均一化することができるように、回路
基板５の表面に熱伝導性のよいダミーパターン１０を形
成している。
【００２９】図２は、回路基板５上に形成したダミーパ
ターン１０を示す模式図である。ここで、図２（ａ）
は、回路基板５の端子電極６が形成された側の面を示す
平面図である。また、図２（ｂ）は回路基板５と半導体
チップ１の断面を示している。
【００３０】図２（ａ）に示すように、回路基板５上に
は周辺部に複数の端子電極６が形成されている。そし
て、回路基板５上の中央部には、端子電極６に囲まれる
ようにダミーパターン１０が形成されている。ダミーパ
ターン１０は端子電極６と同様の材質で形成されてお
り、図２（ｂ）に示すように端子電極６と同等の厚さで
形成されている。ダミーパターン１０は端子電極６と同
一工程で形成することができる。
【００３１】このように、回路基板５表面の中央部に端
子電極６と同様の材質で構成した熱伝導性の良いダミー
パターン１０を設けることにより、図１（ｄ）の工程で
加熱した際に、回路基板５上の温度分布を一様にするこ
とができる。ダミーパターン１０を形成していない状態
では、回路基板５の中央部に熱が十分に伝わらないた
め、回路基板５の中央部における温度が周辺部に比べて
低くなり、中央部における粘度が高くなってしまうが、
ダミーパターン１０を設けることによって回路基板５中
央部の温度を周辺部と同等にすることができる。これに
より、回路基板５の全域に渡って温度を一様にすること
が可能となり、非導電性樹脂７の温度分布を均一化する
ことができる。非導電性樹脂７の水平方向の位置ごとの
温度差を小さくすることができる。
【００３２】そして、非導電性樹脂７の温度分布を均一
化することによって、非導電性樹脂７の粘度分布を均一
化することができる。換言すれば、ダミーパターン１０
を設けることによって回路基板５の中央部における非導
電性樹脂７の粘度を低くして周囲と同等にすることがで
きる。これにより、非導電性樹脂７の粘度が高くなるこ
とを抑止して超音波振動が減衰してしまうことを抑止で
きる。
【００３３】図３はダミーパターン１０の形状の例を示
す平面図である。回路基板５の表面のうち、端子電極６
が形成されていない領域には有機材質部が露出してい
る。図３に示すように、ダミーパターン１０を格子状の
形状とすることによって、回路基板５の有機材質部と非
導電性樹脂７との接触面積を広く確保することができ
る。これにより、非導電性樹脂７と回路基板５との接着
強度を向上することができる。
【００３４】図４（ａ）はダミーパターン１０の形状の
他の例を示す平面図である。図４に示すように、回路基
板５上に放射状のスペースを設けてダミーパターン１０
を区切ることによって、非導電性樹脂７を形成する際、
若しくは半導体チップ１の熱圧着時に非導電性樹脂７内
に発生したボイドを放射状のスペースに沿って外側へ排
出することができる。ここで、放射状に形成したダミー
パターン１０のスペースの中心は半導体チップ１の中心
近傍に位置させることにより、半導体チップ１の中心か
ら外側に向かって効率よくボイドを排出することができ
る。これにより、非導電性樹脂７内に発生するボイドを
最小限に抑えることができる。
【００３５】図４（ｂ）は、図４（ａ）のダミーパター
ン１０を備えた半導体装置を示す概略断面図である。図
４（ｂ）の例では回路基板５のダミーパターン１０を絶
縁保護膜１３で覆っている。絶縁保護膜１３は有機系の
非導電性樹脂からなり、非導電性樹脂７も有機系の材料
から構成されるため、図１及び図２の場合と同様に回路
基板５上の温度分布を均一化することができ、また、特
に回路基板５が単体の状態であっても回路基板５の表面
を保護することが可能となる。
【００３６】また、上述したようにダミーパターン１０
は回路基板５の端子電極６と同一工程で形成してもよい
し、端子電極６とは別の工程で金属板を張り付ける等の
方法で形成してもよい。
【００３７】また、回路基板５としてシリコン（Ｓｉ）
等の半導体チップを用いた場合、すなわち、２つの半導
体チップ１の電極パッド２側の面を対向させ、非導電性
樹脂７を介在させて接続用導体３によって接合する場合
においても、ダミーパターンを形成することによって同
様の効果を得ることができる。この場合、ダミーパター
ンは半導体チップ１の電極パッド２側の表面に形成す
る。ダミーパターンは電極パッド２の材質と同じ材質の
膜から構成してもよいし、銅（Ｃｕ）などの熱伝導性の
よい金属パターンから構成してもよい。これにより、半
導体チップ１間の非導電性樹脂７の温度を均一にするこ
とができる。
【００３８】次に、図５に基づいて、電極パッド２、接
続用導体４、端子電極６などの接続用部材について説明
する。図５は、半導体チップ１と回路基板５との接合部
を示す概略断面図である。これらの接続用部材は、金
（Ａｕ）、はんだ、銀（Ａｇ）、銅（Ｃｕ）、アルミニ
ウム（Ａｌ）、ビスマス（Ｂｉ）、亜鉛（Ｚｎ）、アン
チモン（Ｓｂ）、インジウム（Ｉｎ）、鉛（Ｐｂ）、シ
リコン（Ｓｉ）、又はこれらの合金からなる。
【００３９】図５（ａ）は、接続用導体４として金（Ａ
ｕ）を主元素にした部材を使用し、回路基板５（ガラス
エポキシ基板）上の端子電極６を銅（Ｃｕ）電極１３、
銅電極１３上に形成したニッケル（Ｎｉ）メッキ層１
６、最表層に形成した金（Ａｕ）メッキ層１７から構成
した例を示している。接続用導体４は予めワイヤボンデ
ィング技術を利用して電極パッド２へ接合され、接続用
導体４と電極パッド２の界面にはＡｕ／Ａｌ合金層１８
が形成されている。
【００４０】そして、図５（ａ）に示すように、接続用
導体４と金メッキ層１７の界面には、超音波熱圧着によ
って比較的低温でＡｕ／Ａｕ接合層１９が形成される。
【００４１】このように、実施の形態１の方法によれ
ば、大型、多ピンの半導体チップ１であっても確実に超
音波熱圧着を行うことができるため、接続用導体４と金
メッキ層１７の界面に確実にＡｕ／Ａｕ接合層１９を形
成できる。従って、接続用導体４と端子電極６との接合
を確実に行うことが可能となる。
【００４２】図５（ｂ）は、接続用導体４としてやはり
金（Ａｕ）を主元素にした部材を使用し、回路基板５を
半導体チップに置き換えた場合、すなわち、半導体チッ
プ１同士を接合した場合を示している。この場合には、
端子電極６がアルミニウムからなるパッドであっても、
端子電極６と接続用導体４との界面に比較的低温でＡｕ
／Ａｌ接合層２０を形成することができる。このよう
に、実施の形態１の方法によれば超音波を併用した熱圧
着を確実に行うことができるため、有機樹脂などの非導
電性樹脂７のように耐熱温度が低い材料を使用する場合
であっても良好なＡｕ／Ａｕ接合層１９、Ａｕ／Ａｌ接
合層２０を形成することができる。従って、接合の信頼
性を大幅に向上させることができる。
【００４３】以上説明したように実施の形態１によれ
ば、回路基板５の端子電極５側の面に所定形状のダミー
パターン１０を形成したため、回路基板５上面の温度分
布を均一にすることができ、非導電性樹脂７の温度を一
様にすることが可能となる。これにより、超音波熱圧着
時における非導電性樹脂７の粘度を一定に保つことがで
き、特に半導体チップ１の中央において粘度の高い領域
が生じてしまうことを抑止することができ、粘度の高さ
によって印加した超音波振動が減衰してしまうことを抑
止できる。従って、端子電極６と接続用導体４とを確実
に接合することができ、半導体装置の信頼性を高めるこ
とができる。
【００４４】実施の形態２．図６は、この発明の実施の
形態２にかかる半導体装置を示す概略断面図である。図
６に示すように、実施の形態２の半導体装置は、実施の
形態１の半導体装置と同様に半導体チップ１と回路基板
５との間に非導電性樹脂７を介在させて接合したもので
あって、更に半導体チップ１側にも熱伝導性のよいダミ
ーパターン１４を形成したものである。
【００４５】このように、半導体チップ１側にも熱伝導
性のよいダミーパターン１４を形成することによって、
非導電性樹脂７の温度分布の均一性を高めることができ
る。従って、超音波振動が減衰してしまうことを抑止で
き、超音波熱圧着を確実に行うことが可能となる。
【００４６】図７及び図８は、ダミーパターン１４を備
えた半導体装置の別の例を示す概略断面図である。ここ
で、図７は、図６の場合と同様に半導体チップ１の電極
パッド２側の面にダミーパターン１４を形成したもので
あるが、絶縁保護膜３上にダミーパターン１４を形成し
ている点で図６の場合と相違する。
【００４７】非導電性樹脂７及び絶縁保護膜３はともに
有機系材料からなる絶縁膜である。図７のように保護絶
縁膜３上にダミーパターン１４を形成した場合であって
も図６の場合と同様に非導電性樹脂７の温度分布を均一
化することができる。
【００４８】また、図８は回路基板５としてのガラスエ
ポキシ基板上にソルダーレジスト１５を設けた場合を示
している。ソルダーレジスト１５も有機系の膜からなる
ため、回路基板５と非導電性樹脂７の間にソルダーレジ
スト１５を介在させた場合であっても、回路基板５の熱
伝導率は大きく変化することはない。また、図８の例で
は、図６の場合と同様に半導体チップ１表面にダミーパ
ターン１４を形成し、ダミーパターン１４を絶縁保護膜
２で覆っている。従って、図６の例と同様に非導電性樹
脂７の温度を均一化することができ、且つソルダーレジ
スト１５の機能をも得ることができる。
【００４９】なお、図３の場合と同様に、ダミーパター
ン１４の形状を格子状とすることによって、半導体チッ
プ１、絶縁保護膜３又は絶縁保護膜１３との密着性を高
めることができる。また、図４の場合と同様に、ダミー
パターン１４を放射状のスペースで区切ることによっ
て、超音波熱圧着の際に非導電性樹脂７に発生するボイ
ドを効率良く排出することが可能となる。
【００５０】実施の形態３．図９は、実施の形態３にか
かる熱圧着接合を用いた半導体装置を示す概略断面図で
ある。実施の形態３は、実施の形態１と同様に回路基板
５にダミーパターン１０を形成し、更に回路基板５にサ
ーマルビア１１を設け、回路基板５への熱がダミーパタ
ーン１０に伝わり易くなるようにしたものである。
【００５１】図９に示すように、ダミーパターン１０の
下の回路基板５に設けたサーマルビア１１は回路基板５
を貫通するように形成されており、サーマルビア１１内
にダミーパターン１０の一部が充填されている。これ
は、超音波熱圧着の際の加熱が回路基板５の裏面側から
行われる場合に特に効果的であり、サーマルビア１１を
設けることによって、回路基板５の裏側から回路基板５
の中央部のダミーパターン１０を加熱することが可能と
なる。これにより、回路基板５の中央部で非導電性樹脂
７の温度を高めて粘度を低くすることができ、非導電性
樹脂７の温度を均一にすることができる。
【００５２】また、半導体チップ１の裏面側、すなわち
図９において半導体チップ１の上側から加熱を行う場合
には、半導体チップ１にサーマルビアを設けてもよい。
これにより、サーマルビアを介して半導体チップ１の電
極パッド２側の面を加熱することができ、非導電性樹脂
７の粘度を低くすることが可能となる。これにより、超
音波が減衰してしまうことを抑止でき、接合の信頼性を
高めることが可能となる。
【００５３】以上説明したように実施の形態３によれ
ば、回路基板５若しくは半導体チップ１にサーマルビア
１１を設けることによって、サーマルビア１１を介して
非導電性樹脂７を加熱することができる。従って、非導
電性樹脂７の温度分布を均一にすることができ、信頼性
の高い超音波熱圧着を行うことができる。
【００５４】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。
【００５５】半導体チップ又は電子部品の対向面に所定
形状の導電性ダミーパターンを形成したため、半導体チ
ップと電子部品を超音波熱圧着する際に対向面の間の温
度分布を均一にすることができ、非導電性樹脂の粘度を
温度を均一化することが可能となる。これにより、印加
した超音波が減衰してしまうことを抑止でき、半導体チ
ップと電子部品との電気的接続の信頼性を高めることが
可能となる。
【００５６】導電性ダミーパターンを半導体チップの周
縁部に形成した電極に囲まれるように配置することによ
り、超音波熱圧着の際に半導体チップの中央部の温度を
周辺部と同等まで高めることができ、半導体チップ中央
部における非導電性樹脂の粘度を高めることが可能とな
る。
【００５７】導電性ダミーパターンを格子状のパターン
とすることにより、導電性ダミーパターンと半導体チッ
プ又は電子部品との接触面積を広く確保することがで
き、導電性ダミーパターンの接着性を高めることが可能
となる。
【００５８】導電性ダミーパターンを半導体チップの中
心から放射状に延在するスペースによって区切ることに
より、熱圧着の際に非導電性樹脂に発生するボイドをス
ペースに沿って外側へ排出することが可能となる。
【００５９】導電性ダミーパターンと電極の材質を同一
とすることにより、両者を半導体チップ又は電子部品上
の同一工程で形成することができる。これにより、工程
を簡素化してコストを低減することができる。
【００６０】電子部材を所定の回路パターンを備えた回
路基板とすることにより、ＣＳＰなどのパッケージにお
ける半導体チップと回路基板との電気的接続の信頼性を
高めることが可能となる。
【００６１】電子部材が半導体チップとすることによ
り、半導体チップ同士の電気的接続の信頼性を高めるこ
とが可能となる。
【００６２】半導体チップ又は電子部品の対向面上に保
護絶縁膜を介して電極を形成することにより、半導体チ
ップと電子部品を超音波熱圧着する際に対向面の間の温
度分布を均一にすることができ、非導電性樹脂の粘度を
温度を均一化することが可能となる。
【００６３】サーマルビアを介して導電性ダミーパター
ンを対向面の裏側へ接続したことにより、対向面の裏側
からの熱を対向面上の導電性ダミーパターンへ効率よく
伝えることが可能となる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１にかかる、超音波熱
圧着接合を用いた半導体装置の製造方法を工程順に示す
概略断面図である。
【図２】 回路基板上に形成したダミーパターンを示す
模式図である。
【図３】 ダミーパターンの形状の例を示す平面図であ
る。
【図４】 ダミーパターンの形状の他の例を示す平面図
である。
【図５】 半導体チップと回路基板との接合部を示す概
略断面図である。
【図６】 この発明の実施の形態２にかかる半導体装置
を示す概略断面図である。
【図７】 半導体チップの最上面にダミーパターンを設
けた例を示す概略断面図である。
【図８】 回路基板上にソルダーレジストを設けた例を
示す概略断面図である。
【図９】 実施の形態３にかかる熱圧着接合を用いた半
導体装置を示す概略断面図である。
【図１０】 従来の超音波熱圧着接合を用いた半導体装
置の製造方法を示す概略断面図である。
【符号の説明】
１ 半導体チップ、 ２ 電極パッド、 ３ 絶縁保護
膜、 ４ 接続用導体、 ５ 回路基板、 ６ 端子電
極、 ７ 非導電性樹脂、 ８，９ 保持ツール、 １
０，１４ ダミーパターン、 １１ サーマルビア、
１３ 銅電極、１５ ソルダーレジスト、 １６ ニッ
ケル（Ｎｉ）メッキ層、 １７ 金（Ａｕ）メッキ層、
１８ Ａｕ／Ａｌ合金層、 １９ Ａｕ／Ａｕ接合
層、 ２０ Ａｕ／Ａｌ接合層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 若宮 敬一郎 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 畑中 康道 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F044 KK01 LL11 RR18 RR19

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと、 前記半導体チップと対向配置され、接続用導体を介して
    前記半導体チップと電気的に接続された電子部材と、 前記半導体チップ及び前記電子部材の向かい合う対向面
    にそれぞれ形成され、前記接続用導体が接合された電極
    と、 前記対向面の間の隙間を埋め込むように形成された非導
    電性樹脂と、 前記半導体チップ又は前記電子部材の前記対向面に形成
    された所定形状の導電性ダミーパターンとを備えたこと
    を特徴とする半導体装置。
  2. 【請求項２】 前記半導体チップ及び前記電子部品の前
    記電極が前記半導体チップの周縁部に沿った位置に形成
    され、前記導電性ダミーパターンが前記電極に囲まれた
    範囲に形成されていることを特徴とする請求項１記載の
    半導体装置。
  3. 【請求項３】 前記導電性ダミーパターンが格子状のパ
    ターンであることを特徴とする請求項１又は２記載の半
    導体装置。
  4. 【請求項４】 前記導電性ダミーパターンが前記半導体
    チップの中心近傍に相当する位置から放射状に延在する
    スペースによって区切られていることを特徴とする請求
    項１又は２記載の半導体装置。
  5. 【請求項５】 前記導電性ダミーパターンと前記電極の
    材質が同一であることを特徴とする請求項１〜４のいず
    れかに記載の半導体装置。
  6. 【請求項６】 前記電子部材が所定の回路パターンを備
    えた回路基板であることを特徴とする請求項１〜５のい
    ずれかに記載の半導体装置。
  7. 【請求項７】 前記電子部材が半導体チップであること
    を特徴とする請求項１〜５のいずれかに記載の半導体装
    置。
  8. 【請求項８】 前記電極は前記半導体チップ又は前記電
    子部品の前記対向面上に保護絶縁膜を介して形成されて
    いることを特徴とする請求項１〜７のいずれかに記載の
    半導体装置。
  9. 【請求項９】 前記半導体チップ又は前記電子部品にサ
    ーマルビアが形成され、前記サーマルビアを介して前記
    導電性ダミーパターンが前記対向面の裏側へ接続されて
    いることを特徴とする請求項１〜８のいずれかに記載の
    半導体装置。
JP2001384707A 2001-12-18 2001-12-18 半導体装置 Pending JP2003188210A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001384707A JP2003188210A (ja) 2001-12-18 2001-12-18 半導体装置
US10/170,588 US6777814B2 (en) 2001-12-18 2002-06-14 Semiconductor device
KR10-2002-0046476A KR100516816B1 (ko) 2001-12-18 2002-08-07 반도체장치의 제조 방법
DE10236689A DE10236689A1 (de) 2001-12-18 2002-08-09 Halbleitervorrichtung
TW091118082A TW560036B (en) 2001-12-18 2002-08-12 Semiconductor device
CNB021425752A CN1266766C (zh) 2001-12-18 2002-08-13 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001384707A JP2003188210A (ja) 2001-12-18 2001-12-18 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006019087A Division JP2006121115A (ja) 2006-01-27 2006-01-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003188210A true JP2003188210A (ja) 2003-07-04

Family

ID=19187749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001384707A Pending JP2003188210A (ja) 2001-12-18 2001-12-18 半導体装置

Country Status (6)

Country Link
US (1) US6777814B2 (ja)
JP (1) JP2003188210A (ja)
KR (1) KR100516816B1 (ja)
CN (1) CN1266766C (ja)
DE (1) DE10236689A1 (ja)
TW (1) TW560036B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006121042A (ja) * 2004-09-21 2006-05-11 Seiko Instruments Inc 半導体装置の製造方法
JP2007142037A (ja) * 2005-11-16 2007-06-07 Shinko Electric Ind Co Ltd 実装基板および半導体装置
JP2008047741A (ja) * 2006-08-18 2008-02-28 Fujitsu Ltd 回路基板及び半導体装置
JP2012145910A (ja) * 2010-12-24 2012-08-02 Mitsumi Electric Co Ltd 構造体

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818438A (en) 1995-04-25 1998-10-06 Bellsouth Corporation System and method for providing television services
JP4357817B2 (ja) * 2002-09-12 2009-11-04 パナソニック株式会社 回路部品内蔵モジュール
AU2003272790A1 (en) * 2002-10-08 2004-05-04 Honeywell International Inc. Semiconductor packages, lead-containing solders and anodes and methods of removing alpha-emitters from materials
KR100919985B1 (ko) * 2002-10-22 2009-10-05 삼성테크윈 주식회사 반도체 팩키지용 필름 기판 및 이를 이용한 반도체 팩키지
WO2004093508A1 (ja) * 2003-04-18 2004-10-28 Ibiden Co., Ltd. フレックスリジッド配線板
US20040268416A1 (en) * 2003-06-30 2004-12-30 Gray James Harold System and method for providing enhanced hot key control
US8635643B2 (en) * 2003-06-30 2014-01-21 At&T Intellectual Property I, L.P. System and method for providing interactive media content over a network
JP4206320B2 (ja) * 2003-09-19 2009-01-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP4479209B2 (ja) * 2003-10-10 2010-06-09 パナソニック株式会社 電子回路装置およびその製造方法並びに電子回路装置の製造装置
US8286203B2 (en) 2003-12-19 2012-10-09 At&T Intellectual Property I, L.P. System and method for enhanced hot key delivery
JP2005203558A (ja) * 2004-01-15 2005-07-28 Seiko Epson Corp 半導体装置及びその製造方法
US7075016B2 (en) * 2004-02-18 2006-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Underfilling efficiency by modifying the substrate design of flip chips
KR100580110B1 (ko) * 2004-05-28 2006-05-12 매그나칩 반도체 유한회사 반도체 소자의 더미 패턴 구조
JP4471735B2 (ja) * 2004-05-31 2010-06-02 三洋電機株式会社 回路装置
JP4536430B2 (ja) * 2004-06-10 2010-09-01 イビデン株式会社 フレックスリジッド配線板
CN100416807C (zh) * 2004-10-20 2008-09-03 力晶半导体股份有限公司 半导体封装结构及其制造方法
US20060273718A1 (en) * 2005-06-03 2006-12-07 Jian Wang Electronic device including workpieces and a conductive member therebetween
JP4312766B2 (ja) * 2006-01-27 2009-08-12 シャープ株式会社 半導体装置
DE102006004320A1 (de) * 2006-01-31 2007-08-09 Häusermann GmbH Leiterplatte mit funktionalen Elementen und selektiv gefüllten und thermisch leitfähigen Durchsteigelöchern sowie Herstellverfahren und Anwendung
US8402503B2 (en) 2006-02-08 2013-03-19 At& T Intellectual Property I, L.P. Interactive program manager and methods for presenting program content
JP2009527121A (ja) * 2006-02-15 2009-07-23 エヌエックスピー ビー ヴィ 半導体パッケージの製造方法、パッケージ基板、および集積回路（ｉｃ）デバイス
JP5960633B2 (ja) * 2013-03-22 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6189181B2 (ja) * 2013-11-06 2017-08-30 東芝メモリ株式会社 半導体装置の製造方法
KR102214512B1 (ko) * 2014-07-04 2021-02-09 삼성전자 주식회사 인쇄회로기판 및 이를 이용한 반도체 패키지
EP3413342A1 (de) * 2017-06-08 2018-12-12 Dyconex AG Elektronische baugruppe und verfahren zur herstellung einer solchen

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100194130B1 (ko) * 1994-03-30 1999-06-15 니시무로 타이죠 반도체 패키지
JP2000223653A (ja) * 1999-02-02 2000-08-11 Rohm Co Ltd チップ・オン・チップ構造の半導体装置およびそれに用いる半導体チップ
JP2001015554A (ja) 1999-06-30 2001-01-19 Fujitsu Ten Ltd 基板の部品実装構造

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006121042A (ja) * 2004-09-21 2006-05-11 Seiko Instruments Inc 半導体装置の製造方法
JP2007142037A (ja) * 2005-11-16 2007-06-07 Shinko Electric Ind Co Ltd 実装基板および半導体装置
JP4685601B2 (ja) * 2005-11-16 2011-05-18 新光電気工業株式会社 実装基板および半導体装置
JP2008047741A (ja) * 2006-08-18 2008-02-28 Fujitsu Ltd 回路基板及び半導体装置
JP2012145910A (ja) * 2010-12-24 2012-08-02 Mitsumi Electric Co Ltd 構造体

Also Published As

Publication number Publication date
US20030111742A1 (en) 2003-06-19
CN1427471A (zh) 2003-07-02
US6777814B2 (en) 2004-08-17
KR100516816B1 (ko) 2005-09-26
CN1266766C (zh) 2006-07-26
DE10236689A1 (de) 2003-07-10
KR20030051159A (ko) 2003-06-25
TW560036B (en) 2003-11-01

Similar Documents

Publication Publication Date Title
JP2003188210A (ja) 半導体装置
JP3420748B2 (ja) 半導体装置及びその製造方法
KR100522223B1 (ko) 반도체장치및그제조방법
JP3303791B2 (ja) 電子部品の製造方法
TW501208B (en) Semiconductor device and manufacturing method of the same
JP3376203B2 (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
US7374969B2 (en) Semiconductor package with conductive molding compound and manufacturing method thereof
JP4908750B2 (ja) 半導体装置
US7420814B2 (en) Package stack and manufacturing method thereof
KR20010042496A (ko) 표면 탄성파 소자 패키지 및 방법
JPH10294423A (ja) 半導体装置
JP3654116B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH10135404A (ja) 半導体チップモジュール及びその製造方法
JP3228339B2 (ja) 半導体装置およびその製造方法
TW201411793A (zh) 半導體裝置及其製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JPS6189657A (ja) 半導体装置およびその製造方法
JP3400440B2 (ja) 半導体装置及びその製造方法
JP3741553B2 (ja) 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
JP2003068975A (ja) 半導体装置およびその製造方法
WO1997001865A1 (en) Semiconductor device and method of manufacturing the same
JP2001118968A (ja) 半導体装置
JP2006121115A (ja) 半導体装置の製造方法
JPH10256259A (ja) マルチチップモジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060328