KR100580110B1 - 반도체 소자의 더미 패턴 구조 - Google Patents

반도체 소자의 더미 패턴 구조 Download PDF

Info

Publication number
KR100580110B1
KR100580110B1 KR1020040038460A KR20040038460A KR100580110B1 KR 100580110 B1 KR100580110 B1 KR 100580110B1 KR 1020040038460 A KR1020040038460 A KR 1020040038460A KR 20040038460 A KR20040038460 A KR 20040038460A KR 100580110 B1 KR100580110 B1 KR 100580110B1
Authority
KR
South Korea
Prior art keywords
dummy
patterns
dummy pattern
dummy patterns
pattern
Prior art date
Application number
KR1020040038460A
Other languages
English (en)
Other versions
KR20050112983A (ko
Inventor
이세영
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040038460A priority Critical patent/KR100580110B1/ko
Priority to US11/132,597 priority patent/US7105927B2/en
Publication of KR20050112983A publication Critical patent/KR20050112983A/ko
Application granted granted Critical
Publication of KR100580110B1 publication Critical patent/KR100580110B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 더미 패턴 구조에 관한 것으로, 금속배선이 형성되는 층간 절연막에서 금속배선이 형성되지 않는 지역에 다각형의 각 꼭지점에 해당하는 부분에 각각 형성되어 다각형 형태를 이루면서 지역 전반에 걸쳐 배열된 자 더미 패턴들과, 자 더미 패턴들에 의해 형태를 이루는 다각형의 가운데에 해당하는 부분에 모 더미 패턴들을 각각 형성하여 구성하므로, 다마신 공정으로 금속배선을 형성할 때, 금속배선이 형성되지 않는 지역에 금속 잔류물의 발생을 방지할 뿐만 아니라 층간 절연막이 떨어져 나가는 딜레머네이션 현상을 방지할 수 있.
금속배선, 더미 패턴, 다마신 공정

Description

반도체 소자의 더미 패턴 구조{Structure of dummy pattern in semiconductor device}
도 1a 내지 도 1c는 더미 패턴의 밀집도와 면적에 따른 도금 융기 경향에 대한 실험 데이터; 및
도 2는 본 발명의 실시예에 따른 반도체 소자의 더미 패턴 구조를 도시한 평면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 모 더미 패턴 200: 자 더미 패턴
본 발명은 반도체 소자의 더미 패턴 구조에 관한 것으로, 특히 다마신 공정으로 금속배선을 형성할 때, 금속배선이 형성되지 않는 지역에 형성시키는 더미 패턴의 구조를 개선하여 금속 잔류물의 발생을 방지할 뿐만 아니라 층간 절연막이 떨 어져 나가는 딜레머네이션(delamination) 현상을 방지할 수 있는 반도체 소자의 더미 패턴 구조에 관한 것이다.
반도체 소자가 고집적화 되어 감에 따라 금속배선은 그 선폭이 점점 줄어들고 밀집도가 높아지고 있으며, 소자의 고집적화에도 불구하고 소자의 빠른 동작 속도가 요구되어 지고 있다. 이에 따라 구리와 같은 전기적 특성이 우수한 물질을 금속배선 재료로 사용하여 다마신 공정으로 금속배선을 형성하고 있다.
구리를 금속배선으로 사용하기 위하여 다마신 공정을 수행할 경우 도금 공정 및 화학적 기계적 연마(CMP) 공정이 반드시 필요하다. 이때 금속배선이 형성되지 않는 지역을 블랭킷(blanket) 상태로 놓고 도금 공정을 진행할 경우에 금속배선이 형성되는 지역과 단차 차이가 발생하여 화학적 기계적 연마 공정 후에 금속배선이 형성되지 않는 지역에서 금속 잔류물이 발생하게 된다. 특히 금속배선이 형성되지 않는 지역의 면적이 넓고 금속배선이 형성되는 지역의 금속배선 선폭이 클 경우 더욱 심각한 문제를 야기 시킨다. 또한, 층간 절연막으로 탄소가 함유되거나 다공성의 저유전 상수 값(low-k)을 갖는 물질을 사용할 경우에는 금속배선이 형성되지 않는 지역에서 층간 절연막이 떨어져 나가는 딜레머네이션(delamination) 현상이 발생하여 소자 수율을 저하 시킨다. 이러한 문제점들을 해결하기 위하여 대부분의 반도체 제조사에서는 금속배선이 형성되지 않는 지역에 더미 패턴을 형성하고 있다. 그런데, 무작정 더미 패턴을 형성한다고 하여 금속 잔류물의 발생과 층간 절연막의 딜레머네이션 현상을 방지할 수 있는 것은 아니다. 즉, 더미 패턴 간의 거리, 더미 패턴의 밀집도 등 더미 패턴의 구조를 고려하지 않고 디자인하여 더미 패턴을 형성할 경우에 더미 패턴이 형성되는 지역이 금속배선이 형성되는 지역보다 금속 도금이 높게 되어 후속 화학적 기계적 연마 공정 후에 금속 잔류물이 발생하는 등 문제점가 있다. 특히 더미 패턴 형성 지역의 면적이 넓을수록 이러한 문제는 더욱 심각한 양상을 띈다.
따라서 본 발명은 더미 패턴의 구조를 개선하여 금속 잔류물의 발생을 방지할 뿐만 아니라 층간 절연막이 떨어져 나가는 딜레머네이션 현상을 방지할 수 있는 반도체 소자의 더미 패턴 구조를 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 측면에 따른 반도체 소자의 더미 패턴 구조는 금속배선이 형성되는 층간 절연막에서 금속배선이 형성되지 않는 지역에 다각형의 각 꼭지점에 해당하는 부분에 각각 형성되어 다각형 형태를 이루면서 상기 지역 전반에 걸쳐 배열된 자 더미 패턴들로 구성되며, 상기 자 더미 패턴들에 의해 형태를 이루는 다각형의 가운데에 해당하는 부분에 각각 형성되는 모 더미 패턴들을 더 포함한다.
상기 자 더미 패턴들 및 상기 모 더미 패턴들은 상기 금속배선을 형성하는 공정과 동일한 공정으로 형성된다.
상기 자 더미 패턴들, 상기 모 더미 패턴들 및 상기 금속배선은 다마신 공정을 사용하여 형성된다.
상기 자 더미 패턴들은 삼각형, 사각형, 오각형, 육각형 및 팔각형 중 어느 하나의 형태로 배열되며, 정사각형, 정오각형, 정육각형 및 정팔각형 중 어느 하나의 형태로 배열하는 것이 바람직하다.
상기 자 더미 패턴들 간의 거리 또는 상기 자 더미 패턴과 상기 모 더미 패턴 간의 거리는 3 내지 100 ㎛이다.
상기 자 더미 패턴들 및 상기 모 더미 패턴들 각각은 다양한 다각형 모양으로 형성하되, 상기 다양한 다각형 중 동일한 다각형으로 형성되거나, 상기 다양한 다각형들이 혼합되어 형성되며, 상기 다각형의 한 변의 길이가 3 내지 100㎛이며, 면적이 9 내지 10000㎛2이다.
상기 자 더미 패턴 및 상기 모 더미 패턴은 다각형의 면적을 동일하게 형성하거나, 모 더미 패턴을 자 더미 패턴의 면적보다 크게 형성하거나, 자 더미 패턴을 모 더미 패턴의 면적보다 크게 보다 크게 형성한다.
상기 모 더미 패턴들 및 상기 자 더미 패턴들은 이들이 형성되는 전체 지역에서 10 내지 50%의 밀집도로 형성된다.
상기 모 더미 패턴들 및 상기 자 더미 패턴들은 금속배선이 형성되는 지역의 금속배선의 밀집도와 동일하거나 15% 이내로 높게 형성된다.
상기 모 더미 패턴들 및 상기 자 더미 패턴들이 형성되는 지역의 면적은 250000㎛2 이하로 하고, 면적이 250000㎛2 이상인 경우에는 더미 패턴의 면적보다 큰 면적의 패드 패턴들을 더 형성하는 것을 포함한다. 상기 패드 패턴들은 10 내지 40% 밀집도로 형성된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의하여 이해되어야 한다.
한편, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되어질 수도 있다. 도면상에서 동일 부호는 동일 요소를 지칭한다.
도 1a 내지 도 1c는 더미 패턴의 밀집도와 면적에 따른 도금 융기(protrusion) 경향에 대한 실험 데이터이다. 도 1a는 구리를 사용하여 직사각형 형태의 더미 패턴을 폭 3㎛ × 길이 6㎛로 형성하고, 더미 패턴의 밀집도를 15%, 25%, 35%로 하여 실험한 결과를 나타낸 것이며, 도 1b는 구리를 사용하여 직사각형 형태의 더미 패턴을 폭 3㎛ × 길이 12㎛로 형성하고, 더미 패턴의 밀집도를 15%, 25%, 35%로 하여 실험한 결과를 나타낸 것이며, 도 1c는 구리를 사용하여 직사각형 형태의 더미 패턴을 폭 3㎛ × 길이 18㎛로 형성하고, 더미 패턴의 밀집도를 15%, 25%, 35%로 하여 실험한 결과를 나타낸 것이다.
도 1a 내지 도 1c에 나타난 각각의 실험 데이터에서, 도금 공정으로 형성된 더미 패턴의 도금 두께는 밀집도가 높을 수록 증가하다가 포화(saturation) 상태가 됨을 알수 있다. 또한 더미 패턴이 형성된 지역과 블랭킷으로 남아 있는 지역(더미 패턴이 형성되지 않은 지역)의 전체적인 도금 두께를 비교한 결과 더미 패턴의 밀집도를 높일 수록 더미 패턴 형성 지역의 도금 두께가 블랭킷 지역의 도금 두께보다 낮아 진다는 것을 알 수 있다. 따라서 개개의 더미 패턴들은 서로 멀리 떨어져 있을 때(즉, 밀집도가 낮을 때) 도금 융기(protrusion) 현상이 없어지지만 블랭킷 지역과 비교한 전체 평균 도금 두께는 더미 패턴의 밀집도가 높을 수록 낮아 진다는 것을 알 수 있다. 이러한 성질을 이용하여 더미 패턴이 형성되는 지역의 각각의 더미 패턴 간 거리를 멀리 떨어뜨리면서 더미 패턴의 밀집도를 높일 수 있다면 도금되는 두께를 나출 수 있고, 이에 따라 화학적 기계적 연마 공정 후에 더미 패턴 지역에 금속 잔류물이 발생하는 것을 방지할 수 있다.
도 2는 본 발명의 실시예에 따른 반도체 소자의 더미 패턴 구조를 도시한 평면도이다. 더미 패턴 구조는 상기한 실험을 토대로 더미 패턴 간 거리를 멀리 떨어뜨리면서 더미 패턴의 밀집도를 높일 수 있도록 배열된 구조이다.
도 2를 참조하여 본 발명의 더미 패턴 구조를 설명하기 전에 먼저 다마신 공정을 적용하여 금속배선을 형성하는 공정을 설명하면, 일련의 반도체 제조 공정으로 금속배선 형성 공정 전까지 진행된 반도체 기판이 제공되고, 이러한 반도체 기판 전체 구조상에 층간 절연막을 형성하고, 다마신 공정으로 비아 콘택홀 및 트렌치로 이루어진 다마신 패턴을 형성하고, 도금법으로 구리와 같은 금속을 도금하고, 도금된 금속을 화학적 기계적 연마 공정으로 연마하여 다마신 패턴 내에 금속배선을 형성한다.
도 2에 도시된 본 발명의 더미 패턴 구조는 상기한 금속배선 형성 공정과 동일한 공정에 의하여 금속배선이 형성되지 않는 지역의 층간 절연막에 다수의 모 더미 패턴(mather dummy patterns; 100)과 다수의 자 더미 패턴(daughter dummy patterns; 200)을 적절하게 배열하여 이루어진다. 즉, 더미 패턴 구조를 이루는 더미 패턴들(100 및 200)은 공정적인 측면에서 금속배선 형성 공정을 따르지만, 그 배열에 있어서는 더미 패턴들(100 및 200) 사이의 거리를 멀리 떨어뜨리면서 더미 패턴이 형성되는 지역 전체에서 더미 패턴들(100 및 200)의 밀집도를 높일 수 있도록 한다.
도 2를 참조하여, 모 더미 패턴들(100)과 자 더미 패턴들(200)로 이루어진 더미 패턴 구조를 상세히 설명하기로 한다.
본 발명의 더미 패턴 구조는 다마신 공정을 적용한 금속배선 형성 공정 시에 금속배선이 형성되지 않는 지역에 모 더미 패턴들(100)과 자 더미 패턴들(200)을 형성하여 이루어진다. 자 더미 패턴들(200)은 다각형의 각 꼭지점에 해당하는 부분 에 각각 형성되며, 이러한 자 더미 패턴들(200)은 다각형 형태를 이루면서 금속배선이 형성되지 않는 지역 전반에 걸쳐 배열된다. 모 더미 패턴들(100)은 자 더미 패턴들(200)에 의해 형태를 이루는 다각형의 가운데에 해당하는 부분에 각각 형성된다.
상기에서, 자 더미 패턴들(200)은 삼각형, 사각형, 오각형, 육각형 및 팔각형과 같은 다양한 다각형 형태로 배열할 수 있으나, 더미 패턴 간 거리를 되도록 멀리하면서 더미 패턴의 밀집도를 높이기 위하여, 정사각형, 정오각형, 정육각형 및 정팔각형의 형태로 배열하는 것이 바람직하다. 그리고, 다각형의 가운데에 모 더미 패턴(100)을 형성하는데, 이 또한 더미 패턴 간 거리를 되도록 멀리하면서 더미 패턴의 밀집도를 높이기 위함이다.
자 더미 패턴들(200) 간의 거리 또는 자 더미 패턴(200)과 모 더미 패턴(100)간의 거리는 3 내지 100 ㎛로 하여 도금 융기(protrusion) 현상을 방지하면서 더미 패턴들(100 및 200)이 전체 지역에서 밀집도가 높도록 한다.
모 더미 패턴들(100) 및 자 더미 패턴들(200) 각각은 삼각형, 사각형, 오각형, 육각형 및 팔각형과 같은 다양한 다각형 모양으로 형성된다. 모든 더미 패턴들(100 및 200)은 동일한 다각형으로 형성거나, 다양한 다각형들이 혼합되도록 형성할 수 있다. 모든 더미 패턴들(100 및 200) 각각은 다각형의 한 변의 길이가 최소 3㎛ 이상, 바람직하게는 3 내지 100㎛가 되도록 하며, 각각의 면적은 최소 9㎛2 이상, 바람직하게는 9 내지 10000㎛2가 되도록 한다. 자 더미 패턴들(200)에 의 해 형태를 이루는 다각형의 내부 공간 면적은 다른 부분보다 넓기 때문에 다각형 형태의 가운데에 형성되는 모 더미 패턴(100)을 자 더미 패턴(200)보다 최소 1.5배 이상의 면적으로 크게 형성하는 것이 전체적인 더미 패턴의 밀집도를 높이는 면에서 유리하지만, 이에 한정되지 않고, 모든 더미 패턴들(100 및 200)의 면적을 동일하게 하거나, 자 더미 패턴(200)의 면적을 모 더미 패턴(100)의 면적보다 크게 형성할 수 있다.
상기한 조건으로 형성된 모든 더미 패턴들(100 및 200)의 밀집도는 더미 패턴이 형성되는 전체 지역의 10 내지 50%가 되도록 하는 것이 바람직하다. 더미 패턴의 밀집도가 10%이하일 경우 금속배선이 형성되는 지역과 금속배선이 형성되지 않는 지역간의 단차 차이를 줄이는 것이 미흡하여 더미 패턴을 형성하는 본래의 취지를 성취하기 어렵고, 50%이상일 경우 더미 패턴 간의 거리를 되도록 멀리하여 도금 융기 현상을 방지하는 본 발명의 목적을 달성하기에 어려움이 따른다.
상기한 조건으로 형성된 모든 더미 패턴들(100 및 200)의 밀집도는 금속배선이 형성되는 지역의 금속배선의 밀집도와 동일하거나 15% 이내로 높게한다. 밀집도를 15% 이내로 하는 것은 더미 패턴의 도금 두께가 금속배선의 도금 두께와 비슷하거나 낮게되기 때문이다.
더미 패턴이 형성되는 지역의 면적은 250000㎛2 이하로 설계하는 것이 바람직한데, 이는 더미 패턴이 형성되는 지역의 면적이 너무 넓으면 화학적 기계적 연마 공정 후에 금속 잔류물이 발생할 가능성이 높기 때문이다. 더미 패턴이 형성되 는 지역의 면적이 250000㎛2 이상이 될 경우 더미 패턴(100 및 200)의 크기보다 큰 다른 패턴 예를 들어, 50 × 50㎛ 이상 크기의 패드 패턴들(도시 않음)을 총 면적의 10 내지 40% 밀집도가 되도록 형성한다. 이는 동일 형상의 패턴만이 넓은 지역을 차지할 경우 화학적 기계적 연마 공정 후에 금속 잔류물이 발생할 가능성이 높으므로 이를 방지하기 위함이다. 여기서, 패드 패턴들의 밀집도를 10 내지 40%로 한정한 것은 일반적으로 반도체 소자의 금속배선 밀집도가 10 내지 40%이기 때문이다.
한편, 상기한 설명은 더미 패턴들(100 및 200)을 형성하기 위한 공정 중 도금 공정시 도금 두께를 나추어 후속 화학적 기계적 연마 공정 후에 더미 패턴 지역에 금속 잔류물이 발생하는 것을 방지하는 것을 위주로 설명하였지만, 이에 더하여 자 더미 패턴들(200)을 다양한 다각형 형태로 배열하고, 이 다각형의 가운데에 모 더미 패턴(100)을 형성하는 이유는 상기한 더미 패턴 간 거리를 되도록 멀리하면서 더미 패턴의 밀집도를 높이기 위하는 것 이외에 화학적 기계적 연마 공정시 연마 압력의 분산을 유도하기 위함이다. 즉, 모든 더미 패턴들(100 및 200)이 화학적 기계적 연마 공정시 기둥 역할을 하여 연마 압력을 분산시킨다. 또한, 모든 더미 패턴들(100 및 200) 특히 자 더미 패턴들(200)은 층간 절연막이 떨어져 나가는 딜레머네이션(delamination)의 전파를 억제하는 역할도 한다.
상술한 바와 같이, 본 발명은 더미 패턴 형성 지역에 도금되는 금속의 두께를 낮출 수 있으며, 각 더미 패턴에 도금되는 구리가 도금 후에 높게 융기하는 현상을 없앨 수 있으며, 화학적 기계적 연마 공정 후에 더미 패턴 형성 지역에 금속 잔류물의 발생을 억제할 수 있으며, 층간 절연막의 딜레머네이션 발생을 억제할 수 있어, 신뢰성이 높은 소자 구현이 가능하여 수율 향상을 이룰 수 있다.

Claims (17)

  1. 금속배선이 형성되는 층간 절연막에서 금속배선이 형성되지 않는 지역에 다각형의 각 꼭지점에 해당하는 부분에 각각 형성되어 다각형 형태를 이루면서 상기 지역 전반에 걸쳐 배열된 자 더미 패턴들;
    상기 자 더미 패턴들에 의해 형태를 이루는 상기 다각형의 가운데에 해당하는 부분에 각각 형성되는 모 더미 패턴들로 구성된 반도체 소자의 더미 패턴 구조.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 자 더미 패턴들 및 상기 모 더미 패턴들은 상기 금속배선을 형성하는 공정과 동일한 공정으로 형성되는 반도체 소자의 더미 패턴 구조.
  4. 제 3 항에 있어서,
    상기 자 더미 패턴들, 상기 모 더미 패턴들 및 상기 금속배선은 다마신 공정을 사용하여 형성되는 반도체 소자의 더미 패턴 구조.
  5. 제 1 항에 있어서,
    상기 자 더미 패턴들은 삼각형, 사각형, 오각형, 육각형 및 팔각형 중 어느 하나의 형태로 배열되는 반도체 소자의 더미 패턴 구조.
  6. 제 1 항에 있어서,
    상기 자 더미 패턴들은 정사각형, 정오각형, 정육각형 및 정팔각형 중 어느 하나의 형태로 배열하는 반도체 소자의 더미 패턴 구조.
  7. 제 1 항에 있어서,
    상기 자 더미 패턴들 간의 거리는 3 내지 100 ㎛인 반도체 소자의 더미 패턴 구조.
  8. 제 1 항에 있어서,
    상기 자 더미 패턴과 상기 모 더미 패턴 간의 거리는 3 내지 100 ㎛인 반도체 소자의 더미 패턴 구조.
  9. 제 1 항에 있어서,
    상기 자 더미 패턴들 및 상기 모 더미 패턴들 각각은 다양한 다각형 모양으로 형성하되, 상기 다양한 다각형 중 동일한 다각형으로 형성되거나, 상기 다양한 다각형들이 혼합되어 형성된 반도체 소자의 더미 패턴 구조.
  10. 제 9 항에 있어서,
    상기 자 더미 패턴들 및 상기 모 더미 패턴들 각각은 상기 다각형의 한 변의 길이가 3 내지 100㎛인 반도체 소자의 더미 패턴 구조.
  11. 제 9 항에 있어서,
    상기 자 더미 패턴들 및 상기 모 더미 패턴들 각각은 면적이 9 내지 10000㎛2인 반도체 소자의 더미 패턴 구조.
  12. 제 9 항에 있어서,
    상기 자 더미 패턴 및 상기 모 더미 패턴은 다각형의 면적을 동일하게 형성하거나, 모 더미 패턴을 자 더미 패턴의 면적보다 크게 형성하거나, 자 더미 패턴을 모 더미 패턴의 면적보다 크게 형성하는 반도체 소자의 더미 패턴 구조.
  13. 제 1 항에 있어서,
    상기 모 더미 패턴들 및 상기 자 더미 패턴들은 이들이 형성되는 전체 지역에서 10 내지 50%의 밀집도로 형성되는 반도체 소자의 더미 패턴 구조.
  14. 제 1 항에 있어서,
    상기 모 더미 패턴들 및 상기 자 더미 패턴들은 금속배선이 형성되는 지역의 금속배선의 밀집도와 동일하거나 15% 이내로 높게 형성되는 반도체 소자의 더미 패턴 구조.
  15. 제 1 항에 있어서,
    상기 모 더미 패턴들 및 상기 자 더미 패턴들이 형성되는 지역의 면적은 250000㎛2 이하인 반도체 소자의 더미 패턴 구조.
  16. 제 1 항에 있어서,
    상기 모 더미 패턴들 및 상기 자 더미 패턴들이 형성되는 지역의 면적이 250000㎛2 이상인 경우에는 더미 패턴의 면적보다 큰 면적의 패드 패턴들을 더 형성하는 것을 포함하는 반도체 소자의 더미 패턴 구조.
  17. 제 16 항에 있어서,
    상기 패드 패턴들은 10 내지 40% 밀집도로 형성되는 반도체 소자의 더미 패턴 구조.
KR1020040038460A 2004-05-28 2004-05-28 반도체 소자의 더미 패턴 구조 KR100580110B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040038460A KR100580110B1 (ko) 2004-05-28 2004-05-28 반도체 소자의 더미 패턴 구조
US11/132,597 US7105927B2 (en) 2004-05-28 2005-05-19 Structure of dummy pattern in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040038460A KR100580110B1 (ko) 2004-05-28 2004-05-28 반도체 소자의 더미 패턴 구조

Publications (2)

Publication Number Publication Date
KR20050112983A KR20050112983A (ko) 2005-12-01
KR100580110B1 true KR100580110B1 (ko) 2006-05-12

Family

ID=35424285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040038460A KR100580110B1 (ko) 2004-05-28 2004-05-28 반도체 소자의 더미 패턴 구조

Country Status (2)

Country Link
US (1) US7105927B2 (ko)
KR (1) KR100580110B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102295B1 (ko) * 2008-10-30 2012-01-03 엘피다 메모리 가부시키가이샤 반도체 디바이스 및 그 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087195A (ja) * 2008-09-30 2010-04-15 Panasonic Corp 半導体装置
JP7567490B2 (ja) 2021-01-14 2024-10-16 Ｔｏｐｐａｎホールディングス株式会社 配線基板及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430325A (en) * 1992-06-30 1995-07-04 Rohm Co. Ltd. Semiconductor chip having dummy pattern
US5714784A (en) * 1995-10-19 1998-02-03 Winbond Electronics Corporation Electrostatic discharge protection device
US5838050A (en) * 1996-06-19 1998-11-17 Winbond Electronics Corp. Hexagon CMOS device
US5911110A (en) * 1997-10-28 1999-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming shallow trench isolation with dummy pattern in reverse tone mask
TW428243B (en) * 1999-01-22 2001-04-01 United Microelectronics Corp Method for enhancing the planarization of the die region and scribe line by using dummy pattern
JP2001168093A (ja) * 1999-12-09 2001-06-22 Sharp Corp 半導体装置
US6563148B2 (en) * 2000-04-19 2003-05-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with dummy patterns
KR100500934B1 (ko) * 2000-05-31 2005-07-14 주식회사 하이닉스반도체 웨이퍼 가장자리의 과도 연마를 방지할 수 있는 반도체소자 제조 방법
JP2002289839A (ja) * 2001-03-26 2002-10-04 Toshiba Corp 半導体装置
JP3479052B2 (ja) * 2001-04-23 2003-12-15 沖電気工業株式会社 半導体装置のダミー配置判定方法
US6638863B2 (en) * 2001-04-24 2003-10-28 Acm Research, Inc. Electropolishing metal layers on wafers having trenches or vias with dummy structures
JP2002373896A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体装置
JP2003188210A (ja) * 2001-12-18 2003-07-04 Mitsubishi Electric Corp 半導体装置
JP2004104102A (ja) * 2002-08-21 2004-04-02 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6812069B2 (en) * 2002-12-17 2004-11-02 Taiwan Semiconductor Manufacturing Co., Ltd Method for improving semiconductor process wafer CMP uniformity while avoiding fracture
JP2004281473A (ja) * 2003-03-12 2004-10-07 Kyocera Corp 配線基板
US7071074B2 (en) * 2003-09-24 2006-07-04 Infineon Technologies Ag Structure and method for placement, sizing and shaping of dummy structures

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102295B1 (ko) * 2008-10-30 2012-01-03 엘피다 메모리 가부시키가이샤 반도체 디바이스 및 그 제조 방법
US8502384B2 (en) 2008-10-30 2013-08-06 Elpida Memory, Inc. Semiconductor device and manufacturing method thereof
US8736063B2 (en) 2008-10-30 2014-05-27 Elpida Memory, Inc. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20050112983A (ko) 2005-12-01
US20050263904A1 (en) 2005-12-01
US7105927B2 (en) 2006-09-12

Similar Documents

Publication Publication Date Title
US7741715B2 (en) Crack stop and moisture barrier
US7466028B1 (en) Semiconductor contact structure
US8237272B2 (en) Conductive pillar structure for semiconductor substrate and method of manufacture
US20060186537A1 (en) Delamination reduction between vias and conductive pads
US6791196B2 (en) Semiconductor devices with bonding pads having intermetal dielectric layer of hybrid configuration and methods of fabricating the same
KR101353343B1 (ko) 활성 영역 상에서 비트라인 패턴의 일 측부로부터 서로다른 거리들로 각각 이격되는 스토리지 노드들을 가지는반도체 장치들 및 그 형성방법들
CN111512431B (zh) 用于预防焊料桥接的互连结构及相关系统及方法
JP2008252042A (ja) 回路基板、および回路基板の形成方法
US8288270B2 (en) Enhanced electromigration resistance in TSV structure and design
JP6142499B2 (ja) 配線構造及びその製造方法
CN113871312A (zh) 具有牺牲柱的半导体装置组合件和制造牺牲柱的方法
JP3645129B2 (ja) 半導体装置の製造方法
KR100580110B1 (ko) 반도체 소자의 더미 패턴 구조
CN100481416C (zh) 半导体装置和层叠型半导体装置以及它们的制造方法
US20060223304A1 (en) Semiconductor device and pattern generating method
TWI548094B (zh) 半導體構造及形成半導體構造之方法
US8421208B2 (en) Electrode pad having a recessed portion
EP0982774A2 (en) Avoidance of cross-sectional surface reduction in wide soft metal wires
US6094812A (en) Dishing avoidance in wide soft metal wires
US6621167B1 (en) Metal interconnect structure
KR20170033964A (ko) 재배선 패드를 갖는 반도체 소자
JP2005072403A (ja) 半導体装置および半導体装置の製造方法
US20090206451A1 (en) Semiconductor device
US8957523B2 (en) Dielectric posts in metal layers
EP4254470A1 (en) Semiconductor product and method for manufacturing a semiconductor product

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130422

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170418

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 14