JP3479052B2 - 半導体装置のダミー配置判定方法 - Google Patents

半導体装置のダミー配置判定方法

Info

Publication number
JP3479052B2
JP3479052B2 JP2001123784A JP2001123784A JP3479052B2 JP 3479052 B2 JP3479052 B2 JP 3479052B2 JP 2001123784 A JP2001123784 A JP 2001123784A JP 2001123784 A JP2001123784 A JP 2001123784A JP 3479052 B2 JP3479052 B2 JP 3479052B2
Authority
JP
Japan
Prior art keywords
dummy
area
substrate
density
conductive portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001123784A
Other languages
English (en)
Other versions
JP2002319585A (ja
Inventor
和彦 浅川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2001123784A priority Critical patent/JP3479052B2/ja
Priority to US10/124,391 priority patent/US6782512B2/en
Publication of JP2002319585A publication Critical patent/JP2002319585A/ja
Application granted granted Critical
Publication of JP3479052B2 publication Critical patent/JP3479052B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/926—Dummy metallization

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体基板上のメ
タル配線のような導電部分を覆う絶縁層の平坦化のため
に、該絶縁層に前記導電部分と共にダミーを埋設すべき
か否かを判定する方法に関する。
【０００２】
【従来の技術】従来、半導体装置の製造では、一般的
に、半導体基板上の導電部分を絶縁層で埋設すべく、例
えば化学気相成長（Chemical Vapor Deposition：以
下、単に「ＣＶＤ」と称す。）のための装置を用いて、
前記基板上に絶縁層が形成される。
【０００３】また、多層配線構造にあっては、この絶縁
層上への新たな上層配線となる導電部分のパターニング
のために、それに先立って絶縁層の隆起面を平坦化すべ
く、前記絶縁層の表面に、例えば化学機械研磨装置（Ch
emical Mechanical Polishing：以下、単に「ＣＭＰ装
置」と称す。）を用いた平坦化処理が施される。
【０００４】前記ＣＭＰ装置を用いた平坦化処理によれ
ば、研磨を受ける絶縁層内に埋設された導電部分が、ほ
ぼ均等な密度で配置されている限り、絶縁層上に平坦な
表面が得られる。
【０００５】ところが、設計上、基板上の導電部分の配
置密度を平均化することは容易ではなく、また、この配
置密度に差が生じると、研磨を受けた絶縁層の表面で
は、前記配置密度が高い密の領域と密度が低い疎の領域
との間に、いわゆるグローバル段差が生じる。このグロ
ーバル段差は、絶縁層上へ、前記した上層配線のための
フォトリソグラフィを施すときの精度を低下させる原因
となる。
【０００６】そこで、前記グローバル段差の低減のため
に、従来、基板上の導電部分を除く基板部分にダミーを
配置することが試みられている。従来の方法では、設計
者等の目算により、半導体ウエハの各チップ領域すなわ
ち各基板部分毎に、適宜ダミーの配置が決定されてい
た。
【０００７】
【発明が解決しようとする課題】しかしながら、前記し
たような人間の目算によるダミーの配置は、設計者の主
観に大きく依存する。例えば、実際は導電部分の配置密
度が比較的高い領域であっても、前記密度が作業者によ
り疎であると判断されると、その領域にダミーが配置さ
れてしまうことがある。この場合、前記領域で更に導電
部分の密度が高められることから、素子全体では、前記
グローバル段差が十分に緩和されず、これとは逆に、段
差が一層大きくなる虞がある。
【０００８】また、設計者ごとに前記した判断が異な
り、ダミーの配置に関する決定にばらつきが生じると、
グローバル段差の緩和を適正に行うことが困難となる。
【０００９】本発明の目的は、グローバル段差の低減を
図ることにより高精度での半導体装置の製造を可能とす
るダミー配置判定方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明は、半導体基板上
に配置される導電部分の配置密度の均等化を図るべく、
配置密度の下限値を規定し、この下限値を下回る領域
に、該領域での配置密度が前記下限値を超えるようにダ
ミーを配置することにより、前記段差の緩和を図ること
を企図する。
【００１１】 本発明は、半導体基板上に導電部分を埋設
するために形成される絶縁層を、平坦に研磨して半導体
装置を製造するために基板にダミーを配置するか否かを
判定する方法において、基板を複数の領域に分けるこ
と、絶縁層を平行平板型プラズマＣＶＤ装置にて形成す
る場合、各領域に位置する導電部に対し実幅寸法よりも
所定寸法分大きな仮想幅寸法を設定し、仮想幅寸法に基
づいて導電部に仮想面積を設定すること、絶縁層を高密
度プラズマＣＶＤ装置にて形成する場合、各領域に位置
する導電部に対し実幅寸法よりも所定寸法分小さな仮想
幅寸法を設定し、仮想幅寸法に基づいて導電部に仮想面
積を設定すること、各領域毎に、領域の面積に対する領
域の導電部の仮想面積の割合を配置密度として算出し、
算出した配置密度が所定の密度閾値より小さいと、対応
する領域に対しダミーを配置すべきと判定すること、を
特徴とする。
【００１２】前記判定方法によれば、前記ダミーを形成
すべきか否かの絶縁層の形成に先立つ判定が、設計者等
の主観によらず、所定の判定基準に沿って、基板上の各
領域毎に行われることから、この判定結果により基板上
へのダミーの配置を適正に決定することができる。さら
に、この決定に基づいて基板上に形成されたダミーと導
電部分とを覆う絶縁層の表面が平坦化処理を施されるこ
とから、グローバル段差を効果的に緩和することができ
る。
【００１３】前記導電部分は、製造時において前記半導
体基板上から突出し、前記半導体基板上に形成された素
子に電気的に接続されるように形成することができる。
前記ダミーは、前記半導体基板上から突出し、前記素子
に電気的に非接続状態に置くことができる。前記導電部
分の配置密度の均等化を図るべく、前記ダミーを、前記
配置密度が所定の値を下回る領域に該領域での配置密度
が前記所定値を超えるように配置する。
【００１４】前記基板に、半導体ウエハで集合的に形成
される複数の基板部分の一つを用いることができる。こ
のとき、前記ダミーに関する前記した判定のための領域
として、前記基板を区画してなる複数の矩形領域のそれ
ぞれを適用することができる。前記各矩形領域は正方形
にすることができる。
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】前記基板の前記領域の面積と、領域の前記
導電部分の面積との比に応じて、前記基板上に形成すべ
き前記各ダミーの配置面積を増減させることができる。
例えば、所定領域の面積に対する導電部分の面積の比率
が低いほど、ダミー面積をより大きくすることができ
る。
【００２１】 他の発明は、半導体基板上に導電部分を埋
設するために形成される絶縁層を、平坦に研磨して半導
体装置を製造するために基板にダミーを配置するか否か
を判定する方法において、基板を複数の領域に分けるこ
と、絶縁層を平行平板型プラズマＣＶＤ装置にて形成す
る場合、各領域に位置する導電部に対し実幅寸法よりも
所定寸法分大きな仮想幅寸法を設定し、仮想幅寸法に基
づいて導電部に仮想面積を設定すること、絶縁層を高密
度プラズマＣＶＤ装置にて形成する場合、各領域に位置
する導電部に対し実幅寸法よりも所定寸法分小さな仮想
幅寸法を設定し、仮想幅寸法に基づいて導電部に仮想面
積を設定すること、各領域毎に、自己の領域及び自己の
領域を中心とする周囲の複数の領域をローカル領域とし
て総面積を算出し、総面積に対するローカル領域に位置
する全ての導電部の仮想面積の総和の割合をローカル配
置密度として算出し、算出したローカル配置密度が所定
の密度閾値より小さいと、自己の領域に対しダミーを配
置すべきと判定すること、を特徴とする。
【００２２】上記判定方法において、個数が同一で大き
さの異なるダミー組合体を予め設定し、ダミーを配置す
べきと判定された自己の領域に対しそのローカル配置密
度が小さいと、大きさの大きいダミー組合体を配置すべ
く判定し、ローカル配置密度が大きいと、大きさの小さ
いダミー組合体を配置すべく判定すること、を特徴とす
る。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態を具体
例を用いて説明する。 〈具体例１〉 具体例１は、本発明に係る半導体装置のダミー配置判定
方法を、図１に示されているような半導体ウエハ１０上
に半導体装置を集合的に形成すべく前記ウエハ１０の各
チップ領域１０ａへ半導体装置を製造する方法に適用し
た例を示す。各チップ領域１０ａは、グリッドライン１
０ｂで互いに区画されている。
【００２４】半導体装置の製造過程では、図２に示され
ているように、一般的に、半導体ウエハ１０の各チップ
領域１０ａに対応する半導体基板１０ａ上に凸状に形成
された従来よく知られた金属配線のような各導電部分１
１を埋め込むために、前記半導体ウエハ１０上に絶縁層
１２が形成される。半導体基板１０ａから突出して形成
された前記各導電部分１１は、当該基板上に形成された
素子に電気的に接続されている。絶縁層１２の形成に
は、例えば平行平板型プラズマＣＶＤ装置または高密度
プラズマＣＶＤ装置等を用いることができる。
【００２５】ところで、半導体基板１０ａ上で、導電部
分１１の配置密度が低い疎領域（I）と、配置密度がこ
れより高い密領域（II）とが生じると、この基板１０ａ
上に絶縁層１２が形成されたとき、前記各領域に形成さ
れる隆起部１２ａの頂部における断面形状がそれぞれ異
なる。図２に示されているように、前記密領域の隆起部
１２ａは、その頂部が比較的平坦な形状となり、他方、
前記密領域の隆起部１２ａは、孤立した導電部分１１に
対応して、その頂部が急峻な形状となる。
【００２６】このような各隆起部１２ａを、研磨により
平坦化するために、例えば発泡ポリウレタンのような弾
性を有する材質で形成され平坦な研磨面を有するパッド
が設けられたＣＭＰ装置が用いられている。前記平坦化
処理時、この平坦なパッド研磨面が前記隆起面の頂面に
押し当てられる。
【００２７】前記疎領域では、前記したように、密領域
に比べて隆起面１２ａの頂部が急峻な形状であることか
ら、前記研磨時には、前記パッドからの圧力がこの急峻
な頂面に集中し易い。そのため、疎領域の絶縁層が密領
域のそれより早く研磨され、これにより、研磨後の絶縁
層１２の表面には、いわゆるグローバル段差１２ｂが生
じる。
【００２８】前記グローバル段差１２ｂを緩和するため
に、図３に示されているように、前記基板１０ａ上の導
電部分１１を除く基板部分から突出するダミー１３を配
置することが試みられている。前記したような凸状のダ
ミー１３は、前記基板１０ａ上に形成されている素子
に、電気的に接続されない。このダミーの配置にあたっ
ては、例えば、実配線となる導電部分のパターンが設計
された後に、前記ダミーのためのパターン設計が行われ
る。
【００２９】具体例１の製造方法では、前記したダミー
パターンの設計時、図１に示されているように、前記基
板１０ａ上を含む半導体ウエハ１０の全領域が矩形領域
に分割される。各チップ領域である各基板１０ａ上の各
矩形領域は、図示の例では、１辺が100μmの正方形とな
るように網目状に分割されているが、前記基板１０ａ上
を複数に分割可能であれば、この分割単位を適宜選択す
ることができる。
【００３０】前記基板１０ａ上を前記したように網目状
に分割した後、この分割により得られる各領域を所定領
域１４として、該所定領域毎に、該領域の面積に対する
導電部分１１のパターン面積の割合が算出される。これ
により、所定領域１４毎の導電部分１１のパターン密度
が求められる。
【００３１】前記製造方法では、前記所定領域１４にダ
ミー１３を配置するか否かについての判定基準、すなわ
ち前記密度に関する前記判定のための閾値として、例え
ば、25％が用いられる。この場合、求められた前記パタ
ーン密度が25％以下であるとき、その所定領域１４は前
記した疎領域であり、そのため、前記領域１４にダミー
１３を配置すべきであるとの判定を下す。また、前記パ
ターン密度が、前記閾値を超える例えば50％のような値
である場合、その領域１４は前記した密領域であり、そ
のため、この領域にはダミー１３を配置する必要がない
との判定を下す。
【００３２】前記した判定が行われた後、該判定の結果
に基づき、前記基板１０ａ上に適宜ダミーパターン（１
３）が配置される。
【００３３】このダミーパターンの配置は、例えば、コ
ンピュータ上のシミュレーションにより行うことがで
き、その場合、複数のダミーが所定の間隔を空けて均等
に配列されたパターンモデルを前記所定領域１４に重ね
合わせ、導電部分１１と重複しない所望箇所へのダミー
パターン（１３）の配置が決定される。ダミー１３の平
面形状を例えば１辺が2μmの正方形とすることができ、
各ダミー１３をそれぞれ２μｍの等間隔で配列すること
ができる。
【００３４】ダミーパターンの設計時、前記したシミュ
レーションが、必要に応じて、前記基板１０ａ上の所定
領域１４毎に行われ、これにより、前記基板１０ａ上の
全ての所定領域１４について、所定領域毎にダミー１３
の配置が決定される。
【００３５】その後、必要に応じて前記ダミーパターン
（１３）が挿入された配線のための露光マスクを用いた
従来よく知られたフォトリソグラフィにより、前記基板
１０ａを含む半導体ウエハ１０上に、導電部分１１およ
びダミー１３が形成される。
【００３６】前記導電部分１１およびダミー１３の形成
後、これら凸状の導電部分１１およびダミー１３を埋め
込むように、前記したＣＶＤ装置を用いて半導体ウエハ
１０上に絶縁層１２が形成され、該絶縁層上に、前記し
たＣＭＰ装置を用いた平坦化処理が施される。
【００３７】このように、前記製造方法では、前記基板
１０ａ上で疎領域（I）であると判定された領域にダミ
ー１３が配置されることから、この領域での密度が高め
られ、疎領域（I）および密領域（II）間の密度差が縮
小される。その結果、前記疎領域における隆起部１２ａ
の頂部が、前記ダミー１３の配置前よりも平坦になるこ
とから、図３に示されているように、ＣＭＰの平坦化処
理によって生じるグローバル段差１２ｂ′は、図２に示
した前記段差１２ｂに比較して小さくなる。
【００３８】前記した具体例１の判定方法によれば、半
導体基板１０ａ上に導電部分１１と共にダミー１３を形
成すべきか否かのグローバル段差の緩和を図るための判
定が、前記所定領域１４毎に、導電部分１１のパターン
が配置された密度に基づいて行われることから、ダミー
１３の配置に関する適正な判定を行うことができる。
【００３９】従って、前記したダミー１３に関する判定
を、設計者等の主観に依存することなく所定の判定基準
に基づいて行うことができ、これにより、前記した基板
１０ａ上の密領域（II）へダミー１３を配置してしまう
ような、ダミー１３の不適正な配置を防止することがで
きる。
【００４０】また、前記判定結果に基づき必要に応じて
各所定領域１４に形成されたダミー１３と、導電部分１
１とを覆う絶縁層１２に平坦化処理が施されることか
ら、グローバル段差を効果的に緩和することができる。 〈具体例２〉 本発明に係る半導体装置のダミー配置判定方法について
の具体例２では、各領域１４への前記したダミー１３の
配置を判定するために、図４に示されているように、前
記基板１０ａ上の前記各領域１４を取り巻く複数の領域
１４を含む所定範囲を所定領域１４ａとし、この所定領
域１４ａについて、導電部分１１のパターン密度が求め
られる。
【００４１】前記所定領域１４ａは、図示の例では、前
記各領域１４を中心とする１辺が4700μmの正方範囲で
規定されているが、この範囲は、平坦化処理を行うＣＭ
Ｐ装置毎に設けられている所定の研磨設備および研磨条
件、例えばパッドの材質および回転数等に基づいて、適
宜設定することができる。また、半導体ウエハ１０上で
前記基板１０ａと互いに隣合う基板（１０ａ）の境界付
近に位置する領域１４のように、その所定領域１４ａが
前記両基板の境界を超える場合、前記所定領域１４ａに
は、前記した隣接の基板（１０ａ）上を含む領域が与え
られる。
【００４２】前記判定方法では、前記基板１０ａ上の前
記各領域１４毎に、該領域を取り巻く所定領域１４ａの
面積に対する該所定領域内の導電部分１１のパターン面
積の割合を算出し、各領域１４についての判定のため
に、それぞれの所定領域１４ａについての導電部分１１
のパターン密度が求められる。すなわち、具体例２の判
定方法では、各領域１４にダミー１３を配置すべきか否
かの判定には、この判定をうける各領域１４を中心とし
てこれを取り巻く所定領域１４ａでのパターン密度すな
わちローカルパターン密度が採用され、このローカルパ
ターン密度と閾値との比較が行われる。
【００４３】その比較の結果、前記ローカルパターン密
度が前記閾値以下である場合、前記所定領域１４ａの中
心に位置する領域１４にダミー１３を配置するとの判定
が下される。前記閾値は、前記した具体例１におけると
同様に、例えば25％とすることができ、前記パターン密
度が25％を超える場合、前記領域１４にダミー１３を配
置する必要がないと判定される。
【００４４】その後、前記した具体例１におけると同様
に、導電部分１１と、前記した判定の結果に基づいて必
要に応じて配置されたダミー１３とが、絶縁層１２に埋
設され、該絶縁層の表面にＣＭＰ装置を用いた平坦化処
理が施される。
【００４５】このように、具体例２の判定方法によれ
ば、前記基板１０ａ上の各領域１４毎に、該領域を取り
巻く所定の周辺領域での平均化された前記ローカルパタ
ーン密度に基づいて、前記ダミー１３に関する判定が行
われることから、前記各領域１４とその周辺領域との干
渉を考慮した、より正確な判定を行うことができる。
【００４６】〈具体例３〉 本発明に係る半導体装置のダミー配置判定方法について
の具体例３は、図４に示されているように、前記基板１
０ａ上の各領域１４にダミー１３を配置すべきか否かに
ついての判定に、前記した具体例２におけると同様に、
前記基板１０ａ上の各領域１４を取り巻く所定の範囲で
規定される所定領域１４ａのローカルパターン密度が用
いられる。
【００４７】具体例１および２で説明した前記した導電
部分１１のパターン設計では、前記したように、実際に
形成されるべき導電部分１１の頂部寸法を考慮した値が
該導電部分のパターン寸法に適用され、そのパターン面
積が、前記パターン密度を算出する際に用いられる。
【００４８】ところで、前記したようなＣＶＤ装置を用
いて形成される絶縁層１２では、導電部分１１が埋設さ
れている前記絶縁層部分で隆起部１２ａが形成される
が、この隆起部１２ａは、ＣＶＤ装置の種類に応じて、
その断面形状に特徴が与えられる。
【００４９】例えば、前記平行平板型プラズマＣＶＤ装
置を用いて形成された絶縁層１２における隆起部１２ａ
の断面形状は、一般的に、図５に示されているように、
その頂部１２ａ′が、導電部分１１の頂部１１ａよりも
幅広となる。そのため、前記隆起部１２ａの頂部１２
ａ′の面積、すなわち該隆起部とＣＶＤ装置のパッドと
の接触面の面積が、前記導電部分１１の頂部１１ａの面
積よりも実質的に大きくなる。
【００５０】また、例えば、前記高密度プラズマＣＶＤ
装置を用いて形成された絶縁層１２における隆起部１２
ａの断面形状は、図６に示されているように、その頂部
１２ａ′が、導電部分１１の頂部１１ａより狭小とな
り、そのため、前記隆起部１２ａの頂部面積は、前記導
電部分１１のそれよりも実質的に小さい。
【００５１】具体例３の判定方法では、隆起部１２ａお
よび導電部分１１のそれぞれの頂部面積間に前記したよ
うな差異が生じることを前提とし、導電部分１１のロー
カルパターン密度の算出に先立ち、前記した差異を考慮
すべく導電部分１１のパターン面積に後述するサイジン
グ（sizing）による加減処理が施される。
【００５２】この加減処理の一例として、前記平行平板
型プラズマＣＶＤ装置を用いて絶縁層１２が形成される
場合、所定領域１４ａ内の導電部分１１のパターン面積
を、前記所定領域１４ａにおける隆起部１２ａの頂面１
２ａ′の面積に対応して仮想的に増大させるべく、図７
に示されているように、実配線パターンとなる導電部分
１１のパターン外周に、サイジング量（△ｘ）が例えば
+0.40μmのサイジング処理を受ける。
【００５３】他方、例えば、絶縁層１２の形成に前記高
密度プラズマＣＶＤ装置を用いる場合、前記したよう
に、このＣＶＤ装置で形成される絶縁層１２における隆
起部１２ａの頂部１２ａ′の面積は、導電部分１１の頂
部１１ａよりも小さくなることから、前記サイジングの
寸法に所定のマイナス値を適用することができる。
【００５４】図示の例では、前記したように、サイジン
グ量（△ｘ）を+0.40μmとしているが、このサイジング
量は、形成される絶縁層１２における隆起部１２ａの形
状すなわちカバレージに応じて、適宜設定することがで
きる。
【００５５】この判定方法では、前記基板１０ａ上の各
領域１４毎に、前記したサイジング処理により形成され
た仮想的なパターン１１′の面積を用いて、所定領域１
４ａのローカルパターン密度を求め、さらに、求められ
た前記密度に基づいて、前記領域１４にダミーを配置す
るか否かの前記した判定が行われる。その後、前記した
具体例２におけると同様に、絶縁層１２の形成および該
絶縁層上への平坦化処理が行われる。
【００５６】このように、この判定方法では、ローカル
パターン密度の算出に先立って、形成されるべき絶縁層
１２の隆起部１２ａの形状に応じた前記サイジング処理
が行われることから、平坦化処理の際の研磨面を考慮し
た前記密度を得ることができ、これにより、グローバル
段差を一層適正に緩和することができる。
【００５７】従って、具体例３の判定方法によれば、前
記したダミー１３に関する判定が、人間の主観に依ら
ず、基板上の各領域１４毎に所定の判定基準に沿って行
われ、しかも、前記判定で用いられる前記ローカルパタ
ーン密度に、絶縁層１２の隆起部１２ａの形状が予め考
慮されることから、ＣＶＤ装置の種類に応じて、高精度
に、グローバル段差の緩和を図ることができる。
【００５８】〈具体例４〉 本発明に係る半導体装置のダミー配置判定方法について
の具体例４では、前記基板１０ａ上に必要に応じて配置
される前記ダミー１３について、その平面の寸法および
各ダミーの間隔が、前記した具体例３の判定方法の手順
で求められる前記ローカルパターン密度に応じて設定さ
れている。
【００５９】具体例４の判定方法では、求められる前記
ローカルパターン密度が40％を下回る所定領域１４ａに
対応する前記領域１４に、前記ダミー１３が配置され
る。
【００６０】図８は、前記ローカルパターン密度の所定
の範囲に対する前記したダミー寸法およびダミー間隔の
設定値を説明するための図である。ここでは、所定領域
１４ａのローカルパターン密度に応じて、使用されるダ
ミーの大きさが変更されるが、その個数は、一定の例を
示す。
【００６１】具体例４で説明した前記製造方法につい
て、図８に示されているように、求められた前記ローカ
ルパターン密度が30％を越えて40％以下の間にあると
き、ダミー１３は、その１辺が2μmの正方形のものが用
いられ、これら各ダミーは、それぞれの2μmの等間隔で
配置される。このとき、ダミー１３の配置密度は25％と
なる。
【００６２】また、前記ローカルパターン密度が20％を
越えて30％以下の間にあるとき、１辺が2.5μmの正方形
のダミー１３が、それぞれ1.5μmの等間隔で配置され、
このとき、ダミー１３の配置密度は39％となる。
【００６３】さらに、前記ローカルパターン密度が20％
以下であるとき、１辺が3μmの正方形のダミー１３が、
それぞれ1μmの等間隔で配置され、このとき、ダミー１
３の配置密度は56％となる。
【００６４】このように、この判定方法では、各領域１
４についての各所定領域１４ａ毎に求められる前記ロー
カルパターン密度が低いほど、前記各領域１４に配置さ
れるダミー１３の前記寸法が大きくなるように設定され
ている。このことから、求められる前記密度が、40％以
下となるとき、前記したいずれのローカルパターン密度
に応じて、その領域１４に、前記各密度に応じた各設定
値を有する前記ダミー１３が配置され、該領域の密度が
適正に高められる。
【００６５】従って、具体例４の判定方法によれば、ダ
ミー１３についての前記した各設定値に従って、前記各
領域１４にダミー１３を配置することにより、前記基板
１０ａ上の疎領域の前記パターン密度がより一層適正に
高められ、その結果、高精度で前記グローバル段差を緩
和することができる。
【００６６】さらに、前記パターン密度に応じて、配置
すべきダミーの大きさを可変とすることにより、ダミー
の個数を増大させることなく配置密度を適正に高めるこ
とができることから、ダミーパターンを含む設計ファイ
ルのファイル容量の増大を防止することができる。
【００６７】
【発明の効果】本発明に係る判定方法によれば、基板上
に導電部分を埋設する絶縁層の形成に先立ち、ダミーを
配置すべきか否かの判定は、作業者の主観によらず、所
定の判定基準に沿って、基板上の各領域毎に行われるこ
とから、この判定結果により基板上へのダミーの配置を
適正に判定することができる。従って、この判定に基づ
いて製造時には基板上に形成されたダミーと導電部分と
を覆う絶縁層の表面が平坦化処理を施されることから、
グローバル段差を効果的に緩和することができる。
【図面の簡単な説明】
【図１】本発明に係る具体例１の判定方法における半導
体基板の区画例を示す説明図（その１）である。
【図２】本発明に係る具体例１の半導体装置の製造工程
（その１）を示す側面図である。
【図３】本発明に係る具体例１の半導体装置の製造工程
（その２）を示す断面図である。
【図４】本発明に係る具体例２の判定方法における密度
計算手法を説明するための図１と同様な説明図（その
２）である。
【図５】平行平板型プラズマＣＶＤ装置を用いて絶縁層
が形成される半導体装置の側面図である。
【図６】高密度プラズマＣＶＤ装置を用いて絶縁層が形
成される半導体装置の側面図である。
【図７】本発明に係る具体例３の判定方法におけるサイ
ジング処理を説明するための説明図である。
【図８】ローカルパターン密度に応じたダミー寸法例を
示す説明図である。
【符号の説明】
１０ 半導体ウエハ １０ａ 半導体基板 １１ 導電部分 １１′ 仮想パターン １２ 絶縁層 １２ａ 隆起部 １２ａ′ 頂部 １２ｂ グローバル段差 １３ ダミー １４ 領域 １４ａ 所定領域

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板上に導電部分を埋設するため
    に形成される絶縁層を、平坦に研磨して半導体装置を製
    造するために前記基板にダミーを配置するか否かを判定
    する方法において、 前記基板を複数の領域に分けること、 前記絶縁層を平行平板型プラズマＣＶＤ装置にて形成す
    る場合、前記各領域に位置する前記導電部に対し実幅寸
    法よりも所定寸法分大きな仮想幅寸法を設定し、該仮想
    幅寸法に基づいて前記導電部に仮想面積を設定するこ
    と、 前記絶縁層を高密度プラズマＣＶＤ装置にて形成する場
    合、前記各領域に位置する前記導電部に対し実幅寸法よ
    りも所定寸法分小さな仮想幅寸法を設定し、該仮想幅寸
    法に基づいて前記導電部に仮想面積を設定すること、 前記各領域毎に、自己の領域及び自己の領域を中心とす
    る周囲の複数の領域をローカル領域として総面積を算出
    し、該総面積に対する前記ローカル領域に位置する全て
    の導電部の仮想面積の総和の割合をローカル配置密度と
    して算出し、該算出したローカル配置密度が所定の密度
    閾値より小さいと、前記自己の領域に対し前記ダミーを
    配置すべきと判定すること、 を特徴とする半導体装置のダミー配置判定方法。
  2. 【請求項２】 前記基板は、半導体ウェハであることを
    特徴とする請求項１記載の半導体装置のダミー配置判定
    方法。
  3. 【請求項３】 個数が同一で大きさの異なるダミー組合
    体を予め設定し、 前記ダミーを配置すべきと判定された自己の領域に対し
    その前記ローカル配置密度が小さいと、大きさの大きい
    ダミー組合体を配置すべきと判定し、 前記ローカル配置密度が大きいと、大きさの小さいダミ
    ー組合体を配置すべきと判定すること、 を特徴とする請求項２記載の半導体装置のダミー配置設
    定方法。
JP2001123784A 2001-04-23 2001-04-23 半導体装置のダミー配置判定方法 Expired - Fee Related JP3479052B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001123784A JP3479052B2 (ja) 2001-04-23 2001-04-23 半導体装置のダミー配置判定方法
US10/124,391 US6782512B2 (en) 2001-04-23 2002-04-18 Fabrication method for a semiconductor device with dummy patterns

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001123784A JP3479052B2 (ja) 2001-04-23 2001-04-23 半導体装置のダミー配置判定方法

Publications (2)

Publication Number Publication Date
JP2002319585A JP2002319585A (ja) 2002-10-31
JP3479052B2 true JP3479052B2 (ja) 2003-12-15

Family

ID=18973276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001123784A Expired - Fee Related JP3479052B2 (ja) 2001-04-23 2001-04-23 半導体装置のダミー配置判定方法

Country Status (2)

Country Link
US (1) US6782512B2 (ja)
JP (1) JP3479052B2 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100396900B1 (ko) * 2001-12-11 2003-09-02 삼성전자주식회사 반도체 집적 회로의 배선 캐패시턴스 추출 방법 및 이를기록한 기록 매체
JP4318892B2 (ja) * 2002-05-30 2009-08-26 富士通マイクロエレクトロニクス株式会社 電子装置の設計方法および製造方法
US7712056B2 (en) * 2002-06-07 2010-05-04 Cadence Design Systems, Inc. Characterization and verification for integrated circuit designs
US7152215B2 (en) * 2002-06-07 2006-12-19 Praesagus, Inc. Dummy fill for integrated circuits
US7853904B2 (en) * 2002-06-07 2010-12-14 Cadence Design Systems, Inc. Method and system for handling process related variations for integrated circuits based upon reflections
US7124386B2 (en) 2002-06-07 2006-10-17 Praesagus, Inc. Dummy fill for integrated circuits
US20030229875A1 (en) * 2002-06-07 2003-12-11 Smith Taber H. Use of models in integrated circuit fabrication
US7393755B2 (en) * 2002-06-07 2008-07-01 Cadence Design Systems, Inc. Dummy fill for integrated circuits
US7363099B2 (en) 2002-06-07 2008-04-22 Cadence Design Systems, Inc. Integrated circuit metrology
WO2003104921A2 (en) 2002-06-07 2003-12-18 Praesagus, Inc. Characterization adn reduction of variation for integrated circuits
US7774726B2 (en) * 2002-06-07 2010-08-10 Cadence Design Systems, Inc. Dummy fill for integrated circuits
JP4307022B2 (ja) * 2002-07-05 2009-08-05 富士通マイクロエレクトロニクス株式会社 半導体装置の設計方法、半導体装置の設計プログラム及び半導体装置の設計装置
US7171645B2 (en) * 2002-08-06 2007-01-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device, method of generating pattern for semiconductor device, method of manufacturing semiconductor device and device of generating pattern used for semiconductor device
JP4005873B2 (ja) * 2002-08-15 2007-11-14 株式会社東芝 半導体装置
US7240313B2 (en) * 2003-06-27 2007-07-03 Ttm Technologies, Inc. Method for analyzing material density variations on a multi-layer printed circuit board
US7071074B2 (en) * 2003-09-24 2006-07-04 Infineon Technologies Ag Structure and method for placement, sizing and shaping of dummy structures
US7197737B1 (en) * 2003-12-23 2007-03-27 Cypress Semiconductor Corporation Techniques for placing dummy features in an integrated circuit based on dielectric pattern density
KR100580110B1 (ko) * 2004-05-28 2006-05-12 매그나칩 반도체 유한회사 반도체 소자의 더미 패턴 구조
US7174526B2 (en) * 2004-07-30 2007-02-06 Lsi Logic Corporation Accurate density calculation with density views in layout databases
JP4488837B2 (ja) * 2004-08-20 2010-06-23 株式会社東芝 半導体装置並びにそのパターン設計方法及びパターン設計用プログラム
JP2006108541A (ja) * 2004-10-08 2006-04-20 Ricoh Co Ltd 半導体集積回路装置
CN101164062A (zh) 2005-01-13 2008-04-16 Hsbc北美控股有限公司 用于成组系统软件配置和发布管理的架构
US7689961B2 (en) * 2005-08-10 2010-03-30 International Business Machines Corporation Increased power line noise immunity in IC using capacitor structure in fill area
US7512924B2 (en) * 2006-01-17 2009-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and methods of manufacturing the same
KR100755667B1 (ko) * 2006-02-13 2007-09-05 삼성전자주식회사 패턴 밀도가 조절된 반도체 소자의 패턴 데이터 형성방법
JP5185560B2 (ja) * 2006-05-23 2013-04-17 ルネサスエレクトロニクス株式会社 半導体装置の設計方法
US7849436B2 (en) * 2006-08-11 2010-12-07 Dongbu Hitek Co., Ltd. Method of forming dummy pattern
JP2008098373A (ja) * 2006-10-11 2008-04-24 Matsushita Electric Ind Co Ltd 固体撮像素子およびその製造方法
JP2008270276A (ja) * 2007-04-16 2008-11-06 Nec Electronics Corp ダミーパターン配置装置、ダミーパターンの配置方法、及び半導体装置
US7926001B2 (en) * 2008-01-16 2011-04-12 Cadence Design Systems, Inc. Uniformity for semiconductor patterning operations
JP4792096B2 (ja) * 2009-03-19 2011-10-12 株式会社東芝 テンプレートパターンの設計方法、テンプレートの製造方法及び半導体装置の製造方法。
JP5431037B2 (ja) * 2009-06-16 2014-03-05 ラピスセミコンダクタ株式会社 多層配線、多層配線のダミー配線配置方法、半導体装置およびその製造方法
US8299615B2 (en) * 2009-08-26 2012-10-30 International Business Machines Corporation Methods and structures for controlling wafer curvature
JP5515816B2 (ja) * 2010-02-09 2014-06-11 富士通株式会社 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム、過研磨条件算出装置、過研磨条件算出方法及び過研磨条件算出プログラム
US9287252B2 (en) * 2011-03-15 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor mismatch reduction
JP5978802B2 (ja) * 2012-06-28 2016-08-24 富士通株式会社 設計支援プログラム、設計支援装置、および設計支援方法
US9632498B2 (en) * 2013-03-12 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods of compensating for filling material losses in electroplating processes
JP6214222B2 (ja) 2013-06-04 2017-10-18 ローム株式会社 半導体装置の製造方法
CN109711006A (zh) * 2018-12-11 2019-05-03 上海华力微电子有限公司 一种冗余图形添加方法
WO2020154862A1 (en) * 2019-01-28 2020-08-06 Yangtze Memory Technologies Co., Ltd. Systems and methods for designing dummy patterns

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175195A (ja) 1991-12-20 1993-07-13 Fujitsu Ltd 半導体装置の製造方法
JP2570953B2 (ja) 1992-04-21 1997-01-16 日本電気株式会社 半導体装置の製造方法
JPH06310502A (ja) 1993-04-22 1994-11-04 Kawasaki Steel Corp 半導体装置の製造方法
JPH10125681A (ja) 1996-08-27 1998-05-15 Toshiba Corp 半導体装置の製造方法
JP3488606B2 (ja) * 1997-10-22 2004-01-19 株式会社東芝 半導体装置の設計方法
JP2000114258A (ja) 1998-09-29 2000-04-21 Toshiba Corp 半導体装置
US6211050B1 (en) * 1999-03-03 2001-04-03 Chartered Semiconductor Manufacturing Ltd. Fill pattern in kerf areas to prevent localized non-uniformities of insulating layers at die corners on semiconductor substrates
KR100297732B1 (ko) * 1999-06-21 2001-11-01 윤종용 반도체 소자의 소정 물질층의 패턴밀도를 구하는 방법 및 이를 이용한 화학기계적 연마의 시뮬레이션 방법
JP3447621B2 (ja) 1999-07-15 2003-09-16 沖電気工業株式会社 平坦化パターンの生成方法
KR100313280B1 (ko) * 1999-10-25 2001-11-07 한신혁 반도체 장치의 전도배선 마스크 제조방법
JP2001125252A (ja) * 1999-10-25 2001-05-11 Fujitsu Ltd 半導体集積回路の露光方法及び露光装置
US6563148B2 (en) * 2000-04-19 2003-05-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with dummy patterns
JP4756746B2 (ja) 2000-04-19 2011-08-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2002203905A (ja) * 2000-12-28 2002-07-19 Mitsubishi Electric Corp レイアウト設計装置、レイアウト設計方法および半導体装置
KR100378195B1 (ko) * 2001-02-21 2003-03-29 삼성전자주식회사 패턴의 밀도에 연속적으로 조절되는 밀도를 갖는 더미패턴군들을 포함하는 마스크용 데이터 생성 방법 및그러한 생성 방법이 저장된 기록매체

Also Published As

Publication number Publication date
US6782512B2 (en) 2004-08-24
US20020157076A1 (en) 2002-10-24
JP2002319585A (ja) 2002-10-31

Similar Documents

Publication Publication Date Title
JP3479052B2 (ja) 半導体装置のダミー配置判定方法
US7235424B2 (en) Method and apparatus for enhanced CMP planarization using surrounded dummy design
US20200111746A1 (en) Semiconductor Device
US6563148B2 (en) Semiconductor device with dummy patterns
JP4836304B2 (ja) 半導体装置
US8921166B2 (en) Structure and method for placement, sizing and shaping of dummy structures
JP2001237323A (ja) 相互接続層および同層を備えた半導体デバイスの製造方法
JP3556647B2 (ja) 半導体素子の製造方法
TW531769B (en) Semiconductor device, method of manufacturing the same and method of designing the same
US20080203589A1 (en) Variable fill and cheese for mitigation of beol topography
EP0712156A2 (en) Process for producing multilevel metallization in an integrated circuit
US10692733B2 (en) Uniform back side exposure of through-silicon vias
JP4756746B2 (ja) 半導体装置およびその製造方法
JP4229617B2 (ja) 半導体装置及びその設計方法
US6613688B1 (en) Semiconductor device and process for generating an etch pattern
US20140353845A1 (en) Semiconductor device and production method therefor
KR101154000B1 (ko) 반도체 소자의 더미패턴 형성방법
US7745239B1 (en) Arrangement of fill unit elements in an integrated circuit interconnect layer
JP2005072403A (ja) 半導体装置および半導体装置の製造方法
US6617663B2 (en) Methods of manufacturing semiconductor devices
JP2008235623A (ja) 半導体装置の平坦化方法および半導体装置の平坦化システム
Tsai A formula of STI cmp design rule
JP2006165376A (ja) 電子装置及びその設計方法
JP2005150145A (ja) 半導体装置およびその製造方法
KR20060109050A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3479052

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101003

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101003

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees