JP5515816B2 - 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム、過研磨条件算出装置、過研磨条件算出方法及び過研磨条件算出プログラム - Google Patents
研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム、過研磨条件算出装置、過研磨条件算出方法及び過研磨条件算出プログラム Download PDFInfo
- Publication number
- JP5515816B2 JP5515816B2 JP2010026352A JP2010026352A JP5515816B2 JP 5515816 B2 JP5515816 B2 JP 5515816B2 JP 2010026352 A JP2010026352 A JP 2010026352A JP 2010026352 A JP2010026352 A JP 2010026352A JP 5515816 B2 JP5515816 B2 JP 5515816B2
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- wiring
- overpolishing
- wiring density
- partial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Description
図1は、本実施例にかかるLSI(大規模集積回路)製造システムの概要構成を示す概要構成図である。図1に示したようにLSI製造システム10は、レイアウト設計装置11、製造装置12、CMPエラーチェック装置13、研磨予測評価装置20、過研磨条件算出装置30を有する。
図2は、CMPの評価と危険度についての説明図である。図2では、CMPの結果、表面に凹凸ができている。凸部はECPによって堆積した銅が残ったことによって生じており、銅配線の間を絶縁すべき酸化物(例えば酸化シリコン)の上に残った銅が配線ショートの原因となる。また、凹部はECPによって堆積した銅を削りすぎたことによって生じており、配線抵抗が大きくなり、回路性能悪化の原因となる。
EOEが発生するには、該当箇所の密度(density)、周囲を含めた広い範囲での密度(effective density)、周囲の最低密度、densityとeffective densityの差分などの組み合わせが条件となる。過研磨条件算出装置30は、このEOEが発生する条件を求めるため、試験パターン(TEG:test element group)の研磨結果からEOEが発生している箇所を測定し、条件式を算出する。
図8は、研磨予測評価装置20の処理動作を説明するフローチャートである。分割部21は、まず、回路レイアウトの層(レイヤ)を選択し(S101)、選択したレイヤの回路レイアウトを分割してメッシュ情報を作成する(S102)。過研磨領域抽出部22は、メッシュ情報と過研磨条件から、EOEが発生するメッシュ、すなわちホットスポットを抽出する(S103)。
図12は、研磨予測評価装置20が使用するメッシュのデータの説明図である。図12に示したメッシュのデータは、層(Lay)、メッシュ座標x、メッシュ座標y、配線密度dens、ダミー配線密度ddensの項目を有する。さらに、図12に示したメッシュのデータは、エフェクティブレングスでの配線密度eff、エラー情報err、ダミー変更情報dumの項目を有する。
図14は、過研磨条件算出プログラムの実施例である。図14に示したコンピュータシステム1は、CPU(Central Processing Unit)2、メモリ3、HDD(Hard Disk Drive)4、インタフェースボード5を有する。
2 CPU
3 メモリ
4 HDD
5 インタフェースボード
10 LSI製造システム
11 レイアウト設計装置
12 製造装置
13 CMPエラーチェック装置
20 研磨予測評価装置
20a 研磨予測評価プログラム
21 分割部
21a 分割プロセス
22 過研磨領域抽出部
22a 過研磨領域抽出プロセス
23 ダミー修正部
23a ダミー修正プロセス
30 過研磨条件算出装置
30a 過研磨条件算出プロセス
31 試験パターン取得部
31a 試験パターン取得プロセス
32 研磨結果取得部
32a 研磨結果取得プロセス
33 条件算出部
33a 条件算出プロセス
Claims (10)
- 堆積工程と研磨工程とを経て形成する集積回路のレイアウトを複数の部分領域に分割する分割部と、
前記部分領域の配線密度と当該部分領域の周辺の配線密度に基づいて当該部分領域近傍において過研磨が発生するか否かを示す過研磨条件であって、配線密度の異なる複数の領域を間隔を異ならせて配置した試験パターンに対する研磨の結果ならびに前記試験パターンのレイアウトから算出された、過研磨が発生する領域の配線密度と当該領域の周辺の配線密度との関係を示す過研磨条件を参照し、前記分割部による分割によって得られた複数の部分領域から前記過研磨が発生する部分領域を抽出する過研磨領域抽出部と、
前記過研磨領域抽出部によって抽出された過研磨が発生する部分領域について、当該部分領域内のダミー配線と当該部分領域の周辺のダミー配線とのうち少なくとも一方を修正して前記過研磨が発生する部分領域の数を減少させるダミー修正部と
を備えたことを特徴とする研磨予測評価装置。 - 前記過研磨条件は、前記部分領域の配線密度、当該部分領域の周辺の配線密度、当該周囲の配線密度の最低値、前記部分領域の配線密度と周辺の配線密度との差分のうち、いずれかを含む条件の組み合わせであることを特徴とする請求項1に記載の研磨予測評価装置。
- 前記過研磨条件は、前記部分領域から所定の距離内に存在する部分領域の配線密度の平均値を前記周辺の配線密度として用いることを特徴とする請求項1または2に記載の研磨予測評価装置。
- 前記過研磨領域抽出部は、前記ダミー修正部によって前記過研磨が発生する部分領域のダミー配線を修正した後、再度前記過研磨が発生する部分領域を抽出し、前記ダミー修正部は、前記過研磨が発生した部分領域に対するダミー配線の修正を行なった後に前記過研磨領域抽出部が抽出した部分領域の周辺の部分領域に対してダミー配線の修正を行なうことを特徴とする請求項1〜3のいずれか一つに記載の研磨予測評価装置。
- 堆積工程と研磨工程とを経て形成する集積回路のレイアウトを複数の部分領域に分割するステップと、
前記部分領域の配線密度と当該部分領域の周辺の配線密度に基づいて当該部分領域近傍において過研磨が発生するか否かを示す過研磨条件であって、配線密度の異なる複数の領域を間隔を異ならせて配置した試験パターンに対する研磨の結果ならびに前記試験パターンのレイアウトから算出された、過研磨が発生する領域の配線密度と当該領域の周辺の配線密度との関係を示す過研磨条件を参照し、前記分割によって得られた複数の部分領域から前記過研磨が発生する部分領域を抽出するステップと、
前記抽出された過研磨が発生する部分領域について、当該部分領域内のダミー配線と当該部分領域の周辺のダミー配線とのうち少なくとも一方を修正して前記過研磨が発生する部分領域の数が減少させるステップと
を含んだことを特徴とする研磨予測評価方法。 - 堆積工程と研磨工程とを経て形成する集積回路のレイアウトを複数の部分領域に分割する手順と、
前記部分領域の配線密度と当該部分領域の周辺の配線密度に基づいて当該部分領域近傍において過研磨が発生するか否かを示す過研磨条件であって、配線密度の異なる複数の領域を間隔を異ならせて配置した試験パターンに対する研磨の結果ならびに前記試験パターンのレイアウトから算出された、過研磨が発生する領域の配線密度と当該領域の周辺の配線密度との関係を示す過研磨条件を参照し、前記分割によって得られた複数の部分領域から前記過研磨が発生する部分領域を抽出する手順と、
前記抽出された過研磨が発生する部分領域について、当該部分領域内のダミー配線と当該部分領域の周辺のダミー配線とのうち少なくとも一方を修正して前記過研磨が発生する部分領域の数が減少させる手順と
をコンピュータに実行させることを特徴とする研磨予測評価プログラム。 - 配線密度の異なる複数の領域を間隔を異ならせて配置した試験パターンのレイアウトを取得する試験パターン取得部と、
前記試験パターンに対する研磨の結果を取得する研磨結果取得部と、
前記試験パターンのレイアウトと前記研磨の結果から、過研磨が発生する領域の配線密度と当該領域の周辺の配線密度との関係を過研磨条件として求める条件算出部と
を備えたことを特徴とする過研磨条件算出装置。 - 前記条件算出部は、前記領域の配線密度、当該領域の周辺の配線密度、当該周囲の配線密度の最低値、前記領域の配線密度と周辺の配線密度との差分のうち、いずれかを含む条件の組み合わせを求めることを特徴とする請求項7に記載の過研磨条件算出装置。
- 配線密度の異なる複数の領域を間隔を異ならせて配置した試験パターンのレイアウトを取得するステップと、
前記試験パターンに対する研磨の結果を取得するステップと、
前記試験パターンのレイアウトと前記研磨の結果から、過研磨が発生する領域の配線密度と当該領域の周辺の配線密度との関係を過研磨条件として求めるステップと
を含んだことを特徴とする過研磨条件算出方法。 - 配線密度の異なる複数の領域を間隔を異ならせて配置した試験パターンのレイアウトを取得する手順と、
前記試験パターンに対する研磨の結果を取得する手順と、
前記試験パターンのレイアウトと前記研磨の結果から、過研磨が発生する領域の配線密度と当該領域の周辺の配線密度との関係を過研磨条件として求める手順と
をコンピュータに実行させることを特徴とする過研磨条件算出プログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010026352A JP5515816B2 (ja) | 2010-02-09 | 2010-02-09 | 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム、過研磨条件算出装置、過研磨条件算出方法及び過研磨条件算出プログラム |
US13/019,778 US8499259B2 (en) | 2010-02-09 | 2011-02-02 | Polishing estimation/evaluation device, overpolishing condition calculation device, and computer-readable non-transitory medium thereof |
US13/593,558 US8667433B2 (en) | 2010-02-09 | 2012-08-24 | Polishing estimation/evaluation device, overpolishing condition calculation device, and computer-readable non-transitory medium thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010026352A JP5515816B2 (ja) | 2010-02-09 | 2010-02-09 | 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム、過研磨条件算出装置、過研磨条件算出方法及び過研磨条件算出プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011165849A JP2011165849A (ja) | 2011-08-25 |
JP5515816B2 true JP5515816B2 (ja) | 2014-06-11 |
Family
ID=44354649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010026352A Expired - Fee Related JP5515816B2 (ja) | 2010-02-09 | 2010-02-09 | 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム、過研磨条件算出装置、過研磨条件算出方法及び過研磨条件算出プログラム |
Country Status (2)
Country | Link |
---|---|
US (2) | US8499259B2 (ja) |
JP (1) | JP5515816B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013131006A (ja) * | 2011-12-21 | 2013-07-04 | Fujitsu Semiconductor Ltd | レイアウトプログラム、レイアウト装置、レイアウト方法 |
JP5978802B2 (ja) * | 2012-06-28 | 2016-08-24 | 富士通株式会社 | 設計支援プログラム、設計支援装置、および設計支援方法 |
JP6115366B2 (ja) * | 2013-07-12 | 2017-04-19 | 富士通株式会社 | 予測装置、予測プログラム及び予測方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10144635A (ja) * | 1996-11-11 | 1998-05-29 | Sony Corp | 平坦化研磨における研磨後の段差予測方法およびダミーパターン配置方法 |
JP3743120B2 (ja) | 1997-02-21 | 2006-02-08 | ソニー株式会社 | 露光用マスクのマスクパターン設計方法、並びに半導体集積回路の作製方法 |
JP2002198419A (ja) * | 2000-12-26 | 2002-07-12 | Nec Corp | 半導体装置の製造方法、半導体装置の設計方法 |
JP3479052B2 (ja) * | 2001-04-23 | 2003-12-15 | 沖電気工業株式会社 | 半導体装置のダミー配置判定方法 |
JP4318892B2 (ja) | 2002-05-30 | 2009-08-26 | 富士通マイクロエレクトロニクス株式会社 | 電子装置の設計方法および製造方法 |
JP4307022B2 (ja) * | 2002-07-05 | 2009-08-05 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の設計方法、半導体装置の設計プログラム及び半導体装置の設計装置 |
JP2007535118A (ja) | 2003-07-09 | 2007-11-29 | ダイネア ケミカルズ オイ | 化学的機械的な平坦化に用いるための非高分子有機粒子 |
JP4338614B2 (ja) * | 2004-09-29 | 2009-10-07 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2006165376A (ja) | 2004-12-09 | 2006-06-22 | Fujitsu Ltd | 電子装置及びその設計方法 |
US7448014B2 (en) * | 2006-03-08 | 2008-11-04 | International Business Machines Corporation | Design stage mitigation of interconnect variability |
JP2008235623A (ja) | 2007-03-22 | 2008-10-02 | Renesas Technology Corp | 半導体装置の平坦化方法および半導体装置の平坦化システム |
JP5650878B2 (ja) | 2007-06-20 | 2015-01-07 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | ダミーパターンの設計方法、露光マスク、半導体装置、半導体装置の製造方法およびダミーパターンの設計プログラム |
JP2009170632A (ja) | 2008-01-16 | 2009-07-30 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法および半導体装置製造システム |
JP2009182056A (ja) * | 2008-01-29 | 2009-08-13 | Fujitsu Microelectronics Ltd | 半導体装置の設計方法、設計装置及びプログラム |
DE102008021569A1 (de) | 2008-04-30 | 2009-11-05 | Advanced Micro Devices, Inc., Sunnyvale | System und Verfahren zur optischen Endpunkterkennung während des CMP unter Anwendung eines substratüberspannenenden Signals |
JP5282649B2 (ja) * | 2008-09-25 | 2013-09-04 | 富士通株式会社 | レイアウト評価装置、レイアウト評価プログラム、ダミールール生成装置及びダミールール生成プログラム |
JP5504693B2 (ja) * | 2009-05-20 | 2014-05-28 | ソニー株式会社 | 半導体装置の製造方法、半導体装置の製造装置、半導体装置の製造プログラム、マスクデータの生成プログラム |
-
2010
- 2010-02-09 JP JP2010026352A patent/JP5515816B2/ja not_active Expired - Fee Related
-
2011
- 2011-02-02 US US13/019,778 patent/US8499259B2/en not_active Expired - Fee Related
-
2012
- 2012-08-24 US US13/593,558 patent/US8667433B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011165849A (ja) | 2011-08-25 |
US20120323526A1 (en) | 2012-12-20 |
US8499259B2 (en) | 2013-07-30 |
US20110197173A1 (en) | 2011-08-11 |
US8667433B2 (en) | 2014-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5282649B2 (ja) | レイアウト評価装置、レイアウト評価プログラム、ダミールール生成装置及びダミールール生成プログラム | |
JP5504693B2 (ja) | 半導体装置の製造方法、半導体装置の製造装置、半導体装置の製造プログラム、マスクデータの生成プログラム | |
US10496785B2 (en) | Chemical mechanical polishing simulation methods and simulation devices thereof | |
JP5217566B2 (ja) | 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム | |
JP2009111244A (ja) | レイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計装置、およびレイアウト設計方法 | |
JP2009217366A (ja) | 配線モデルライブラリ構築装置及び構築方法、レイアウトパラメータ抽出装置及び抽出方法 | |
JP4768500B2 (ja) | 半導体集積回路の配線レイアウト装置、配線レイアウト方法、及び配線レイアウトプログラム | |
JP5515816B2 (ja) | 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム、過研磨条件算出装置、過研磨条件算出方法及び過研磨条件算出プログラム | |
US20080010934A1 (en) | Method and apparatus for automatic routing yield optimization | |
JP5332295B2 (ja) | ダミーメタル挿入処理プログラム、方法及び装置 | |
US20100076580A1 (en) | Semiconductor integrated circuit design method for determining thickness of wiring based on plural factors contributing to thickness of wiring | |
JP5671357B2 (ja) | リソグラフィ検証装置およびリソグラフィシミュレーションプログラム | |
JP5516223B2 (ja) | ダミーメタル配置評価装置、ダミーメタル配置評価方法及びダミーメタル配置評価プログラム | |
CN113449484A (zh) | 用于制造集成电路的热点避免方法 | |
US8627243B1 (en) | Methods for optimizing conductor patterns for ECP and CMP in semiconductor processing | |
JP2008021001A (ja) | パターン修正装置、パターン最適化装置及び集積回路設計装置 | |
JP5262663B2 (ja) | 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム | |
JP5737044B2 (ja) | 回路のレイアウト装置,処理方法およびプログラム | |
JP2002100548A (ja) | 半導体デバイスの歩留り予測システム、歩留り予測方法、半導体デバイスの設計方法 | |
US9435643B2 (en) | Presumably defective portion decision apparatus, presumably defective portion decision method, fabrication method for semiconductor device and program | |
JP2008210983A (ja) | 信頼性設計支援方法 | |
JP2007080942A (ja) | 配線モデル化手法およびダミーパターンの生成方法 | |
JP2008235623A (ja) | 半導体装置の平坦化方法および半導体装置の平坦化システム | |
JP2008282272A (ja) | 半導体装置の設計支援装置、当該装置としてコンピュータを機能させるためのプログラムおよび記録媒体、ならびに半導体装置の製造方法 | |
JP6115366B2 (ja) | 予測装置、予測プログラム及び予測方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121005 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5515816 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |