JP5515816B2 - 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム、過研磨条件算出装置、過研磨条件算出方法及び過研磨条件算出プログラム - Google Patents

研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム、過研磨条件算出装置、過研磨条件算出方法及び過研磨条件算出プログラム Download PDF

Info

Publication number
JP5515816B2
JP5515816B2 JP2010026352A JP2010026352A JP5515816B2 JP 5515816 B2 JP5515816 B2 JP 5515816B2 JP 2010026352 A JP2010026352 A JP 2010026352A JP 2010026352 A JP2010026352 A JP 2010026352A JP 5515816 B2 JP5515816 B2 JP 5515816B2
Authority
JP
Japan
Prior art keywords
polishing
wiring
overpolishing
wiring density
partial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010026352A
Other languages
English (en)
Other versions
JP2011165849A (ja
Inventor
大輔 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010026352A priority Critical patent/JP5515816B2/ja
Priority to US13/019,778 priority patent/US8499259B2/en
Publication of JP2011165849A publication Critical patent/JP2011165849A/ja
Priority to US13/593,558 priority patent/US8667433B2/en
Application granted granted Critical
Publication of JP5515816B2 publication Critical patent/JP5515816B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18Manufacturability analysis or optimisation for manufacturability
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Description

本発明は、研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム、過研磨条件算出装置、過研磨条件算出方法及び過研磨条件算出プログラムに関する。
半導体集積回路の製造では、ウェハに対して露光、エッチング、堆積(メッキ)、研磨を繰り返して積層構造を構築することで、所望の回路を形成する。この時、一枚のウェハ上に複数の半導体集積回路を同時に形成することで、生産性を高めている。
特に近年では、ウェハ径を大きくして一度に作成する回路数を増大することが求められている。しかし、ウェハの大型化が進むにつれて、ウェハの中心部と周辺部とで均一な加工を施すことが難しくなる一方、回路の微細化が進められ、高精度な加工が要求されている。
例えば、近年主流の銅配線においては、絶縁物上に配線溝を生成し、これに銅メッキを施して溝を銅で埋めるECP( Electro-Chemical Plating)を行なっているが、配線溝と同時に絶縁物上全体をも銅メッキで覆ってしまうので、配線パターンを露出するための研磨にCMP(Chemical Mechanical Polishing)を用いる。
このCMPの結果、ウェハ上に大きな高低差が存在してしまうと、銅配線の高さがばらつきや銅残りによる配線ショートなどが生じる。いずれの場合も、性能の劣化や歩留まりの低下が発生する。
従来は、実際に製造を行い、エラーが発生した後にレイアウトの修正を行っていた。これは実際にウェハを作成するため、費用や時間のコストの面からも非常に効率が悪い。そのため、CMPをシミュレーションして製造前に予測・修正する手法が出てきている。
特開2002−198419号公報 特開2009−4481号公報 特開2009−170632号公報 特開2006−165376号公報 特開2003−347406号公報 特開2008−235623号公報
しかしながら、配線の金属と絶縁体などのように複数素材を研磨すると研磨レートに大きな差ができる。このため、素材の密度分布に偏りがあると、EOE(Edge Over Erosion)とよばれる過研磨現象が生じる。このEOEでは、素材単体の研磨レート以上の急激な過研磨が発生する。
従来は、密度の均一化という目的の元、ダミー配線をレイアウトに挿入によることで、密度均一化がおこなわれていたが、半自動で密度均一化をおこなっても、密度の偏りは残る。この密度の偏りによってEOEが起きるかどうかが不明であった。
EOEは、デザインルールで定められた配線密度の範囲内であっても発生する可能性がある。また、配線密度の範囲を厳しくし、配線密度の下限を上げると、従来以上にダミー配線を挿入することとなり、形状が複雑になり、レイアウトのデータサイズが上昇する。また、実際に使用する配線にダミー配線が近接することで、信号の遅延が変化するなど回路性能が低下する可能性がある。このため、EOEが発生する箇所をピンポイントで修正することが望ましい。
EOEの研磨量のモデルは知られておらず、CMPのシミュレーションなどで事前にEOEの発生を知ることは困難である。しかし、手動で配線密度の均一化をおこなうこととすると、作業量が大きくなり、また、ダミー配線がレイアウト中で不規則に並ぶのでレイアウト用のデータのサイズが大きくなる。
このため、EOEの発生を抑制するレイアウトを効率よく作成する技術の実現が重要な課題であった。
開示の技術は、上記に鑑みてなされたものであって、CMPにおける過研磨の発生を抑止する研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム、過研磨条件算出装置、過研磨条件算出方法及び過研磨条件算出プログラムを提供することを目的とする。
本願の開示する研磨予測評価装置、研磨予測評価方法及び研磨予測評価プログラムは、集積回路のレイアウトを複数の部分領域に分割する。そして、開示の装置、方法及びプログラムは、部分領域の配線密度と当該部分領域の周辺の配線密度に基づいて過研磨条件を参照し、分割によって得られた複数の部分領域から過研磨が発生する部分領域を抽出する。加えて、開示の装置、方法及びプログラムは、過研磨が発生する部分領域について、当該部分領域内のダミー配線と当該部分領域の周辺のダミー配線とのうち少なくとも一方を修正して前記過研磨が発生する部分領域の数を減少させる。
また、本願の開示する過研磨条件算出装置、過研磨条件算出方法及び過研磨条件算出プログラムは、配線密度の異なる複数の領域を間隔を異ならせて配置した試験パターンのレイアウトと、試験パターンに対する研磨の結果を取得する。そして、開示の装置、方法及びプログラムは、試験パターンのレイアウトと研磨の結果から、過研磨が発生する領域の配線密度と当該領域の周辺の配線密度との関係を過研磨条件として求める。
本願の開示の装置、方法及びプログラムによれば、CMPにおける過研磨の発生を抑止する研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム、過研磨条件算出装置、過研磨条件算出方法及び過研磨条件算出プログラムを得ることができるという効果を奏する。
図1は、本実施例にかかるLSI(大規模集積回路)製造システムの概要構成を示す概要構成図である。 図2は、CMPの評価と危険度についての説明図である。 図3は、CMPの削れ量についての説明図である。 図4は、EOEについての説明図である。 図5は、EOEの発生箇所の抽出についての説明図である。 図6は、ダミー配線の修正についての説明図である。 図7は、過研磨条件を求める試験パターンの具体例である。 図8は、研磨予測評価装置20の処理動作を説明するフローチャートである。 図9は、図8に示したホットスポット抽出処理の詳細について説明するフローチャートである。 図10は、図8に示したホットスポットダミー変更処理の詳細について説明するフローチャートである。 図11は、図8に示したホットスポット周辺ダミー変更処理の詳細について説明するフローチャートである。 図12は、研磨予測評価装置20が使用するメッシュのデータの説明図である。 図13は、ダミールールの具体例の説明図である。 図14は、過研磨条件算出プログラムの実施例である。 図15は、研磨予測評価プログラムの実施例である。
以下に、本願の開示する研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム、過研磨条件算出装置、過研磨条件算出方法及び過研磨条件算出プログラムの実施例を図面に基づいて詳細に説明する。なお、この実施例は開示の技術を限定するものではない。
・システムの構成
図1は、本実施例にかかるLSI(大規模集積回路)製造システムの概要構成を示す概要構成図である。図1に示したようにLSI製造システム10は、レイアウト設計装置11、製造装置12、CMPエラーチェック装置13、研磨予測評価装置20、過研磨条件算出装置30を有する。
レイアウト設計装置11は、LSIの回路レイアウトを設計する装置であり、設計した回路レイアウトをまず研磨予測評価装置20に出力する。研磨予測評価装置20は、回路レイアウトからCMPの実行結果を予測して評価し、評価結果、もしくはレイアウトの修正内容をレイアウト設計装置11に返す。
レイアウト設計装置11は、研磨予測評価装置20の評価結果が不十分であればレイアウトの修正を行ない、回路レイアウトを製造装置12に出力する。
製造装置12は、レイアウト設計装置11から取得した回路レイアウトに基づいてLSIを製造する。具体的には、製造装置12は、1層ごと(露光、エッチング、堆積(メッキ)、研磨の一巡)にCMPエラーチェック装置13によって実際の研磨実行後の状態を評価し、レイアウト設計装置11に戻す。
レイアウト設計装置11は、CMPエラーチェック装置13の評価結果を回路レイアウトに反映し、最終的なレイアウトを決定し、例えば量産ラインに渡す。
研磨予測評価装置20は、その内部に分割部21、過研磨領域抽出部22およびダミー修正部23を有する。分割部21は、レイアウト設計装置11から受け取った回路レイアウトをメッシュに分割する。ここで、回路レイアウトは、上述した露光、エッチング、堆積(メッキ)、研磨の一巡によって形成する単層回路レイアウトを複数積層したものである。分割部21は、複数の単層回路レイアウトの各々を部分領域であるメッシュに分割する。メッシュの形状は、例えばレイアウトを一辺が10μm〜100μmの正方形である。
過研磨領域抽出部22は、過研磨条件算出装置30が出力する過研磨条件を参照し、分割部21による分割によって得られた複数のメッシュから、過研磨が発生する部分領域を抽出する。
ダミー修正部23は、過研磨が発生するメッシュについて、当該メッシュ内のダミー配線と当該メッシュの周辺のダミー配線とのうち少なくとも一方を修正して過研磨が発生するメッシュの数を減少させる。ダミー修正部23は、修正の結果をレイアウト設計装置11に出力する。
過研磨条件算出装置30は、メッシュの配線密度と当該メッシュの周辺の配線密度に基づいて当該部分領域近傍において過研磨が発生するか否かを示す過研磨条件を研磨予測評価装置20に出力する。具体的には、過研磨条件算出装置30は、試験パターン取得部31、研磨結果取得部32および条件算出部33を有する。
試験パターン取得部31は、配線密度の異なる複数のメッシュを間隔を異ならせて配置した試験パターンのレイアウトを取得する。また、研磨結果取得部32は、試験パターンに対する研磨の結果を取得する。条件算出部33は、試験パターンのレイアウトと研磨の結果から、過研磨が発生するメッシュの配線密度と当該メッシュの周辺の配線密度との関係を過研磨条件として求める。
・CMPのばらつきとEOE
図2は、CMPの評価と危険度についての説明図である。図2では、CMPの結果、表面に凹凸ができている。凸部はECPによって堆積した銅が残ったことによって生じており、銅配線の間を絶縁すべき酸化物(例えば酸化シリコン)の上に残った銅が配線ショートの原因となる。また、凹部はECPによって堆積した銅を削りすぎたことによって生じており、配線抵抗が大きくなり、回路性能悪化の原因となる。
図3は、CMPの削れ量についての説明図である。CMPによる研磨レート、すなわち時間当たりの削れ量は、配線密度に加え、配線の幅によっても変化する。図3に示したように、配線密度が50%であっても、配線幅が大きい場合には配線部分が大きく削られる。これは、銅が酸化物に対して削れ易いことによる。配線密度が小さい場合も、酸化物の幅も小さくなるので全体として削れ易くなる。これに対して、配線密度が中程度である場合、酸化物の幅がCMPに対して十分に頑健であり、かつ適切な間隔で配置されることとなるので、研磨レートは小さくなる。
図4は、EOEについての説明図である。配線密度の異なる領域が隣接していると、領域の隣接箇所近傍で、元々の研磨レート以上に削れるEOEが発生する場合がある。図4に示した例では、配線密度が低く研磨レートの低い領域と、配線密度が高く研磨レートの高い領域とが隣接し、高研磨レート側でEOEが発生している。
・過研磨条件
EOEが発生するには、該当箇所の密度(density)、周囲を含めた広い範囲での密度(effective density)、周囲の最低密度、densityとeffective densityの差分などの組み合わせが条件となる。過研磨条件算出装置30は、このEOEが発生する条件を求めるため、試験パターン(TEG:test element group)の研磨結果からEOEが発生している箇所を測定し、条件式を算出する。
研磨予測評価装置20は、実際のチップデータにダミーを挿入し、過研磨条件式を元にEOEの発生箇所(hot-spot)を求める。ダミーの挿入方法は既存の任意の手法を用いることができる。
図5は、EOEの発生箇所の抽出についての説明図である。図5に示したように、対象のメッシュに対し、所定の距離内に存在するメッシュの配線密度の平均値を周辺の配線密度として用いる。所定の距離は、図5に示したエフェクティブレングスであり、エフェクティブレングスに少なくとも一部が含まれるメッシュが対象メッシュに対する周辺メッシュである。
研磨予測評価装置20は、対象メッシュと周辺メッシュの配線密度と過研磨条件式を用い、EOEが発生するメッシュを抽出する。そして、EOEが発生するメッシュについては、ダミー配線の修正を行なう。
図6は、ダミー配線の修正についての説明図である。図6に示した例では、ダミー配線(ダミーメタル)を少なくし、対象メッシュの配線密度を下げる修正を行なっている。このように、配線密度を下げることで、周辺メッシュの配線密度との差が小さくなり、EOEの発生を解消できる可能性がある。
同様に、周辺メッシュのダミー配線を多くして配線密度を上げることでもEOEの発生を解消できる可能性がある。ダミー配線の修正は、具体的にはダミー配線の配置を規定するダミールールを選択することで行なう。
図7は、過研磨条件を求める試験パターンの具体例である。図7に示した例では、試験パターンの上方は配線密度が0%の領域に配線密度100%の領域を間隔を変えて配置している。
図7に示した例では、左側ほど配線密度100%の領域の間隔が狭く、右側ほど配線密度100%の領域の間隔が広い。配線密度100%の領域の間隔が狭いと、近傍の配線密度100%の領域が周辺領域となって配線密度の差が小さくなるので、EOEは発生しない。一方、配線密度100%の領域の間隔が広いと、近傍の配線密度100%の領域が周辺領域に含まれず、EOEが発生する。そこで、EOEが試験パターン上のどの位置から発生するかによってエフェクティブレングスを得ることができる。
さらに、図7に示した試験パターンでは、配線密度が0%の領域に対し、配線密度10%まで順次密度を変え配線密度100%の領域と同様の配置を行なっている。この配置に対する研磨結果から、周辺の配線密度が0%の状態における、配線密度とエフェクティブレングスの関係を求めることができる。
さらに、図7に示した試験パターンでは、配線密度が0%の領域に対し、配線密度5%から95%まで順次密度を変え、充分な間隔を空けた配置を行なっている。この配置に対する研磨結果から、周辺の配線密度が0%の状態においてEOEが発生する配線密度の条件を求めることができる。
同様に、図7に示した試験パターンでは、配線密度が5〜50%の領域に対し、配線密度5%から95%まで順次密度を変え、充分な間隔を空けた配置を行なっている。この配置に対する研磨結果から、EOEが発生する周辺の配線密度と対象の配線密度の関係の条件を求めることができる。
・処理動作の説明
図8は、研磨予測評価装置20の処理動作を説明するフローチャートである。分割部21は、まず、回路レイアウトの層(レイヤ)を選択し(S101)、選択したレイヤの回路レイアウトを分割してメッシュ情報を作成する(S102)。過研磨領域抽出部22は、メッシュ情報と過研磨条件から、EOEが発生するメッシュ、すなわちホットスポットを抽出する(S103)。
ダミー修正部23は、抽出されたホットスポットのダミー配線を変更する(S104)。その後、過研磨領域抽出部22は、ダミー配線が修正されたレイアウトから再度ホットスポットを抽出してホットスポットをアップデートする(S105)。
ダミー修正部23は、アップデートされたホットスポットについて、ホットスポットの周辺メッシュのダミー配線を変更する(S106)。その後、過研磨領域抽出部22は、ダミー配線が修正されたレイアウトから再度ホットスポットを抽出してホットスポットをアップデートする(S107)。
ステップS107の後、分割部21は、全てのレイヤを選択したかを判定し(S108)、未選択のレイヤが残っていれば(S108,No)、レイヤの選択に戻る(S101)。そして、全てのレイヤが選択されていれば(S108,Yes)、ダミー修正部23は、最終的に残ったホットスポットをホットスポットレポートとして出力し、また、変更したダミーの情報を出力して(S109)、処理を終了する。
図9は、図8に示したホットスポット抽出処理の詳細について説明するフローチャートである。ホットスポット抽出処理が開始されると、過研磨領域抽出部22は、選択中のレイヤのメッシュを1つ選択し(S201)、過研磨条件式に当てはめてホットスポットであるかを判定する(S202)。その後、過研磨領域抽出部22は、全てのメッシュを選択したかを判定し(S203)、未選択のメッシュが残っていれば(S203,No)、メッシュの選択に戻る(S201)。全てのレイヤが選択されていれば(S203,Yes)、過研磨領域検出部23は、ホットスポット処理を終了する。
図10は、図8に示したホットスポットダミー変更処理の詳細について説明するフローチャートである。ホットスポットダミー変更処理が開始されると、ダミー修正部23は、ホットスポットを1つ選択する(S301)。さらに、ダミー修正部23は、ダミールールを選択して(S302)ダミー配線を変更し(S303)、変更結果を評価する(S304)。
その後、ダミー修正部23は、全てのダミールールを選択したかを判定し(S305)、未選択のダミールールが残っていれば(S305,No)、ダミールールの選択に戻る(S302)。全てのダミールールが選択されていれば(S305,Yes)、ダミー修正部23は、各ダミールールを適用した際の評価結果を比較し、最適なダミールールを選択する(S306)。
具体的には、ダミー修正部23は、各ダミールールの適用結果について、選択中のホットスポット自体が解消するか、選択中のホットスポットの周辺メッシュに含まれる他のホットスポットの数がどのように変化するかによって最適なダミールールを選択する。ホットスポットが同数となるダミールールについては、より周辺の配線密度に近くなるダミールールを優先して選択し、周辺での密度バラツキの低減を図る。なお、ここでは全てのダミールールを順次選択して試行する場合を例示したが、元々のレイアウトで指定されていたダミールールよりも低密度のダミールールから選択することとしても良い。
最適なダミールールの選択後、ダミー修正部23は、全てのホットスポットを選択したかを判定し(S307)、未選択のホットスポットが残っていれば(S307,No)、ホットスポットの選択に戻る(S301)。全てのホットスポットが選択されていれば(S307,Yes)、ダミー修正部23は、ホットスポットダミー変更処理を終了する。
図11は、図8に示したホットスポット周辺ダミー変更処理の詳細について説明するフローチャートである。ホットスポット周辺ダミー変更処理が開始されると、ダミー修正部23は、ホットスポットを1つ選択する(S401)。さらに、ダミー修正部23は、選択したホットスポットのエフェクティブレングス内のメッシュのうち、ホットスポットとの密度差が多い順に所定数のメッシュを選択する(S402)。
そして、ダミー修正部23は、ダミールールを選択して(S403)、選択した所定数のメッシュのダミー配線を変更し(S404)、変更結果を評価する(S405)。その後、ダミー修正部23は、全てのダミールールを選択したかを判定し(S406)、未選択のダミールールが残っていれば(S406,No)、ダミールールの選択に戻る(S403)。全てのダミールールが選択されていれば(S406,Yes)、ダミー修正部23は、各ダミールールを適用した際の評価結果を比較し、最適なダミールールを選択する(S407)。
具体的には、ダミー修正部23は、各ダミールールの適用結果について、選択中のホットスポット自体が解消するか、選択中のホットスポットの周辺メッシュに含まれる他のホットスポットの数がどのように変化するかによって最適なダミールールを選択する。ホットスポットが同数となるダミールールについては、より周辺の配線密度に近くなるダミールールを優先して選択し、周辺での密度バラツキの低減を図る。なお、ここでは全てのダミールールを順次選択して試行する場合を例示したが、元々のレイアウトで指定されていたダミールールよりも高密度のダミールールから選択することとしても良い。
最適なダミールールの選択後、ダミー修正部23は、ホットスポットが解消したかを判定する(S408)。ホットスポットが解消していなければ(S408,No)、選択中のホットスポットの周辺メッシュを全て選択したかを判定する(S409)。未選択の周辺メッシュが残っている場合、ダミー修正部23は周辺メッシュの選択に戻る(S402)。
全ての周辺メッシュを選択済みである場合(S409,Yes)、もしくはホットスポットが解消した場合(S407)、ダミー修正部23は、全てのホットスポットを選択したかを判定する(S410)。未選択のホットスポットが残っていれば(S410,No)、ダミー修正部23は、ホットスポットの選択に戻る(S401)。全てのホットスポットが選択されていれば(S410,Yes)、ダミー修正部23は、ホットスポット周辺ダミー変更処理を終了する。
・データの具体例
図12は、研磨予測評価装置20が使用するメッシュのデータの説明図である。図12に示したメッシュのデータは、層(Lay)、メッシュ座標x、メッシュ座標y、配線密度dens、ダミー配線密度ddensの項目を有する。さらに、図12に示したメッシュのデータは、エフェクティブレングスでの配線密度eff、エラー情報err、ダミー変更情報dumの項目を有する。
層(Lay)の項目は、回路レイアウトのうち、どのレイヤのレイアウトを分割したメッシュであるかを示す。メッシュ座標xとメッシュ座標yは、分割して得られたメッシュの位置を示すことでメッシュを特定する情報する情報である。配線密度densは、そのメッシュの配線密度を示し、ダミー配線密度ddensは配線密度のうち、どれだけがダミー配線によるものであるかを示す。
エフェクティブレングスでの配線密度effは、そのメッシュからエフェクティブレングス内に位置する周辺メッシュの配線密度の平均値である。エラー情報errは、そのメッシュが過研磨の発生するメッシュ、すなわちホットスポットであるかを示す情報であり、値が1の場合にホットスポットであり、0の場合にホットスポットでないことを示す。ダミー変更情報dumは、ダミー配線の修正を行なったかいなか、ダミー配線の修正を行なった場合は修正後に適用するダミールールが何であるかを示す情報である。
図12に示した例では、回路レイアウトは6層であり、Layの値は1〜6のいずれかをとる。また、単層の回路レイアウトをxy方向に10μm毎に300個に分割しており、xyはそれぞれ10単位で0〜2990のいずれかの値を取る。
具体的には、図12に示した例では、1層目の(x,y)=(0,0)のメッシュは、dens=0.38,eff=0.34,ddens=0.2,err=0,dum=0である。また、1層目の(x,y)=(0,10)のメッシュは、dens=0.27,eff=0.33、ddens=0.2,err=0,dum=0である。
同様に、1層目の(x,y)=(0,20)のメッシュは、dens=0.25,eff=0.33,ddens=0.2,err=0,dum=0であり、1層目の(x,y)=(0,30)のメッシュは、dens=0.6,eff=0.36,ddens=0.2,err=1,dum=0である。そして、6層目の(x,y)=(2990,2990)のメッシュは、dens=0.38,eff=0.24,ddens=0.15,err=0,dum=0である。
ダミー変更情報dumの項目は、値が0である場合にダミーの修正をしていないこと、すなわち元々のレイアウトのままであることを示し、値が0以外である場合は、修正後に適用するダミールールのセット番号を示す。
図13は、ダミールールの具体例の説明図である。ダミールールは、セット番号、sizeX、sizeY、offsetX、offsetY、spaceX、spaceYの項目を有する。セット番号は、ダミールールの識別番号であり、0以外の値をとる。sizeXは挿入するダミー配線のX方向の長さを示し、sizeYは挿入するダミー配線のY方向の長さを示す。offsetXは、複数のダミー配線を挿入する際にX方向にどれだけずらして配置するかを示し、offsetYは、複数のダミー配線を挿入する際にY方向にどれだけずらして配置するかを示す。spaceXは、複数のダミー配線を挿入する際にX方向に設けるダミー配線間の間隔を示し、spaceYは、複数のダミー配線を挿入する際にY方向に設けるダミー配線間の間隔を示す。
・プログラムの実施例
図14は、過研磨条件算出プログラムの実施例である。図14に示したコンピュータシステム1は、CPU(Central Processing Unit)2、メモリ3、HDD(Hard Disk Drive)4、インタフェースボード5を有する。
HDD4は、磁気ディスクに過研磨条件算出プログラム30aを保持する。コンピュータ1が過研磨条件算出プログラム30aをメモリ3に展開して実行すると、試験パターン取得プロセス31a、研磨結果取得プロセス32a、条件算出プロセス33aが実行されることとなる。試験パターン取得プロセス31aは、図1に示した試験パターン取得部31に対応する処理を行なう。研磨結果取得プロセス32aは、図1に示した研磨結果取得部32に対応する処理を行なう。条件算出プロセス33aは、図1に示した条件算出プロセス33に対応する処理を行なう。
このように、コンピュータ1は、過研磨条件算出プログラム30aを読み出して実行することで、過研磨条件算出装置として動作することができる。なお、各プロセスが使用するデータはインタフェースボード5を介して外部から取得することができ、また、各プロセスが出力するデータはインタフェースボード5を介して外部に出力することができる。
図15は、研磨予測評価プログラムの実施例である。図15に示したコンピュータシステム1は、CPU(Central Processing Unit)2、メモリ3、HDD(Hard Disk Drive)4、インタフェースボード5を有する。
HDD4は、磁気ディスクに研磨予測評価プログラム20aを保持する。コンピュータ1が研磨予測評価プログラム20aをメモリ3に展開して実行すると、分割プロセス21a、過研磨領域抽出プロセス22a、ダミー修正プロセス23aが実行されることとなる。分割プロセス21aは、図1に示した分割部21に対応する処理を行なう。過研磨領域抽出プロセス22aは、図1に示した過研磨領域抽出部22に対応する処理を行なう。ダミー修正プロセス23aは、図1に示したダミー修正プロセス23に対応する処理を行なう。
このように、コンピュータ1は、研磨予測評価プログラム20aを読み出して実行することで、過研磨条件算出装置として動作することができる。なお、各プロセスが使用するデータはインタフェースボード5を介して外部から取得することができ、また、各プロセスが出力するデータはインタフェースボード5を介して外部に出力することができる。
なお、研磨予測評価プログラム20aを実行するコンピュータと過研磨条件算出プログラム30aを実行するコンピュータとは同一であってもよいし、異なるコンピュータであってもよい。また、図14,図15ではHDDにプログラムを格納する場合を例に説明したが、CD(Compact Disc)など任意の記録媒体をプログラムの格納先として用いることができる。
上述してきたように、本実施例に開示した装置、方法およびプログラムでは、集積回路のレイアウトを複数のメッシュに分割し、メッシュの配線密度と周辺メッシュの配線密度に基づいて過研磨条件を参照し、EOEが発生するメッシュを抽出する。そして、開示の装置、方法、プログラムでは、EOEが発生するメッシュや周辺メッシュのダミー配線を修正することで、EOEの発生を抑える。
開示の装置、方法、プログラムは、メッシュの配線密度、周辺のメッシュの配線密度、周囲のメッシュの配線密度の最低値、メッシュの配線密度と周辺メッシュの配線密度との差分などを含む条件の組み合わせを過研磨条件として使用する。このため、簡易な処理でEOEの発生箇所を抽出することができる。過研磨条件における周辺メッシュの配線密度は、対象のメッシュから所定の距離内に存在するメッシュの配線密度の平均値とすることで、データ量を抑制し、簡易な処理手判定を行なうことができる。
開示の装置、方法、プログラムは、EOEが発生するメッシュについて、該当メッシュのダミー配置を修正した後、修正後のレイアウトについて再度EOEが発生するメッシュの抽出を行い、残ったメッシュについては周辺メッシュのダミー修正を行なう。このため、効率的にEOE発生箇所を減少させることができる。
1 コンピュータ
2 CPU
3 メモリ
4 HDD
5 インタフェースボード
10 LSI製造システム
11 レイアウト設計装置
12 製造装置
13 CMPエラーチェック装置
20 研磨予測評価装置
20a 研磨予測評価プログラム
21 分割部
21a 分割プロセス
22 過研磨領域抽出部
22a 過研磨領域抽出プロセス
23 ダミー修正部
23a ダミー修正プロセス
30 過研磨条件算出装置
30a 過研磨条件算出プロセス
31 試験パターン取得部
31a 試験パターン取得プロセス
32 研磨結果取得部
32a 研磨結果取得プロセス
33 条件算出部
33a 条件算出プロセス

Claims (10)

  1. 堆積工程と研磨工程とを経て形成する集積回路のレイアウトを複数の部分領域に分割する分割部と、
    前記部分領域の配線密度と当該部分領域の周辺の配線密度に基づいて当該部分領域近傍において過研磨が発生するか否かを示す過研磨条件であって、配線密度の異なる複数の領域を間隔を異ならせて配置した試験パターンに対する研磨の結果ならびに前記試験パターンのレイアウトから算出された、過研磨が発生する領域の配線密度と当該領域の周辺の配線密度との関係を示す過研磨条件を参照し、前記分割部による分割によって得られた複数の部分領域から前記過研磨が発生する部分領域を抽出する過研磨領域抽出部と、
    前記過研磨領域抽出部によって抽出された過研磨が発生する部分領域について、当該部分領域内のダミー配線と当該部分領域の周辺のダミー配線とのうち少なくとも一方を修正して前記過研磨が発生する部分領域の数を減少させるダミー修正部と
    を備えたことを特徴とする研磨予測評価装置。
  2. 前記過研磨条件は、前記部分領域の配線密度、当該部分領域の周辺の配線密度、当該周囲の配線密度の最低値、前記部分領域の配線密度と周辺の配線密度との差分のうち、いずれかを含む条件の組み合わせであることを特徴とする請求項1に記載の研磨予測評価装置。
  3. 前記過研磨条件は、前記部分領域から所定の距離内に存在する部分領域の配線密度の平均値を前記周辺の配線密度として用いることを特徴とする請求項1または2に記載の研磨予測評価装置。
  4. 前記過研磨領域抽出部は、前記ダミー修正部によって前記過研磨が発生する部分領域のダミー配線を修正した後、再度前記過研磨が発生する部分領域を抽出し、前記ダミー修正部は、前記過研磨が発生した部分領域に対するダミー配線の修正を行なった後に前記過研磨領域抽出部が抽出した部分領域の周辺の部分領域に対してダミー配線の修正を行なうことを特徴とする請求項1〜3のいずれか一つに記載の研磨予測評価装置。
  5. 堆積工程と研磨工程とを経て形成する集積回路のレイアウトを複数の部分領域に分割するステップと、
    前記部分領域の配線密度と当該部分領域の周辺の配線密度に基づいて当該部分領域近傍において過研磨が発生するか否かを示す過研磨条件であって、配線密度の異なる複数の領域を間隔を異ならせて配置した試験パターンに対する研磨の結果ならびに前記試験パターンのレイアウトから算出された、過研磨が発生する領域の配線密度と当該領域の周辺の配線密度との関係を示す過研磨条件を参照し、前記分割によって得られた複数の部分領域から前記過研磨が発生する部分領域を抽出するステップと、
    前記抽出された過研磨が発生する部分領域について、当該部分領域内のダミー配線と当該部分領域の周辺のダミー配線とのうち少なくとも一方を修正して前記過研磨が発生する部分領域の数が減少させるステップと
    を含んだことを特徴とする研磨予測評価方法。
  6. 堆積工程と研磨工程とを経て形成する集積回路のレイアウトを複数の部分領域に分割する手順と、
    前記部分領域の配線密度と当該部分領域の周辺の配線密度に基づいて当該部分領域近傍において過研磨が発生するか否かを示す過研磨条件であって、配線密度の異なる複数の領域を間隔を異ならせて配置した試験パターンに対する研磨の結果ならびに前記試験パターンのレイアウトから算出された、過研磨が発生する領域の配線密度と当該領域の周辺の配線密度との関係を示す過研磨条件を参照し、前記分割によって得られた複数の部分領域から前記過研磨が発生する部分領域を抽出する手順と、
    前記抽出された過研磨が発生する部分領域について、当該部分領域内のダミー配線と当該部分領域の周辺のダミー配線とのうち少なくとも一方を修正して前記過研磨が発生する部分領域の数が減少させる手順と
    をコンピュータに実行させることを特徴とする研磨予測評価プログラム。
  7. 配線密度の異なる複数の領域を間隔を異ならせて配置した試験パターンのレイアウトを取得する試験パターン取得部と、
    前記試験パターンに対する研磨の結果を取得する研磨結果取得部と、
    前記試験パターンのレイアウトと前記研磨の結果から、過研磨が発生する領域の配線密度と当該領域の周辺の配線密度との関係を過研磨条件として求める条件算出部と
    を備えたことを特徴とする過研磨条件算出装置。
  8. 前記条件算出部は、前記領域の配線密度、当該領域の周辺の配線密度、当該周囲の配線密度の最低値、前記領域の配線密度と周辺の配線密度との差分のうち、いずれかを含む条件の組み合わせを求めることを特徴とする請求項7に記載の過研磨条件算出装置。
  9. 配線密度の異なる複数の領域を間隔を異ならせて配置した試験パターンのレイアウトを取得するステップと、
    前記試験パターンに対する研磨の結果を取得するステップと、
    前記試験パターンのレイアウトと前記研磨の結果から、過研磨が発生する領域の配線密度と当該領域の周辺の配線密度との関係を過研磨条件として求めるステップと
    を含んだことを特徴とする過研磨条件算出方法。
  10. 配線密度の異なる複数の領域を間隔を異ならせて配置した試験パターンのレイアウトを取得する手順と、
    前記試験パターンに対する研磨の結果を取得する手順と、
    前記試験パターンのレイアウトと前記研磨の結果から、過研磨が発生する領域の配線密度と当該領域の周辺の配線密度との関係を過研磨条件として求める手順と
    をコンピュータに実行させることを特徴とする過研磨条件算出プログラム。
JP2010026352A 2010-02-09 2010-02-09 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム、過研磨条件算出装置、過研磨条件算出方法及び過研磨条件算出プログラム Expired - Fee Related JP5515816B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010026352A JP5515816B2 (ja) 2010-02-09 2010-02-09 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム、過研磨条件算出装置、過研磨条件算出方法及び過研磨条件算出プログラム
US13/019,778 US8499259B2 (en) 2010-02-09 2011-02-02 Polishing estimation/evaluation device, overpolishing condition calculation device, and computer-readable non-transitory medium thereof
US13/593,558 US8667433B2 (en) 2010-02-09 2012-08-24 Polishing estimation/evaluation device, overpolishing condition calculation device, and computer-readable non-transitory medium thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010026352A JP5515816B2 (ja) 2010-02-09 2010-02-09 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム、過研磨条件算出装置、過研磨条件算出方法及び過研磨条件算出プログラム

Publications (2)

Publication Number Publication Date
JP2011165849A JP2011165849A (ja) 2011-08-25
JP5515816B2 true JP5515816B2 (ja) 2014-06-11

Family

ID=44354649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010026352A Expired - Fee Related JP5515816B2 (ja) 2010-02-09 2010-02-09 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム、過研磨条件算出装置、過研磨条件算出方法及び過研磨条件算出プログラム

Country Status (2)

Country Link
US (2) US8499259B2 (ja)
JP (1) JP5515816B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013131006A (ja) * 2011-12-21 2013-07-04 Fujitsu Semiconductor Ltd レイアウトプログラム、レイアウト装置、レイアウト方法
JP5978802B2 (ja) * 2012-06-28 2016-08-24 富士通株式会社 設計支援プログラム、設計支援装置、および設計支援方法
JP6115366B2 (ja) * 2013-07-12 2017-04-19 富士通株式会社 予測装置、予測プログラム及び予測方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144635A (ja) * 1996-11-11 1998-05-29 Sony Corp 平坦化研磨における研磨後の段差予測方法およびダミーパターン配置方法
JP3743120B2 (ja) 1997-02-21 2006-02-08 ソニー株式会社 露光用マスクのマスクパターン設計方法、並びに半導体集積回路の作製方法
JP2002198419A (ja) * 2000-12-26 2002-07-12 Nec Corp 半導体装置の製造方法、半導体装置の設計方法
JP3479052B2 (ja) * 2001-04-23 2003-12-15 沖電気工業株式会社 半導体装置のダミー配置判定方法
JP4318892B2 (ja) 2002-05-30 2009-08-26 富士通マイクロエレクトロニクス株式会社 電子装置の設計方法および製造方法
JP4307022B2 (ja) * 2002-07-05 2009-08-05 富士通マイクロエレクトロニクス株式会社 半導体装置の設計方法、半導体装置の設計プログラム及び半導体装置の設計装置
JP2007535118A (ja) 2003-07-09 2007-11-29 ダイネア ケミカルズ オイ 化学的機械的な平坦化に用いるための非高分子有機粒子
JP4338614B2 (ja) * 2004-09-29 2009-10-07 シャープ株式会社 半導体装置およびその製造方法
JP2006165376A (ja) 2004-12-09 2006-06-22 Fujitsu Ltd 電子装置及びその設計方法
US7448014B2 (en) * 2006-03-08 2008-11-04 International Business Machines Corporation Design stage mitigation of interconnect variability
JP2008235623A (ja) 2007-03-22 2008-10-02 Renesas Technology Corp 半導体装置の平坦化方法および半導体装置の平坦化システム
JP5650878B2 (ja) 2007-06-20 2015-01-07 ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. ダミーパターンの設計方法、露光マスク、半導体装置、半導体装置の製造方法およびダミーパターンの設計プログラム
JP2009170632A (ja) 2008-01-16 2009-07-30 Fujitsu Microelectronics Ltd 半導体装置の製造方法および半導体装置製造システム
JP2009182056A (ja) * 2008-01-29 2009-08-13 Fujitsu Microelectronics Ltd 半導体装置の設計方法、設計装置及びプログラム
DE102008021569A1 (de) 2008-04-30 2009-11-05 Advanced Micro Devices, Inc., Sunnyvale System und Verfahren zur optischen Endpunkterkennung während des CMP unter Anwendung eines substratüberspannenenden Signals
JP5282649B2 (ja) * 2008-09-25 2013-09-04 富士通株式会社 レイアウト評価装置、レイアウト評価プログラム、ダミールール生成装置及びダミールール生成プログラム
JP5504693B2 (ja) * 2009-05-20 2014-05-28 ソニー株式会社 半導体装置の製造方法、半導体装置の製造装置、半導体装置の製造プログラム、マスクデータの生成プログラム

Also Published As

Publication number Publication date
JP2011165849A (ja) 2011-08-25
US20120323526A1 (en) 2012-12-20
US8499259B2 (en) 2013-07-30
US20110197173A1 (en) 2011-08-11
US8667433B2 (en) 2014-03-04

Similar Documents

Publication Publication Date Title
JP5282649B2 (ja) レイアウト評価装置、レイアウト評価プログラム、ダミールール生成装置及びダミールール生成プログラム
JP5504693B2 (ja) 半導体装置の製造方法、半導体装置の製造装置、半導体装置の製造プログラム、マスクデータの生成プログラム
US10496785B2 (en) Chemical mechanical polishing simulation methods and simulation devices thereof
JP5217566B2 (ja) 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム
JP2009111244A (ja) レイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計装置、およびレイアウト設計方法
JP2009217366A (ja) 配線モデルライブラリ構築装置及び構築方法、レイアウトパラメータ抽出装置及び抽出方法
JP4768500B2 (ja) 半導体集積回路の配線レイアウト装置、配線レイアウト方法、及び配線レイアウトプログラム
JP5515816B2 (ja) 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム、過研磨条件算出装置、過研磨条件算出方法及び過研磨条件算出プログラム
US20080010934A1 (en) Method and apparatus for automatic routing yield optimization
JP5332295B2 (ja) ダミーメタル挿入処理プログラム、方法及び装置
US20100076580A1 (en) Semiconductor integrated circuit design method for determining thickness of wiring based on plural factors contributing to thickness of wiring
JP5671357B2 (ja) リソグラフィ検証装置およびリソグラフィシミュレーションプログラム
JP5516223B2 (ja) ダミーメタル配置評価装置、ダミーメタル配置評価方法及びダミーメタル配置評価プログラム
CN113449484A (zh) 用于制造集成电路的热点避免方法
US8627243B1 (en) Methods for optimizing conductor patterns for ECP and CMP in semiconductor processing
JP2008021001A (ja) パターン修正装置、パターン最適化装置及び集積回路設計装置
JP5262663B2 (ja) 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム
JP5737044B2 (ja) 回路のレイアウト装置,処理方法およびプログラム
JP2002100548A (ja) 半導体デバイスの歩留り予測システム、歩留り予測方法、半導体デバイスの設計方法
US9435643B2 (en) Presumably defective portion decision apparatus, presumably defective portion decision method, fabrication method for semiconductor device and program
JP2008210983A (ja) 信頼性設計支援方法
JP2007080942A (ja) 配線モデル化手法およびダミーパターンの生成方法
JP2008235623A (ja) 半導体装置の平坦化方法および半導体装置の平坦化システム
JP2008282272A (ja) 半導体装置の設計支援装置、当該装置としてコンピュータを機能させるためのプログラムおよび記録媒体、ならびに半導体装置の製造方法
JP6115366B2 (ja) 予測装置、予測プログラム及び予測方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140317

R150 Certificate of patent or registration of utility model

Ref document number: 5515816

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees