JP5516223B2 - ダミーメタル配置評価装置、ダミーメタル配置評価方法及びダミーメタル配置評価プログラム - Google Patents
ダミーメタル配置評価装置、ダミーメタル配置評価方法及びダミーメタル配置評価プログラム Download PDFInfo
- Publication number
- JP5516223B2 JP5516223B2 JP2010184403A JP2010184403A JP5516223B2 JP 5516223 B2 JP5516223 B2 JP 5516223B2 JP 2010184403 A JP2010184403 A JP 2010184403A JP 2010184403 A JP2010184403 A JP 2010184403A JP 5516223 B2 JP5516223 B2 JP 5516223B2
- Authority
- JP
- Japan
- Prior art keywords
- dummy
- wiring
- mesh
- information
- dummy metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
Mesh size(x) : (x + sx)*(y + sy) / oy *α + ox
Mesh size(y) : (y + sy)*(x + sx) / ox *β + oy
である。ここで、αは(y+sy)/oyが整数になるような定数であり、βは(x+sx)/oxが整数になるような定数である。このようなα、βを用いることで、各メッシュ内のダミーブロックの配置を等しくすることができる。
x=y=0.7, sx=sy=0.3, ox=oy=0.2 であれば、
mesh size = (0.7+0.3) * (0.7+0.3)/0.2 * 1 + 0.2 = 5.2 であり、
x = y = 0.6, sx=sy=0.2, ox=oy=0.3 であれば、
mesh size = (0.6+0.2) * (0.6+0.2)/0.3 * 3 + 0.3 = 6.7
となる。
Dens 12.7%
Dens1 12.7%
Dens2 0%
Edge length 12.6um
Edge length1 12.6um
Edge length2 0um
block (未登録)
となる。
ダミー分の配線周囲長は、 (1.2×4)×9(個) = 43.2
となる。
Dens 45.35%
Dens1 12.7%
Dens2 32.65%
Edge length 55.8um
Edge length1 12.6um
Edge length2 43.2um
block 00000000111111111
となる。
配線密度メッシュのダミーブロックの密度は、
(1.2×1.2)×(13個+一部有効分2.0625個)/(10×10)
=21.69%
となる。
また、配線密度メッシュのダミーブロックの配線周囲長は、
(1.2×4)×13個+一部有効分 4.7
=67.1
となる。
Data [layer][global mesh x番号][global mesh y番号]
x, y
Dens(全体の銅密度) 31.69%
Dens1(配線オブジェクト分の銅密度)10%
Dens2(ダミーブロック分の銅密度) 21.69%
Edge length(全体の配線周囲長) 107.1um
Edge length1(配線オブジェクト分の配線周囲長) 40um
Edge length2(ダミーブロック分の配線周囲長) 67.1um
となる。
21 ダミーメッシュ情報作成部
22 オブジェクト情報算出部
23 重複判定部
24 オブジェクト拡大部
25 ダミー情報算出部
26 情報統合部
27 評価部
31 配線密度メッシュ情報作成部
41〜42 ダミーメタル配置評価装置
51 コンピュータ
52 CPU
53 メモリ
54 HDD
61 ダミーメッシュ情報作成プロセス
62 オブジェクト情報算出プロセス
63 重複判定プロセス
64 オブジェクト拡大プロセス
65 ダミー情報算出プロセス
66 情報統合プロセス
67 評価プロセス
DI1 チップデータ
DI2 ダミー仕様
DI3 設計基準
DO1 使用ダミー情報
DO2 チップ密度情報
ms1〜3 ダミーメッシュ
md0〜3 配線密度メッシュ
L1,L2 配線オブジェクト
Claims (5)
- 配線オブジェクトの方向に対してずれを設けて規則的に配置したダミーメタルのブロック群の内、少なくとも一部のブロック群を、各メッシュ内のダミーメタルのブロックの配置が同一となるようにメッシュ形状に分割してダミーメッシュを作成する作成手順と、
作成された前記ダミーメッシュの位置情報と、前記配線オブジェクトのレイアウトとを取得すると共に、各ダミーメッシュと重なる配線オブジェクトを抽出し、各ダミーメッシュ内における配線オブジェクトの配線密度と配線周囲長とを、オブジェクト情報として算出する第1算出手順と、
前記ダミーメタルのブロック群に属するブロックの内、作成した前記ダミーメッシュ内に少なくとも一部が属するダミーメタルのブロックと、前記配線オブジェクトとの重複の判定を行う判定手順と、
前記判定の結果、前記配線オブジェクトと重複するダミーメタルのブロックを、前記ダミーメタルのブロック群から除去した、前記各ダミーメッシュで区切られた範囲内におけるダミーメタルのブロックの配線密度と配線周囲長であるダミー情報を算出する第2算出手順と、
算出された前記オブジェクト情報と、算出された前記ダミー情報とを合算し、前記各ダミーメッシュ内のトータルの配線密度と配線周囲長とを求める情報統合手順と、
前記オブジェクト情報と前記ダミー情報とを統合して得られる、ダミー挿入後の回路レイアウトにおける前記トータルの配線密度と配線周囲長とが、前記配線密度と前記配線周囲長の上下限、及び許容可能なばらつきの範囲を規定する設計基準を満たすかを評価する評価手順と
をコンピュータに実行させることを特徴とするダミーメタル配置評価プログラム。 - 前記配線オブジェクトをメッシュ形状に分割して配線メッシュを作成する配線メッシュ作成手順をさらにコンピュータに実行させ、
前記判定手順は、前記ダミーメッシュと配線密度メッシュとの位置関係に基づいて、前記配線密度メッシュにおけるダミーメタルのブロックの数を求め、
前記第2算出手順は、各ダミーメタルのブロックの幅及び高さと前記ブロックの数と前記配線密度メッシュのサイズとを用いて、前記ダミー情報を算出することを特徴とする請求項1に記載のダミーメタル配置評価プログラム。 - 前記配線オブジェクトと前記ダミーメタルとの間に設けるスペースの規定に対応して前記配線オブジェクトを太らせるオブジェクト拡大手順をさらにコンピュータに実行させ、 前記判定手順は、オブジェクト拡大手順によって拡大した配線オブジェクトと前記ダミーメタルのブロックとの重複を判定することを特徴とする請求項1または2に記載のダミーメタル配置評価プログラム。
- コンピュータを用いてダミーメタルの配置を評価する方法であって、
前記コンピュータが有するプロセッサが、
配線オブジェクトの方向に対してずれを設けて規則的に配置したダミーメタルのブロック群の内、少なくとも一部のブロック群を、各メッシュ内のダミーメタルのブロックの配置が同一となるようにメッシュ形状に分割してダミーメッシュを作成する作成ステップと、
作成された前記ダミーメッシュの位置情報と、前記配線オブジェクトのレイアウトとを取得すると共に、各ダミーメッシュと重なる配線オブジェクトを抽出し、各ダミーメッシュ内における配線オブジェクトの配線密度と配線周囲長とを、オブジェクト情報として算出する第1算出ステップと、
前記ダミーメタルのブロック群に属するブロックの内、作成した前記ダミーメッシュ内に少なくとも一部が属するダミーメタルのブロックと、前記配線オブジェクトとの重複の判定を行う判定ステップと、
前記判定の結果、前記配線オブジェクトと重複するダミーメタルのブロックを、前記ダミーメタルのブロック群から除去した、前記各ダミーメッシュで区切られた範囲内におけるダミーメタルのブロックの配線密度と配線周囲長であるダミー情報を算出する第2算出ステップと、
算出された前記オブジェクト情報と、算出された前記ダミー情報とを合算し、前記各ダミーメッシュ内のトータルの配線密度と配線周囲長とを求める情報統合ステップと、
前記オブジェクト情報と前記ダミー情報とを統合して得られる、ダミー挿入後の回路レイアウトにおける前記トータルの配線密度と配線周囲長とが、前記配線密度と前記配線周囲長の上下限、及び許容可能なばらつきの範囲を規定する設計基準を満たすかを評価する評価ステップと
を含んだことを特徴とするダミーメタル配置評価方法。 - 配線オブジェクトの方向に対してずれを設けて規則的に配置したダミーメタルのブロック群の内、少なくとも一部のブロック群を、各メッシュ内のダミーメタルのブロックの配置が同一となるようにメッシュ形状に分割してダミーメッシュを作成する作成部と、
作成された前記ダミーメッシュの位置情報と、前記配線オブジェクトのレイアウトとを取得すると共に、各ダミーメッシュと重なる配線オブジェクトを抽出し、各ダミーメッシュ内における配線オブジェクトの配線密度と配線周囲長とを、オブジェクト情報として算出する第1算出部と、
前記ダミーメタルのブロック群に属するブロックの内、作成した前記ダミーメッシュ内に少なくとも一部が属するダミーメタルのブロックと、前記配線オブジェクトとの重複の判定を行う判定部と、
前記判定の結果、前記配線オブジェクトと重複するダミーメタルのブロックを、前記ダミーメタルのブロック群から除去した、前記各ダミーメッシュで区切られた範囲内におけるダミーメタルのブロックの配線密度と配線周囲長であるダミー情報を算出する第2算出部と、
算出された前記オブジェクト情報と、算出された前記ダミー情報とを合算し、前記各ダミーメッシュ内のトータルの配線密度と配線周囲長とを求める情報統合部と、
前記オブジェクト情報と前記ダミー情報とを統合して得られる、ダミー挿入後の回路レイアウトにおける前記トータルの配線密度と配線周囲長とが、前記配線密度と前記配線周囲長の上下限、及び許容可能なばらつきの範囲を規定する設計基準を満たすかを評価する評価部と
を備えたことを特徴とするダミーメタル配置評価装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010184403A JP5516223B2 (ja) | 2010-08-19 | 2010-08-19 | ダミーメタル配置評価装置、ダミーメタル配置評価方法及びダミーメタル配置評価プログラム |
US13/112,192 US8356269B2 (en) | 2010-08-19 | 2011-05-20 | Dummy-metal-layout evaluating device and dummy-metal-layout evaluating method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010184403A JP5516223B2 (ja) | 2010-08-19 | 2010-08-19 | ダミーメタル配置評価装置、ダミーメタル配置評価方法及びダミーメタル配置評価プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012043229A JP2012043229A (ja) | 2012-03-01 |
JP5516223B2 true JP5516223B2 (ja) | 2014-06-11 |
Family
ID=45595062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010184403A Expired - Fee Related JP5516223B2 (ja) | 2010-08-19 | 2010-08-19 | ダミーメタル配置評価装置、ダミーメタル配置評価方法及びダミーメタル配置評価プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8356269B2 (ja) |
JP (1) | JP5516223B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5551409B2 (ja) * | 2009-10-23 | 2014-07-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の設計方法、設計装置、設計プログラム及び半導体装置 |
JP6617394B2 (ja) * | 2015-12-18 | 2019-12-11 | ローム株式会社 | 半導体装置 |
CN107153720B (zh) * | 2016-03-02 | 2020-10-16 | 中国科学院微电子研究所 | 一种冗余金属填充的方法及系统 |
KR102458359B1 (ko) * | 2018-01-31 | 2022-10-25 | 삼성전자주식회사 | 적응적 메탈 필을 이용한 레이아웃 설계 방법 및 이에 기반하여 제조되는 반도체 장치 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09115905A (ja) | 1995-10-23 | 1997-05-02 | Matsushita Electric Ind Co Ltd | ダミーパターンの設計方法 |
US6093631A (en) | 1998-01-15 | 2000-07-25 | International Business Machines Corporation | Dummy patterns for aluminum chemical polishing (CMP) |
JP2000340568A (ja) | 1999-03-19 | 2000-12-08 | Toshiba Corp | 半導体装置 |
JP2001267322A (ja) * | 2000-03-17 | 2001-09-28 | Seiko Epson Corp | 半導体装置およびその製造方法ならびにマスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体 |
JP3539337B2 (ja) * | 2000-03-17 | 2004-07-07 | セイコーエプソン株式会社 | 半導体装置およびその製造方法ならびにマスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体 |
JP2003324149A (ja) * | 2002-04-26 | 2003-11-14 | Nec Electronics Corp | ダミーパターンの自動発生方法 |
JP4307022B2 (ja) * | 2002-07-05 | 2009-08-05 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の設計方法、半導体装置の設計プログラム及び半導体装置の設計装置 |
US6892363B2 (en) * | 2002-07-23 | 2005-05-10 | Sun Microsystems, Inc. | Correction of width violations of dummy geometries |
JP4136684B2 (ja) * | 2003-01-29 | 2008-08-20 | Necエレクトロニクス株式会社 | 半導体装置及びそのダミーパターンの配置方法 |
JP4284202B2 (ja) | 2004-02-04 | 2009-06-24 | パナソニック株式会社 | 面積率/占有率検証プログラム及びパターン生成プログラム |
JP4488837B2 (ja) | 2004-08-20 | 2010-06-23 | 株式会社東芝 | 半導体装置並びにそのパターン設計方法及びパターン設計用プログラム |
JP4414899B2 (ja) * | 2005-01-17 | 2010-02-10 | Okiセミコンダクタ株式会社 | ダミーメタルの配置方法 |
JP2007011729A (ja) | 2005-06-30 | 2007-01-18 | Toshiba Corp | ダミーセル挿入装置およびダミーセル挿入方法 |
US7777340B2 (en) * | 2006-11-08 | 2010-08-17 | Rohm Co., Ltd. | Semiconductor device |
US8912657B2 (en) * | 2006-11-08 | 2014-12-16 | Rohm Co., Ltd. | Semiconductor device |
-
2010
- 2010-08-19 JP JP2010184403A patent/JP5516223B2/ja not_active Expired - Fee Related
-
2011
- 2011-05-20 US US13/112,192 patent/US8356269B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20120047472A1 (en) | 2012-02-23 |
US8356269B2 (en) | 2013-01-15 |
JP2012043229A (ja) | 2012-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9563731B2 (en) | Cell boundaries for self aligned multiple patterning abutments | |
CN105556657B (zh) | 用于半导体器件的后段制成制造的反向自对准双图案化工艺 | |
US7424695B2 (en) | Method of manufacturing a semiconductor integrated circuit, a program for a computer automated design system, and a semiconductor integrated circuit | |
TWI327368B (en) | Multilayered integrated circuit with extraneous conductive traces | |
JP5516223B2 (ja) | ダミーメタル配置評価装置、ダミーメタル配置評価方法及びダミーメタル配置評価プログラム | |
US6581195B2 (en) | Method and apparatus for extracting parasitic element of semiconductor circuit | |
US10777505B2 (en) | Method of fabricating integrated circuit having staggered conductive features | |
JP2008059553A (ja) | 半導体装置に対する同時動作信号ノイズ見積り方法、半導体装置の設計方法、pcb基板の設計方法、およびプログラム | |
JP4817746B2 (ja) | 半導体装置の設計データ処理方法、そのプログラム、及び半導体装置の製造方法 | |
CN105895578A (zh) | 形成掩模的方法 | |
CN106575638A (zh) | 具有至少部分地由保护结构来限定的气隙的半导体器件 | |
JP2009111244A (ja) | レイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計装置、およびレイアウト設計方法 | |
JP4768500B2 (ja) | 半導体集積回路の配線レイアウト装置、配線レイアウト方法、及び配線レイアウトプログラム | |
US20110197173A1 (en) | Polishing estimation/evaluation device, overpolishing condition calculation device, and computer-readable non-transitory medium thereof | |
JP2005346656A (ja) | ネット/配線選択方法及び装置、ネット/配線選択プログラム及びネット/配線選択プログラムを記録したコンピュータ読取可能な記録媒体、並びに、遅延改善方法 | |
JP2009182056A (ja) | 半導体装置の設計方法、設計装置及びプログラム | |
JP2006165091A (ja) | 半導体集積装置、その設計方法、設計装置、およびプログラム | |
JP2007088178A (ja) | ダブル・ビア・セルの配置方法 | |
CN113486626A (zh) | 一种确定cmp工艺蝶形缺陷位置的方法及装置 | |
JP4668974B2 (ja) | 半導体装置の設計方法、半導体装置設計システム及びコンピュータプログラム | |
JP2008210983A (ja) | 信頼性設計支援方法 | |
US7890918B2 (en) | Method of designing semiconductor device | |
JP2008235623A (ja) | 半導体装置の平坦化方法および半導体装置の平坦化システム | |
JP2006294707A (ja) | 半導体集積回路の配線方法および半導体集積回路 | |
JP6115366B2 (ja) | 予測装置、予測プログラム及び予測方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130604 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5516223 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |