JP2007011729A - ダミーセル挿入装置およびダミーセル挿入方法 - Google Patents

Abstract

【課題】 簡易かつ迅速にダミーメタルを挿入でき、レイアウト変更が生じてもダミーメタルの挿入箇所を簡易かつ迅速に変更できる。
【解決手段】 ダミーメタル挿入装置は、データベース部１と、レイアウト部２と、微小領域分割部３と、ダミーメタル挿入部４と、メタル占有率判定部５と、ダミーメタルマージ部６とを備えている。ダイを仮想的に複数の微小領域２１に分割し、レイアウトパターン２０が配置されていない微小領域２１の少なくとも一部にダミーメタルパターン２４を挿入した後に、これらダミーメタルパターン２４を接合するため、必要な量のダミーメタルを簡易かつ迅速に挿入できる。
【選択図】 図１

Description

本発明は、レイアウトパターンが配置されていない領域にダミーメタルパターンを挿入するダミーメタル挿入装置およびダミーメタル挿入方法に関する。

半導体チップのレイアウトを行う場合、半導体チップのダイ上のメタル占有率（メタル面積／ダイ面積）を上げるために、レイアウトパターンの配置後に、隙間に細かいダミーメタルを挿入していた（特許文献１参照）。このため、レイアウトのデータ量が増大し、ディスク容量を圧迫することから、設計可能なサイズが制限されるとともに、レイアウトの設計時間が長くなるという問題があった。

また、従来は、レイアウトパターンの配置後に隙間にダミーメタルを挿入した状態で、信号の伝搬遅延を検証するのが一般的であった。ところが、ダミーメタルを挿入すると、基板上の信号との間に静電容量が発生し、回路やレイアウトの変更が必要になる場合がある。この場合、いったんダミーメタルを削除し、レイアウトパターンやセルを修正し、その後に再度ダミーセルを配置し、さらに信号伝搬遅延の検証を行う必要がある。このような処理は、上記検証が終了するまで繰り返し行わなければならず、レイアウト処理が終了までにかなりの時間がかかってしまう。
特開2003-282569号公報

本発明は、簡易かつ迅速にダミーメタルを挿入でき、レイアウト変更が生じてもダミーメタルの挿入箇所を簡易かつ迅速に変更可能なダミーメタル挿入装置およびダミーメタル挿入方法を提供するものである。

本発明の一態様によれば、半導体基板上に配置されるレイアウトパターンを生成するレイアウト手段と、半導体基板を仮想的に複数の微小領域に分割する仮想分割手段と、前記複数の微小領域のうち、レイアウトパターンを含む微小領域と、該微小領域に近接したダミーメタルを挿入不可能な微小領域とを除く、少なくとも一部の微小領域にダミーメタルパターンを挿入するダミーメタル挿入手段と、前記半導体基板上のパターン形成可能な全領域に対するメタル面積の割合、あるいは予め定義された所定領域に対する割合を表すメタル占有率が予め定めた所定値を超えるか否かを判定し、前記メタル占有率が前記所定値を超えるまで前記ダミーメタル挿入手段に対してダミーメタルパターンの挿入を指示するメタル占有率判定手段と、前記ダミーメタル挿入手段にて挿入したダミーメタルパターン同士を接合するダミーメタルマージ手段と、を備えることを特徴とするダミーメタル挿入装置を提供するものである。

本発明によれば、簡易かつ迅速にダミーメタルを挿入でき、レイアウト変更が生じてもダミーメタルの挿入箇所を簡易かつ迅速に変更することができる。

以下、図面を参照しながら、本発明の一実施形態について説明する。

（第１の実施形態）
図１は本発明の第１の実施形態によるダミーメタル挿入装置の概略構成を示すブロック図である。図１のダミーメタル挿入装置は例えば、パーソナルコンピュータやワークステーション等のコンピュータ機器を用いて構成される。コンピュータ機器は一台でもよいし、ネットワーク等を介して相互に接続された複数台のコンピュータ機器を用いてダミーメタル挿入装置を構成してもよい。

図１のダミーメタル挿入装置は、データベース部１と、レイアウト部２と、微小領域分割部３と、ダミーメタル挿入部４と、メタル占有率判定部５と、ダミーメタルマージ部６とを備えている。これら各部はソフトウェアで実現してもハードウェアで実現してもよい。

データベース部１は、レイアウト対象の半導体回路のネットリストと、半導体回路に含まれる各セルの構造に関するライブラリデータとを格納する。

レイアウト部２は、ネットリストとライブラリデータに基づいて、ダイ上にレイアウトパターンを生成する。微小領域分割部３は、ダイを仮想的に複数の微小領域に分割する。微小領域のサイズ等については後述する。

ダミーメタル挿入部４は、複数の微小領域のうち、ダミーメタルパターンを挿入不可能な微小領域以外の少なくとも一部に微小領域にダミーメタルパターンを挿入する。

メタル占有率判定部５は、ダイの全領域に対するメタルの占める割合、あるいは予め定義された所定領域に対する割合（メタル占有率）が予め定めた所定値を超えるか否かを判定し、メタル占有率が所定値を超えるまで、ダミーメタル部に対してダミーメタルパターンの挿入を指示する。

ダミーメタルマージ部６は、ダミーメタル挿入部４により配置されたダミーメタルパターン同士を接合して、ダミーメタルパターンの数を削減する。

図２は図１のダミーメタル挿入装置の処理手順を示すフローチャートである。以下、図２を参照して図１のダミーメタル挿入装置の処理手順を説明する。まず、レイアウト部２は、データベース部１に格納されたネットリストとライブラリデータに基づいて、ダイ上に配置されるレイアウトパターンを生成する（ステップＳ１）。図３はレイアウトパターンの一例を示す図である。レイアウトパターン２０は、回路素子に対応するセル配置と、電源の配線パターンと、一般の信号線パターンとを含んでいる。

次に、コンピュータ機器のキーボード等の入力装置を介して、ダミーメタルを挿入するための各種条件を設定する（ステップＳ２）。ダミーメタルを挿入するための条件は、半導体プロセス等により異なる。例えば、CMOSプロセスの場合、メタル占有率は最低で20％以上であり、平均的には30〜40％である。このステップＳ２で設定される条件と、ステップＳ１で生成されたレイアウトパターン２０により、ダミーメタルパターンを挿入する量が決定される。

次に、微小領域分割部３は、ダイを仮想的に複数の微小領域に分割する（ステップＳ３）。ダイ上に形成されるパターンの向きに優先度がある場合には、その優先度に合わせて微小領域の形状が決められる。例えば、縦方向に優先度がある場合には、ダイは縦長の矩形状の微小領域に分割される。

微小領域のサイズは、ダミーメタルパターンの最小サイズに、採用するデザインルールに依存するメタル間隔を加えたサイズである。メタル間隔を加える理由は、微小領域内にダミーメタルを挿入したとき、ダミーメタル間、あるいはダミーメタルと他のメタルとの間でデザインルールの違反を起こさないようにするためである。

レイアウトパターン２０を複数のレイヤに形成する場合、各レイヤごとに個別に微小領域のサイズが設定される。その理由は、上側のレイヤほど配線幅が太いためであり、上側のレイヤほど微小領域のサイズを大きくする。図４はダイを複数の微小領域２１に分割した例を示す図である。

次に、ダミーメタル挿入部４は、複数の微小領域２１の中で、ダミーメタルパターンを挿入できない微小領域２１を除外するためのマーキング処理を行う（ステップＳ４）。ここで、除外される微小領域２１は、レイアウトパターン２０を含む微小領域２１だけでなく、その微小領域２１に近接する微小領域２１（デザインルールのメタル間隔内に位置する微小領域２１）も含まれる。このメタル間隔とは、レイヤの種類、メタルパターンの幅や長さ、メタルパターンを流れる信号属性等により決定される。

図５はステップＳ４の処理結果を示す図であり、レイアウトパターン２０の周囲のメタル間隔２２を点線で示し、マーキングされた微小領域２１を斜線２３で図示している。斜線２３で示すマーキングされた微小領域２１には、ダミーメタルパターンの挿入が禁止されることになる。

次に、ダミーメタル挿入部４は、マーキングされた微小領域２１以外の微小領域２１の少なくとも一部にダミーメタルパターン２４を挿入する（ステップＳ５）。図６はダミーメタルパターン２４を各微小領域２１内に配置した例を示す図である。図示のように、ダミーメタルパターン２４は、各微小領域２１よりも小さい矩形領域であり、微小領域２１の境界をまたがないように配置される。

次に、メタル占有率判定部５は、ダミーメタルパターン２４の挿入後のメタル占有率が所定値を超えるか否かを判定する（ステップＳ６）。もし、メタル占有率が所定値より低ければ、メタル占有率が所定値を超えるまで、ステップＳ５およびＳ６の処理を繰り返す。

図７はマーキングされた微小領域２１以外のすべての微小領域２１にダミーメタルパターン２４を挿入した状態を示している。図７のように、マーキングされていない微小領域２１のすべてにダミーメタルパターン２４を挿入する必要があるかどうかは、ステップＳ６の判定結果に依存する。

メタル占有率が所定値を超えた場合には、ダミーメタルマージ部６は、ダミーメタルパターン２４同士を接合する（ステップＳ７）。この処理は、一方向にのみ隣接するダミーメタルパターン２４同士を接合する方法と、二方向に隣接するダミーメタルパターン２４同士を接合する方法とが考えられるが、どちらを採用してもよい。

図８は一方向のみ隣接するダミーメタルパターン２４同士の接合処理を行った結果を示す図、図９は二方向のみ隣接するダミーメタルパターン２４同士の接合処理を行った結果を示す図である。図８および図９を比較すればわかるように、二方向に隣接するダミーメタルパターン２４同士を接合すれば、ダミーメタルパターン２４の総数を減らすことができ、製造工程が簡略化するとともに、メタル占有率もより向上できる。

このように、第１の実施形態では、ダイを仮想的に複数の微小領域２１に分割し、レイアウトパターン２０が配置されていない微小領域２１の少なくとも一部にダミーメタルパターン２４を挿入した後に、これらダミーメタルパターン２４を接合するため、必要な量のダミーメタルを簡易かつ迅速に挿入できる。また、ダミーメタルパターン２４は最終的には接合されるため、ダミーメタルパターン２４の総数を減らすことができ、製造工程を簡略化できるとともに、ダミーメタルパターン２４の挿入工程での不具合も防止でき、歩留まりの向上も図れる。さらに、レイヤ、半導体回路内の信号特性、半導体回路の規模等により、微小領域２１のサイズを任意に調整することにより、ダミーメタルパターン２４の挿入処理を効率的に行うことができる。

（第２の実施形態）
いったんレイアウトの設計が終わった後に、レイアウトの変更作業（ECO）が生じる場合がある。このようなECOを行う場合、従来は隙間に埋め込んだダミーメタルパターン２４をすべて削除してレイアウトパターン２０の修正作業を行い、その後に再度ダミーメタルパターン２４の再配置を行っていた。これに対して、第２の実施形態では、配置済みのダミーメタルパターン２４をできるだけ削除しないようにするものである。

図１０は本発明の第２の実施形態によるダミーメタル挿入装置を実現するコンピュータ機器の内部構成を示すブロック図である。図１０の各部はハードウェアで構成してもソフトウェアで構成してもよい。

図１０のダミーメタル挿入装置は、図１の構成に加えて、再レイアウト部１１と、ダミーメタル復元部１２と、ダミーメタル削除部１３とを備えている。再レイアウト部１１は、配置済みのレイアウトパターン２０の修正（追加、変更及び削除）を行って、新たなレイアウトパターン２０を生成する。ダミーメタル復元部１２は、図１のダミーメタルマージ部６で接合したダミーメタルパターン２４を切断して、元のダミーメタルパターン２４を復元する。ダミーメタル削除部１３は、再レイアウト部１１が生成したレイアウトパターン２０の一部がダミーメタルパターン２４の位置する微小領域２１と重なる場合には、この微小領域２１内のダミーメタルパターン２４を削除する。

メタル占有率判定部５は、メタル占有率が所定値を超えるまでダミーメタル挿入部４に対してダミーメタルの挿入を指示する。

図１１は第２の実施形態によるダミーメタル挿入装置の処理手順を示すフローチャートである。図１１の処理は、図２の処理を行った後、レイアウトパターン２０の修正を行う際に行われるものであり、図１１では図２の処理手順を省略している。

まず、再レイアウト部１１は、ECOのための再レイアウトを行う（ステップＳ１１）。再レイアウトにより得られるレイアウトパターン２０は、回路素子に対応するセル配置と、電源の配線パターンと、一般の信号線パターンとを含んでいる。

次に、再レイアウト後のレイアウトパターン２０が含まれる微小領域２１と、その周辺の微小領域２１にダミーメタルパターン２４が配置されないようにマーキング処理を行う（ステップＳ１２）。

次に、ダミーメタル復元部１２は、接合されたダミーメタルパターン２４を接合前のダミーメタルパターン２４に復元する（ステップＳ１３）。

次に、ダミーメタル削除部１３は、ダミーメタルパターン２４が含まれる微小領域２１と、ステップＳ１２でマーキングした微小領域２１とが重複するか否かを判定し、重複する場合には、その微小領域２１内のダミーメタルパターン２４を削除する（ステップＳ１４）。

図１２は、レイアウトパターン２０の一部の形状が変更され、その結果、黒丸３１で囲んだ４つの微小領域２１でレイアウトパターン２０とダミーメタルパターン２４との重複が起こった例を示している。上述したステップＳ１４では、これら４つの微小領域２１内のダミーメタルパターン２４を除去する（図１３）。

次に、ダミーメタル挿入部４は、ステップＳ１２でマーキングされていない微小領域２１に対してダミーメタルパターン２４を挿入する（ステップＳ１５）。次に、メタル占有率判定部５は、メタル占有率が所定値を超えたか否かを判定し（ステップＳ１６）、メタル占有率が所定値を超えるまでステップＳ１５およびＳ１６の処理を繰り返す。

メタル占有率が所定値を超えた場合には、ダミーメタルマージ部６は各ダミーメタルパターン２４を一次元方向あるいは二次元方向に接合する（ステップＳ１７）。図１４は最終的に得られた再レイアウト後のレイアウト図である。微小領域２１内に新たにダミーメタルパターン２４を挿入した後、４つの微小領域２１内のダミーメタルパターン２４を接合して、最終的なダミーメタルパターン３２が得られる。

このように、第２の実施形態では、ECOによりレイアウトパターン２０の修正を行った場合には、必要最小限のダミーメタルパターン２４の挿入のみを変更し、その他のダミーメタルパターン２４はそのまま利用するため、再レイアウトに要する時間を大幅に短縮できる。

上述した実施形態で説明したダミーセル挿入装置およびダミーセル挿入方法は、ハードウェアで構成してもよいし、ソフトウェアで構成してもよい。ソフトウェアで構成する場合には、ダミーセル挿入装置およびダミーセル挿入方法の少なくとも一部の機能を実現するプログラムをフロッピーディスクやCD-ROM等の記録媒体に収納し、コンピュータに読み込ませて実行させてもよい。記録媒体は、磁気ディスクや光ディスク等の携帯可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でもよい。

また、ダミーセル挿入装置およびダミーセル挿入方法の少なくとも一部の機能を実現するプログラムを、インターネット等の通信回線（無線通信も含む）を介して頒布してもよい。さらに、同プログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布してもよい。

本発明の第１の実施形態によるダミーメタル挿入装置の概略構成を示すブロック図。 図１のダミーメタル挿入装置の処理手順を示すフローチャート。 レイアウトパターンの一例を示す図。 ダイを複数の微小領域２１に分割した例を示す図。 ステップＳ４の処理結果を示す図。 ダミーメタルパターン２４を各微小領域２１内に配置した例を示す図。 マーキングされた微小領域２１以外のすべての微小領域２１にダミーメタルパターン２４を挿入した状態を示す図。 一方向のみ隣接するダミーメタルパターン２４同士の接合処理を行った結果を示す図。 二方向のみ隣接するダミーメタルパターン２４同士の接合処理を行った結果を示す図。 本発明の第２の実施形態によるダミーメタル挿入装置を実現するコンピュータ機器の内部構成を示すブロック図。 第２の実施形態によるダミーメタル挿入装置の処理手順を示すフローチャート。 黒丸３１で囲んだ４つの微小領域２１でレイアウトパターン２０とダミーメタルパターン２４との重複が起こった例を示す図。 重複が起こった微小領域内のダミーメタルパターンを削除した例を示す図。 最終的に得られた再レイアウト後のレイアウト図。

符号の説明

１ データベース部
２ レイアウト部
３ 微小領域分割部
４ ダミーメタル挿入部
５ メタル占有判定部
６ ダミーメタルマージ部
１１ 再レイアウト部
１２ ダミーメタル復元部
１３ ダミーメタル削除部

Claims (5)

1. 半導体基板上に配置されるレイアウトパターンを生成するレイアウト手段と、
   半導体基板を仮想的に複数の微小領域に分割する仮想分割手段と、
   前記複数の微小領域のうち、レイアウトパターンを含む微小領域と、該微小領域に近接したダミーメタルを挿入不可能な微小領域とを除く、少なくとも一部の微小領域にダミーメタルパターンを挿入するダミーメタル挿入手段と、
   前記半導体基板上のパターン形成可能な全領域に対するメタル面積の割合、あるいは予め定義された所定領域に対する割合を表すメタル占有率が予め定めた所定値を超えるか否かを判定し、前記メタル占有率が前記所定値を超えるまで前記ダミーメタル挿入手段に対してダミーメタルパターンの挿入を指示するメタル占有率判定手段と、
   前記ダミーメタル挿入手段にて挿入したダミーメタルパターン同士を接合するダミーメタルマージ手段と、を備えることを特徴とするダミーメタル挿入装置。
2. 前記微小領域のサイズは、レイアウトを行うレイヤの種別と、メタルパターンの幅および長さと、メタルパターンを流れる信号属性との少なくとも一つに基づいて決定されることを特徴とする請求項１に記載のダミーメタル挿入装置。
3. 前記ダミーメタルを挿入不可能な微小領域は、レイアウトパターンの位置を基点として、デザインルールにより規定されるメタル間隔内に位置する微小領域であることを特徴とする請求項１または２に記載のダミーメタル挿入装置。
4. 配置済みのレイアウトパターンの追加、変更および削除の少なくとも一つを部分的に行って新たなレイアウトパターンを生成する再レイアウト手段と、
   前記ダミーメタルマージ手段にて接合したダミーメタルパターンを接合前のダミーメタルパターンに戻すダミーメタル復元手段と、
   前記ダミーメタルパターンが挿入された微小領域が、前記再レイアウト手段で生成されたレイアウトパターンを含む微小領域と、該微小領域に近接したダミーメタルを挿入不可能な微小領域とのいずれかに重複する場合には、重複する微小領域内の前記ダミーメタルパターンを削除するダミーメタル削除手段と、を備え、
   前記メタル占有率判定手段は、前記メタル占有率が前記所定値を超えるまで前記ダミーメタル挿入手段に対してダミーメタルの挿入を指示することを特徴とする請求項１乃至３のいずれかに記載のダミーメタル挿入装置。
5. 半導体基板上に配置されるレイアウトパターンを生成するステップと、
   半導体基板を仮想的に複数の微小領域に分割するステップとと、
   前記複数の微小領域のうち、レイアウトパターンを含む微小領域と、該微小領域に近接したダミーメタルを挿入不可能な微小領域とを除く、少なくとも一部の微小領域にダミーメタルパターンを挿入するステップと、
   前記半導体基板上のパターン形成可能な全領域に対するメタル面積の割合、あるいは予め定義された所定領域に対する割合を表すメタル占有率が予め定めた所定値を超えるか否かを判定し、前記メタル占有率が前記所定値を超えるまでダミーメタルパターンの挿入を繰り返し行うステップとと、
   前記挿入したダミーメタルパターン同士を接合するステップと、を備えることを特徴とするダミーメタル挿入方法。

Images