CN1269205C - 布线图形的布局方法和半导体器件 - Google Patents

布线图形的布局方法和半导体器件 Download PDF

Info

Publication number
CN1269205C
CN1269205C CNB021183961A CN02118396A CN1269205C CN 1269205 C CN1269205 C CN 1269205C CN B021183961 A CNB021183961 A CN B021183961A CN 02118396 A CN02118396 A CN 02118396A CN 1269205 C CN1269205 C CN 1269205C
Authority
CN
China
Prior art keywords
wiring
mentioned
metal line
terminal part
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021183961A
Other languages
English (en)
Other versions
CN1384540A (zh
Inventor
五十岚睦典
山田正昭
桥本耕治
高岛诚
池内敦彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1384540A publication Critical patent/CN1384540A/zh
Application granted granted Critical
Publication of CN1269205C publication Critical patent/CN1269205C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种布线图形的布局方法。用该方法，生成在第1方向上延伸的线宽为W的第1布线图形，在与上述第1布线图形正交的方向上延伸的线宽为W的第2布线图形使得其终端部分在上述第1布线图形的终端部分处结束，把上述第1或第2布线图形中的任何一方的终端部分弯曲成直角，生成L形延长部分，生成使上述第1和第2布线图形彼此重叠的重叠区域，在该重叠区域上，生成长方形的通孔图形。

Description

布线图形的布局方法和半导体器件
技术领域
本发明涉及用CAD进行的布线图形自动布局方法、用该自动设计方法制造的半导体集成电路和记录自动设计程序的记录媒体。
背景技术
随着电路归因于LSI技术的进步而大规模化，电路的布局设计量和掩模的设计工程也变得庞大起来。于是，作为可以有效地利用计算机的逻辑设计方法，人们在进行用CAD(计算机辅助设计)施行的布局设计。
伴随着近些年来电路的微细化，布线电阻自不待言，对于把不同层的布线间连接起来的通孔接触的电阻，也已变成为在决定芯片的性能方面应当考虑的重要因素。通孔接触用的掩模具有纵横比(长边/短边比)大体上为1的矩形形状的接触平面图形，在各种布线用的掩模中是最微细的图形。此外，是光刻的工艺裕度比较小的部位，是决定光刻加工精度的部位。作为用来保证这种微细形状曝光后的复制图形精度的一种方法，虽然有使在光刻中使用的光源进一步短波长化的方法，但是曝光光源的短波长化并不一定能够追随得上年年加速的器件的微细化。
于是，尽可能地使用现行的曝光装置，而且确保恰好可以保证光刻精度的通孔接触的截面面积的通孔设计就变得重要起来。
此外，若使用现如今的微细加工，为了对曝光处理后的通孔周围的加工尺寸进行补偿，就要施行叫做OPC(光学邻近修正)的光学修正处理以进行设计图形数据的修正。具体地说，如图1A所示，以CAD方式布局图形时，虽然把通孔接触图形1301设定在2条布线图形M1、M2相交的终端部分处，但是若使用根据该设计图形制成的掩模实际进行曝光，则如图1B所示，复制到晶片上边的通孔接触图形1303将遗憾地缩小。该缩小现象，在决定掩模加工精度的光刻相对工艺裕度低的情况下特别显著，与设计图形比较，复制到晶片上边的图形显著地缩小。为此，不仅通孔电阻会增高，电路性能会劣化，在最坏的情况下，还会造成因电迁移耐性恶化引起的断线。
发明内容
本发明的一个技术方案提供一种经由通孔接触连接不同布线层的布线图形的布局方法，包括以下步骤：
生成在第1方向上延伸的线宽为W的第1布线图形，
生成在与上述第1布线图形正交的方向上延伸的线宽为W的第2布线图形，使得其终端部分在上述第1布线图形的终端部分处结束，
把上述第1或第2布线图形中的任何一方的终端部分弯曲成直角，生成L形延长部分，生成使上述第1和第2布线图形彼此重叠的重叠区域，
在上述重叠区域上，生成长方形的通孔图形。
另外，在上述技术方案所述的布局方法中，上述L形延长部分具有长度为2W以上5W以下的延长部分，上述长方形的通孔图形的纵横比在2以上5以下。
另外，在上述技术方案所述的布局方法中，还包括以下步骤：
在上述第1布线图形生成后，判断在上述第1布线图形的附近是否已经配置有既有布线图形，
在存在上述既有布线图形且上述既有布线图形与上述第1布线图形平行的情况下，生成使上述第2布线图形的终端部分弯曲成直角地进行延长，重叠到上述第1布线的终端部分上的L形延长部分。
另外，在上述技术方案所述的布局方法中，还包括以下步骤：
在上述第1布线图形生成后，判断在上述第1布线图形的附近是否已经配置有既有布线图形，
在存在上述既有布线图形且上述既有布线图形不与上述第1布线图形平行的情况下，生成使上述第1布线图形的终端部分弯曲成直角地进行延长，重叠到第2布线的终端部分上的L形延长部分。
本发明的另一技术方案提供一种具有衬底、多个布线层、置于上述多个布线层之间的绝缘层、和通过一绝缘层将一布线层连接到另一布线层的通孔接触的半导体器件，包括：
在上述衬底上的第1层间绝缘膜；在上述第1层间绝缘膜上边在第1方向上延伸且具有第1终端区域的线宽为W的第1金属布线；被覆上述第1金属布线和第1层间绝缘膜的第2层间绝缘膜；在上述第2层间绝缘膜上边，在与上述第1金属布线正交的方向上延伸且具有与上述第1金属布线的第1终端部分彼此重叠的长度为2W以上5W以下的L形弯曲区域的第2金属布线；贯通上述第2层间绝缘膜，把上述第1金属布线的上述第1终端部分和上述第2金属布线的L形弯曲区域连接起来的通孔接触。
另外，在上述技术方案所述的半导体器件中，上述通孔接触的截面形状，是短轴为W，长轴为2W以上5W以下的椭圆形，分别位于第1金属布线的终端部分和第2金属布线的L形弯曲区域的内部。
此外，根据本发明其他技术方案的布线图形的光学修正方法，包括：
生成在第1方向上延伸的第1布线图形，生成对于上述第1布线图形斜向延伸的第2布线图形，使得第2布线图形的终端部分与第1布线图形的终端部分彼此重叠，在上述第1布线图形和第2布线图形彼此重叠的终端部分上，特别指定以上述第1布线图形的长边方向的中心线和第2布线图形的长边方向的中心线的交点为中心的平行四边形的重叠区域，在上述平行四边形的重叠区域之内，在沿着上述第1布线图形的两边的外侧和沿着上述斜向方向的第2布线图形的两边的外侧，生成在同一方向上扩展的扩张区域，把上述第2布线图形和上述扩张区域合并起来生成合并图形，沿着上述同一方向把上述合并图形分割成多个区域。
根据本发明其他技术方案的布线图形的布局方法，包括：
生成在第1方向上延伸的线宽为W的第1布线图形，生成对于上述第1布线图形在斜向方向上延伸且线宽比上述第1布线图形的线宽W还宽的第2布线图形，使得上述第2布线的终端部分与上述第1布线图形的终端部分彼此重叠，在上述第1布线图形的长边方向的中心线与第2布线图形的长边方向的中心线之间的交点上，沿着第1布线图形生成纵横比为2以上的长方形的第1通孔图形使其中心点与上述交点一致。
根据本发明其他技术方案的布线图形的光学修正方法，包括：
生成在第1方向上延伸的第1布线图形，生成对于上述第1布线图形斜向延伸的第2布线图形，使得上述第2布线图形的终端部分与上述第1布线图形的终端部分彼此重叠，在上述第1布线图形和第2布线图形彼此重叠的终端部分上，特别指定以上述第1布线图形的长边方向的中心线和上述第2布线图形的长边方向的中心线的交点为中心且纵横比为2以上的长方形的重叠区域，生成以上述交点为中心使该长方形的重叠区域进行扩张的长方形的扩张区域，把上述第2布线图形和上述长方形的扩张区域合并起来生成合并图形，沿着一个方向把上述合并图形分割成多个区域。
根据本发明其他技术方案的半导体器件，包括：
衬底；在上述衬底上边的第1层间绝缘膜；在上述第1层间绝缘膜上边，在第1方向上延伸，具有第1终端区域的线宽为W的第1金属布线；定位为被覆上述第1金属布线和第1层间绝缘膜的第2层间绝缘膜；在上述第2层间绝缘膜上边，与上述第1金属布线形成规定角度地在斜向方向上延伸、具有位于上述第1金属布线的第1终端区域上方的第2终端区域且线宽比上述第1金属布线的线宽W还宽的第2金属布线；贯通上述第2层间绝缘膜，把上述第1金属布线的第1终端区域和上述第2金属布线的第2终端区域连接起来的通孔接触。
附图说明
图1A、图1B示出了把CAD方式的现有的正交布线图形和通孔接触图形复制到晶片上的图形。
图2A、图2B示出了把CAD方式的现有的斜向布线图形和通孔接触图形复制到晶片上的图形。
图3A到图3D示出了对现有的斜向布线图形实施的现有的OPC处理的步骤。
图4的平面图示出了本发明的实施例1的用自动布局方法生成的在正交坐标系中的布线布局，和在这里使用的长方形的通孔。
图5A到图5C示出了用图4的方法设计的正交布线的布局图形和晶片上边的复制图形。
图6的流程图示出了制作半导体集成电路所使用的掩模图形时的一般的处理步骤。
图7的流程图用来说明图6的流程图之内电源线或信号线的配置步骤。
图8示出了用来补充说明图7的流程图的正交布线系的电路配置例子。
图9的流程图示出了在图7的流程图之内正交布线图形和通孔图形的生成步骤的详细处理步骤。
图10是使用根据用图6的方法生成的布局数据制成的掩模制造的本发明的半导体集成电路的剖面图。
图11示出了本发明的实施例2的布局图形的光学修正处理的步骤。
图12A和图12B示出了用本发明的实施例3的自动布局方法生成的斜向布线的布局图形和向晶片上复制的复制图形。
图13A到图13D示出了对用图12A的自动布局方法生成的布局图形实施的光学修正处理的步骤。
图14是根据用图12A的自动布局方法和图13A到图13D的光学修正处理生成的斜向布线的掩模数据实际制造出来的半导体集成电路的剖面图。
图15的流程图示出了本发明的实施例3的斜向布线的自动布局方法和接在其后边进行的光学修正(OPC)处理的步骤。
具体实施方式
<关于斜向布线>
最近，为了降低布线电阻，本申请人研究了以最短距离把点间连接起来的斜向布线的采用(特开2000-82743号公报)。
在上述背景技术中，虽然说明的是用图1A、图1B进行正交布线的情况，但是，在斜向布线中也存在同样的课题。如图2A所示，在斜向布线图形M4和另一个布线图形M3之间的交叉部分上设置通孔的情况下，人们提出了设定平行四边形的通孔接触图形1401的方案。但是，在平行四边形的通孔接触图形的情况下，特别是形成为锐角的部分处的图形的缩短现象很严重，比较图2A和图2B可知，在设计图形和实际上可以得到的通孔接触图形1403之间会存在很大的距离。为此，要实现设计上的图形面积是困难的，会令人遗憾地大大地超过所期待的通孔接触电阻。
为了防止在采用这样的斜向布线的情况下的通孔接触缩短，如上所述，可以考虑对设计布局数据实施OPC处理。图3A到图3D示出了对斜向布线实施OPC处理的样子。首先如图3A所示，取出用CAD方式作成的布线图形M3和M4的数据。在布线交叉部分处设定平行四边形的通孔图形1501。其次，如图3B所示，把具有使该通孔图形1501扩张后的形状的OPC图形1503载置到通孔图形1501上边。然后，如图3C所示，合并斜向布线图形M4的布局数据和OPC图形的数据。最后，如图3D所示，借助于掩模数据变换处理，把合并后的数据分割成在同一方向上延伸的多个基本区域a～f。
若使用该方法，则在分割工艺中生成的数据数多，此外，会发生非常微细的图形b和e。为此，数据量显著地增大，从布局数据向掩模数据进行的变换浪费时间。此外，若使用这样的掩模数据进行印相，则微细图形(例如区域b、e等)就存在着不可能描绘的可能。如果使用更短波长的曝光光束(例如X射线束)，虽然不会形成不可能描绘的情况，但是描绘时间增大，此外，成本也过高。
<实施例1>
图4的平面图示出了用本发明的实施例1的自动布局方法用CAD方式制成的布线布局。在本例中，在CAD的网格上边在已经制作成的既有布线图形M1中追加制成从情况1到情况3的3种正交布线图形。第1布线图形M1和与它正交方向的第2布线图形M2具有布线宽度W。第1布线图形M1和第2布线图形M2是在要形成晶体管等元件的最下层上形成的布线，在多个布线层中，是在设计规则极其严格的层上进行的布线。
另外，图4中的网格，是为了便于说明布线方法而画上去的，并不是非有不可。只要是满足与要敷设的布线宽度对应的布线间的间隔(设计规则)的网格尺寸，网格本身就没有必要在CAD的画面上表示出来。
实施例1的主要特征在于：把连接第1布线图形M1和第2布线图形M2的通孔接触用的通孔图形作成为纵横比(长边/短边比)约为3的长方形通孔。在情况1和2的情况下，设定在横向方向上具有长度3W的通孔，在情况3的情况下，则设定在纵向方向上具有长度3W的长方形通孔。长方形通孔的方向(X方向和Y方向)，由在附近是否有布线来决定。对于这一点将在后边讲述。
在图4中，在CAD的画面上边形成了节距为2W的网格。在这里，所谓2网格通孔，是占有2个网格的意思。要想在该画面上边生成图示那样的布线图形，首先，要生成在水平方向(X方向)上延伸的线宽W的第1布线图形M1，使得其终端部分在第1布线图形M1的终端部分处结束，从而生成在与该第1布线图形M1正交的方向上延伸的线宽W的第2布线图形M2。使第1布线图形M1或第2布线图形M2中的任何一方的终端部分弯曲成L形后进行延长(在情况1的情况下，使第2布线图形M2L形地延伸)，在第1布线图形M1和第2布线图形M2要彼此重叠的重叠区域上，生成纵横比约为3的长方形通孔图形。
图5A到图5C，是把图4的情况1的布线布局取出来的图。图5B是把图5C的设计图形按层进行分解的图，已使第2布线图形M2的终端部分L形地进行了延伸处理。在第1布线图形M1和第2布线图形M2的重叠部分上配置长度为3W的横向通孔图形。把通孔图形取成横向的理由，如图4所示，是因为在情况1的布线图形的附近，存在着在水平方向上延伸的既有布线图形(第1布线图形M1)的缘故，关于这一点将在后边讲述。
图5C的平面图示出了使用根据图5A所示的布线布局作成的掩模进行实际曝光而复制到晶片上边的图形。在图5B的通孔图形中，内侧的长方形表示切掉部分，该部分在实际的布线电路中将变成为接触孔。但是，即便是设计图形或以它为基础的掩模图形为长方形，经光刻工序被复制到晶片上边的图形，全体都被去掉了角而缩小。在现有布局方法的情况下，归因于该缩短现象，接触孔显著地缩小，在最坏的情况下，还存在着接触孔彻底断线的可能。对此，在实施例1的情况下，采用使用L形布线图形和3W长度的长方形通孔图形的办法，如图5C所示，即便是在曝光后得到的晶片上边的复制图形中也可以实现确保充分的截面面积的椭圆形的接触孔。
其次，如图4所示的情况1那样，参看图6到图8，对考虑到既有布线图形存在的通孔图形的设定进行说明。
图6是用来设计半导体集成电路的一般性的布线布局方法的流程图。首先，在步骤S601中作成平面布置图。就是说，根据其要求规格把一个芯片分割成功能块，考虑块间的相互配置后再决定布局。接着在步骤S603中，决定逻辑单元的大小和配置。这些工序，要使用含有AND门电路或反相器等的逻辑电路清单的网络清单或与各个块的布线有关的数据库进行。如果单元的配置已经决定，则在步骤S605中决定电源线的配置，在步骤S607中决定信号线的配置。实施例1的布线图形的布局方法，对电源线的配置和信号线的配置都适用。
此外，在S609中进行布局图形的验证。在这里所说的布局图形，是用自动布局装置生成的在半导体集成电路的制造中使用的光掩模上的图形的集合。这样的布局图形，为了检查错误，进行完善度更高的布局，就一定要进行验证。验证完毕的布局数据，再在步骤S611中接受OPC处理。OPC处理是为了在曝光后也可以实现与设计图形接近的布线图形，要预先在数据上实施修正的处理工序。把已实施了OPC处理的数据当作最终的掩模布局图形。
图7是说明使用实施例1的自动布局方法的电源线或信号线的配置(步骤S605和S607)的流程图。首先，在步骤S701中抽出既布线和障碍物。如图8所示，例如假定已经配置设定了在水平方向上延伸的既布线1001或障碍物1003、1005。在向这些上边载置布线图形的情况下，就要预先抽出障碍物等，特别指定好其位置和形状。在步骤S703中，抽出应进行连接的引脚对。在图8的例子中，例如，从起始引脚1007开始向着结束引脚1009进行布线。在步骤S605中，检索布线路径。例如，避开既布线和障碍物检索L1和L2这2种路径，在其中，选择布线长度短的L1。
其次，在步骤S707中，生成L1的布线图形(L1a～L1d)和伴随着它的通孔图形。在步骤S709中，判断除此之外是否还有别的应该生成的布线图形。如果没有就结束该处理，如果有就返回到步骤S707，重复进行步骤S705～S707。
图9是详细地说明图7的步骤707的流程图。
在步骤S901中，首先生成在水平方向上延伸的线宽W的第1布线图形(在图8的例子中为L1a)。在步骤S903中，判断在该第1布线图形的附近是否有既有布线。在有既有布线的情况下，就在步骤S905中，判断既有布线是否与第1布线图形平行。在平行的情况下，就向步骤S907前进，并用第1布线图形(L1a)的终端生成在对第1布线图形正交的方向上延伸的第2布线图形(图8中的L1b)。在实际的电路中，第2布线图形(L1b)处于第1布线图形(L1a)的上层，结果就变成为可以用接触孔进行连接。于是，使第2布线图形(L1b)的开始点在L1a的方向上L形地恰好弯曲3W地进行延长，使得与第1布线图形(L1a)的终端部分重叠。在步骤S913中，在L形的重叠部分上，设定纵横比约为3的长方形的通孔图形。
在图8的情况下，在第1布线图形(L1a)的附近，由于在同层中存在着在同一方向上延伸的既布线图形(1001)，故根本不可能在纵方向上得到长方形的通孔。因为在实际的电路中可以用通孔接触连接的下层布线(就是说L1a的终端部分)和既布线(1001)会进行接触。为此，第1布线图形(L1a)的上层中，制作使在正交方向上延伸的第2布线图形(L1b)的端部弯曲成L形地延长，在与既有布线图形(1001)平行的方向上延伸的重叠区域。借助于此，在实际上用通孔接触把第1布线图形(L1a)和第2布线图形(L1b)连接起来的情况下，也不会与既布线图形(1001)进行接触。
在步骤S903中，在第1布线图形的附近没有既有布线图形的情况下(例如，在把L1a当作第1布线图形时)，就跳转到步骤S907，生成3W长度的具有L形端部的第2布线图形(例如L1d)。
在步骤S905中，在既有布线不与第1布线图形平行的情况下，就是说，在垂直方向上存在着既布线的情况下，就向步骤S909前进，使第1布线图形的终端部分L形地恰好延长3W。在步骤S911中，使得其开始端在第1布线图形的L形区域进行重叠那样地生成与第1布线图形正交方向的第2布线图形。然后，在步骤S913中，在重叠区域上设定纵横比约为3的长方形通孔。在该情况下，如果把第2布线图形作成为L形，由于结果就变成为与既有布线接触，故要使第2布线图形L形地延长，用做通孔接触的下层金属。
如上所述，倘采用实施例1的自动布局方法，则可以在考虑到已经形成的布线图形或障碍物后再决定长方形通孔的方向。此外，由于作为设计数据要生成纵横比大体上为3的长方形的通孔图形，故即便是不对布局数据施行OPC处理，也可以实现在曝光后具有充分截面面积的通孔接触。使上述的自动布局方法变成为程序进行描述，就可以存放在多种记录媒体内使自动布局装置动作。记录媒体包括外部存储器、磁盘装置、光盘、光磁盘、CD-ROM、以及其它的众所周知的记录媒体而不仅仅是自动布局装置的硬盘驱动器。
至于纵方向和横方向的通孔的使用方法，可以把多个种类登录在数据库内，在布线程序中用上边所述的方法分开使用。此外，布线的自由度虽然减少，但是也可以预先与曝光装置的特性一致起来，在数据库中仅仅定义易于确保所希望的截面面积的任何一个方向的长方形。
图10是根据这样的设计布局方法实际制造的半导体集成电路的剖面图。半导体集成电路30具有：衬底31；在衬底31上边的第1层间绝缘膜35；在第1层间绝缘膜35上边在与纸面平行的方向上延伸、具有第1终端区域M1a的线宽为W的第1金属布线M1。把第1金属布线M1和第1层间绝缘膜35被覆起来配置第2层间绝缘膜37。在第2层间绝缘膜37上边，设置在与第1金属布线正交的方向(就是说，与纸面垂直的方向)上延伸，而且具有与第1金属布线M1的第1终端部分M1a彼此重叠的长度为3W的L形的弯曲区域的第2金属布线M2。在其上边设置第3层间绝缘膜39。第2金属布线M2的L形的弯曲区域和第1金属布线的第1终端区域M1a用贯通第2层间绝缘膜37的通孔接触33连接起来。该通孔接触33的截面形状，是短轴比W稍短、长轴比3W稍短的椭圆形。
第1金属布线M1的第1终端区域M1a起着通孔接触33的下部金属的作用，第2金属布线M2的L形区域，起着上部金属的作用。椭圆形的截面形状，可以完全含于下部金属和上部金属的内侧。就是说，接触孔可以完全被上部金属和下部金属盖起来，即便是在以后的热处理工序中，也不必担心已填充到接触孔内的钨(W)等会溶出。这样一来，在曝光后也可以确保充分的截面面积并降低通孔电阻，同时还可以进行没有断线之虞的确实的结线。因此，会改善半导体集成电路30的性能和电迁移。
另外，在上述实施例1中，虽然把CAD方式的通孔图形的纵横比作成为3，但是，只要大于2即可，如果为3～5，则可以充分地降低通孔接触电阻而无须不必要地使长的布线延长。此外，实际上可以得到的半导体器件的通孔接触的截面，将变成为与该通孔的纵横比对应的椭圆形，变成为短轴比W稍小，长轴比2W～5W稍小的截面。
<实施例2>
图11示出了本发明的实施例2的斜向布线图形的光学修正方法的步骤。在图11的例子中，作为接地布线，要对在第3层以上的层中使用的斜向布线的布局数据施行OPC处理。首先，如图11A所示，用CAD方式，形成在水平方向(X方向)上延伸的布线图形M3和与它成45度角斜向延伸的斜向布线图形M4，在这两个布线图形M3和M4的各自端部重叠的区域上，设定平行四边形的通孔图形。这时，通孔图形要设定在布线图形M3的长边方向的中心线和布线图形M4的长边方向的中心线之间的交点上。若不加任何改动地使用这样生成的布局图形数据制造掩模，用该掩模借助于曝光向晶片上边进行图形的复制，则如图2B所示，特别是在2个布线M3、M4的锐角一侧的通孔的短缩很严重，存在着断线的危险。
于是，要施行图11B所示的那种OPC处理。就是说，要在布局后的平行四边形的通孔图形的4边的周围，生成使各边向恒定方向(在图11B的例子中，是垂直于布线M3的方向)进行移动的扩张区域41a～41d。其次，如图11C所示，使扩张区域41a～41d与斜向布线图形M4合并。然后，如图11D所示，沿着与图11B中扩张区域的方向相同的方向(就是说垂直方向)，分割合并图形。倘采用该修正方法，则合并图形可以干净利索地进行分割，不会引起微细的分割区域。作为通孔图形部分的掩模数据，相当于分割区域a～d。与含有图3D所示的5个分割区域a～e的通孔的掩模数据比较，实施例2的数据量可以减少大约20％。此外，在图3D所示的例子中，虽然会发生微细的分割区域e，但是，倘采用实施例2的方法，由于不会引起这样的微细分割区域，故即便不使用短波长的曝光光源也可以改善曝光精度。
在图11A到图11D的例子中，虽然把恒定方向规定为垂直于布线图形M3的方向，但是也可以把该方向定为对布线图形M3水平的方向。在该情况下，沿着水平布线图形M4的2边的外侧的扩张区域41c、41d虽然是图11B那样的区域，但是沿着斜向布线M4的2边的外侧的扩张区域41a、41b，则可以向水平方向突出出去。在分割合并后的图形的情况下，也要沿着水平方向进行分割。在该情况下，分割区域的个数将进一步减少，掩模图形的数据量得以大幅度地削减。
<实施例3>
图12A示出了本发明的实施例3的斜向布线的自动布局方法。在实施例3中，对要在比存储单元形成层更往上的上层上形成的信号线的布线布局进行处理。实施例3的特征在于：在用来把第1布线图形和对之斜向延伸的第2布线图形连接起来的重叠区域上，设定纵横比约为2以上，例如为2的长方形通孔。此外，还要对这样的长方形通孔施行光学修正处理，在曝光后，在已复制到晶片上边的图形中实现具有充分截面面积的通孔接触。
具体地说，要生成在图12A中在水平方向(X方向)上延伸的线宽为W的第1布线图形M3，使得其端部与第1布线图形M3的终端重叠那样地，生成与第1布线图形成45度角地在斜向方向上延伸的第2布线图形M4。斜向延伸的第2布线图形M4的线宽，形成得比第1布线图形M3的宽度宽。例如，理想的是在 以上。其原因是：第2布线图形由于在比存储单元形成层还往上的上层上形成，故设计规则不要求像存储单元形成层那种程度的微细化，因布线斜向走线而缩短布线长度，同时还因展宽布线宽度而大幅度地减少布线电阻。
其次，在第1布线图形M3的长边方向的中心线和第2布线图形M4的长边方向的中心线的交点上，沿着第1布线图形M3生成纵横比在2以上，例如为2的长方形的通孔图形。就是说，沿着第1布线图形M3生成具有长度2W的长方形的通孔图形。把这样生成的第1(水平方向)布线图形、第2(斜向)布线图形和通孔图形叫做连接图形集合。在这样生成的连接图形集合的附近，同样，可以生成由水平布线图形、斜向布线图形和把它们连接起来的通孔图形构成的另外的连接图形集合。
例如，如图12A所示，在右侧的连接图形集合A的附近，生成左边的连接图形集合B的情况下，生成在水平方向(X方向)延伸的第3布线图形M3，生成与该第3布线图形成45度角在斜向方向上延伸的第4布线图形M4，在该M3和M4的各自的长边方向的中心线的交点上，设定纵横比在2以上，例如为2的长方形的通孔图形。这时，在水平方向上延伸的第1布线图形和第3布线图形的间隔，至少要形成2W的距离。此外，连接图形集合A的通孔图形和在连接图形集合B中含有的最近的通孔图形之间的间隔，至少要是W。借助于像这样地进行配置，通孔图形就不会妨碍相邻的连接图形集合的斜向布线的径迹，而且，也不会与最近的连接图形集合A接触。另外，在图12A的例子中，从右侧的连接图形集合A的通孔图形到右侧的连接图形集合A的斜向布线为止的距离为 (约为1.06W)以上。
图13A到图13D示出了对用在上边所说的图12A中所示的方法生成的布线图形的布局数据施行OPC处理的步骤。图13A是读出图12A中的右侧的连接图形集合A的图。在水平方向(X方向)上延伸的第1布线图形M3和斜向的第2布线图形M4之间的交点上设定长方形的通孔图形61。长方形的通孔图形61的中心点，与2个布线图形的交点一致。其次，如图13B所示，其中心点保持不变地以规定的比率扩张长方形通孔图形61区域，生成OPC扩张区域63。如图13C所示，使扩张区域63和第2布线图形M4合并．如图13D所示，在规定的方向(例如纵方向(Y轴方向))上分割合并图形。倘采用实施例3的光学修正方法，则最终的斜向布线的掩模图形的分割区域(数据块)就仅仅是区域a～区域c这3个区域，其中，对于与通孔图形对应的部分，仅仅2个区域即可。就是说，与实施例2所示的光学修正方法比较，可以把数据量再削减50％。
图12B示出了使用根据图11A到图11D所示的布线布局方法，和接在其后边的图13A到图13D所示的光学修正处理制成的掩模复制到晶片上边的图形。由于用数据方式使长方形的通孔区域和妨碍它的斜向布线图形M4的图形进行扩张，故可以对由曝光引起的缩短进行补偿，因而可以形成具有充分截面面积的椭圆形的通孔接触孔。此外，由于水平布线图形M3和斜向布线图形M4的各自的端部，作为下部和上部金属充分地把通孔接触孔覆盖起来，故即便是向接触孔内填充钨(W)，然后进行热处理，也不存在钨熔融的危险，因而可以防止断线。此外，由于通孔接触具有充分的截面面积，故可以减小通孔电阻。
图14是使用根据上述实施例3的方法制成的掩模制造的半导体集成电路的剖面图。
半导体集成电路70，具有半导体衬底71；在半导体衬底71的上方且通过第1层间绝缘膜75在水平方向上延伸的线宽为W的第1金属布线M3；在第1金属布线M3的上方，通过第2层间绝缘膜77在斜向方向上延伸的第2金属布线M4；贯通第2层间绝缘膜77，把第1金属布线M3的终端区域和第2金属布线M4的终端区域连接起来的通孔接触73。在实施例3中，斜向的第2金属布线M4，与第1金属布线M3构成45度角。第1金属布线M3的终端区域，是从斜向延伸的第2金属布线M4的端部向第1金属布线M3的方向延伸的纵横比在2以上的长方形的扩张区域。该扩张区域起着通孔接触73的上部金属的作用。
通孔接触73的截面形状，是短轴比W稍小、长轴也比2W稍小的椭圆形。该椭圆形的截面形状可以完全收纳在第1金属布线M3的终端区域和第2金属布线M4的长方形的扩张区域的内部。
半导体集成电路70还具有：在水平方向上延伸的线宽为W的第3金属布线M3；在第3金属布线的上方，且通过第2层间绝缘膜斜向延伸的第4金属布线M4；贯通第2层间绝缘膜，把第4金属布线的终端区域和第3金属布线的终端区域连接起来的通孔接触73。在水平方向上延伸的第1金属布线M3和第3金属布线M3的间隔，以及与通孔接触相邻的通孔接触之间的间隔，至少可以确保2W。借助于这样的布线构成，就可以避免接触孔彼此间的接触。
图15的流程图示出了上边所说的布线布局和光学修正处理的步骤。首先，在步骤S1501中，生成在第1方向上延伸的线宽为W的第1布线图形。第1方向既可以是水平方向(X方向)也可以是垂直方向(Y方向)。其次，在步骤S1503中，使得其终端部分与第1布线图形的终端部分彼此重叠那样地生成与第1布线图形构成规定角度的斜向延伸的第2布线图形。在步骤S1505中，检测第1布线图形的长边方向的中心线和第2布线图形的长边方向的中心线之间的交点，生成以该交点为中心点的沿着第1布线图形的长度为2W的长方形的通孔图形。在步骤S1507中，以长方形的通孔图形为基准进行扩张，生成纵横比约为2以上，例如为2的长方形的扩张图形，使扩张图形与第2布线图形合并。在步骤S1509中，把合并后的图形分割成在规定的方向上延伸的多个区域。规定的方向，例如既可以是垂直方向也可以是水平方向。在步骤S1511中，把这样生成的图形数据作为掩模制作用的布局数据进行保存。
也可以把用来使自动布局装置和光学修正装置自动进行上述处理的程序预先存放到任意的记录媒体内。
在这里，所谓‘记录媒体’，意味着例如计算机的外部存储装置、半导体存储器、磁盘、光盘、光磁盘、磁带等的可以记录程序的媒体。具体地说，软盘、CD-ROM、MO盘、盒式磁带、盘式磁带等都包括在‘记录媒体’中。采用把上边所说的程序存放在记录媒体中的办法，自动布局装置和光学修正装置，就可以以更少的数据量，制作用来生成精密的布线图形的掩模描绘数据。
虽然对本发明的实施例进行了说明，但是本发明并不受限于这些实施例的描述，对本专业的技术人员来说，不言自明的是可以有种种的变形或改良。
如上所述，倘采用本发明的布线图形的自动布局方法，在进行正交系的布线布局的情况下，可以用简单的处理实现在曝光后也具有充分截面面积的通孔接触的生成。
此外，在斜向布线布局的情况下，可以实现大幅度地削减掩模图形的数据量，同时具有充分截面面积的通孔接触。
倘采用本发明的光学修正处理，则可以用简单的处理把所生成的布局数据分割成比确定形状更少数目的区域，在可以削减数据量的同时，还可以用既有曝光光源提高曝光精度。
使用根据这样的布局方法和光学修正方法制作的掩模制造的半导体集成电路，可以实现借助于上部金属和下部金属确实地把通孔接触覆盖起来，而且，具有充分截面面积的通孔。借助于此，可以减小通孔电阻，因而可以实现LSI的性能和电迁移耐性优良的电路。

Claims (6)

1.一种经由通孔接触连接不同布线层的布线图形的布局方法，其特征在于，包括以下步骤：
生成在第1方向上延伸的线宽为W的第1布线图形，
生成在与上述第1布线图形正交的方向上延伸的线宽为W的第2布线图形，使得其终端部分在上述第1布线图形的终端部分处结束，
把上述第1或第2布线图形中的任何一方的终端部分弯曲成直角，生成L形延长部分，生成使上述第1和第2布线图形彼此重叠的重叠区域，
在上述重叠区域上，生成长方形的通孔图形。
2.根据权利要求1所述的布局方法，其中，上述L形延长部分具有长度为2W以上5W以下的延长部分，
上述长方形的通孔图形的纵横比在2以上5以下。
3.根据权利要求1所述的布局方法，还包括以下步骤：
在上述第1布线图形生成后，判断在上述第1布线图形的附近是否已经配置有既有布线图形，
在存在上述既有布线图形且上述既有布线图形与上述第1布线图形平行的情况下，生成使上述第2布线图形的终端部分弯曲成直角地进行延长，重叠到上述第1布线的终端部分上的L形延长部分。
4.根据权利要求1所述的布局方法，还包括以下步骤：
在上述第1布线图形生成后，判断在上述第1布线图形的附近是否已经配置有既有布线图形，
在存在上述既有布线图形且上述既有布线图形不与上述第1布线图形平行的情况下，生成使上述第1布线图形的终端部分弯曲成直角地进行延长，重叠到第2布线的终端部分上的L形延长部分。
5.一种具有衬底、多个布线层、置于上述多个布线层之间的绝缘层、和通过一绝缘层将一布线层连接到另一布线层的通孔接触的半导体器件，其特征在于，包括：
在上述衬底上的第1层间绝缘膜；
在上述第1层间绝缘膜上边在第1方向上延伸且具有第1终端区域的线宽为W的第1金属布线；
被覆上述第1金属布线和第1层间绝缘膜的第2层间绝缘膜；
在上述第2层间绝缘膜上边，在与上述第1金属布线正交的方向上延伸且具有与上述第1金属布线的第1终端部分彼此重叠的长度为2W以上5W以下的L形弯曲区域的第2金属布线；
贯通上述第2层间绝缘膜，把上述第1金属布线的上述第1终端部分和上述第2金属布线的L形弯曲区域连接起来的通孔接触。
6.根据权利要求5所述的半导体器件，其中，上述通孔接触的截面形状，是短轴为W，长轴为2W以上5W以下的椭圆形，分别位于第1金属布线的终端部分和第2金属布线的L形弯曲区域的内部。
CNB021183961A 2001-04-27 2002-04-26 布线图形的布局方法和半导体器件 Expired - Fee Related CN1269205C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP133168/2001 2001-04-27
JP2001133168A JP2002329783A (ja) 2001-04-27 2001-04-27 配線パターンの自動レイアウト方法、レイアウトパターンの光学補正方法、自動レイアウト方法と光学補正方法に基づいて製造される半導体集積回路、および自動レイアウト光学補正プログラムを記録した記録媒体

Publications (2)

Publication Number Publication Date
CN1384540A CN1384540A (zh) 2002-12-11
CN1269205C true CN1269205C (zh) 2006-08-09

Family

ID=18981071

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021183961A Expired - Fee Related CN1269205C (zh) 2001-04-27 2002-04-26 布线图形的布局方法和半导体器件

Country Status (3)

Country Link
US (2) US6779167B2 (zh)
JP (1) JP2002329783A (zh)
CN (1) CN1269205C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103329133A (zh) * 2011-01-28 2013-09-25 丰田自动车株式会社 具有骨架结构的消失模用的cad数据生成方法

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6898773B1 (en) * 2002-01-22 2005-05-24 Cadence Design Systems, Inc. Method and apparatus for producing multi-layer topological routes
JP4615156B2 (ja) * 2001-08-02 2011-01-19 富士通セミコンダクター株式会社 光近接補正された露光パターンを利用する露光方法，光近接補正された露光データの生成装置，及び光近接補正された露光データの露光装置
US6598216B2 (en) * 2001-08-08 2003-07-22 International Business Machines Corporation Method for enhancing a power bus in I/O regions of an ASIC device
US7096449B1 (en) * 2002-01-22 2006-08-22 Cadence Design Systems, Inc. Layouts with routes with different widths in different directions on the same layer, and method and apparatus for generating such layouts
JP4320413B2 (ja) * 2002-09-11 2009-08-26 日本電気株式会社 半導体集積回路およびレイアウト設計装置
EP1573808A4 (en) * 2002-12-20 2009-12-09 Ibm METHOD OF CREATING FILLING PAVES PATTERN FOR CI, RESULTING CI AND METHOD OF ANALYSIS
JP4195821B2 (ja) * 2003-02-26 2008-12-17 富士通マイクロエレクトロニクス株式会社 半導体集積回路の設計方法
US7243328B2 (en) * 2003-05-07 2007-07-10 Cadence Design Systems, Inc. Method and apparatus for representing items in a design layout
US7080339B2 (en) * 2003-05-07 2006-07-18 Cadence Design Systems, Inc. Plane representation of wiring in a design layout
US7065731B2 (en) * 2003-05-07 2006-06-20 Cadence Design Systems, Inc. Removal of acute angles in a design layout
JP2005003996A (ja) 2003-06-12 2005-01-06 Toshiba Corp フォトマスクとフォトマスクの製造方法及びマスクデータ生成方法
TWI246138B (en) * 2003-09-08 2005-12-21 Realtek Semiconductor Corp Method for checking via density in IC layout
JP4509521B2 (ja) * 2003-10-01 2010-07-21 東芝マイクロエレクトロニクス株式会社 自動設計方法、自動設計装置、レチクルセット、半導体集積回路及び設計プログラム
JP2005208473A (ja) 2004-01-26 2005-08-04 Toshiba Corp 自動設計装置，自動設計方法，及びこれらを用いて製造可能なレチクルセット，半導体集積回路
US7448012B1 (en) * 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
JP4481731B2 (ja) * 2004-06-07 2010-06-16 株式会社東芝 自動設計方法及び半導体集積回路
US7257797B1 (en) * 2004-06-07 2007-08-14 Pulsic Limited Method of automatic shape-based routing of interconnects in spines for integrated circuit design
JP4801333B2 (ja) * 2004-07-23 2011-10-26 パナソニック株式会社 電源配線構造および該電源配線構造を備えた半導体集積回路
JP4177798B2 (ja) 2004-08-23 2008-11-05 株式会社東芝 半導体装置
JP4677760B2 (ja) * 2004-10-22 2011-04-27 凸版印刷株式会社 近接効果補正方法、フォトマスク、近接効果補正装置
JP4410088B2 (ja) * 2004-11-29 2010-02-03 富士通株式会社 半導体装置の設計支援方法、プログラム及び装置
US7404167B2 (en) * 2005-02-23 2008-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving design window
US7571408B1 (en) 2005-03-09 2009-08-04 Cadence Design Systems, Inc. Methods and apparatus for diagonal route shielding
US7389483B2 (en) * 2005-06-22 2008-06-17 Faraday Technology Corp. Method for auto enlarging bend portion width and computer readable recording medium for storing program thereof
US7730440B2 (en) * 2005-06-30 2010-06-01 Scott Pitkethly Clock signal distribution system and method
US7689963B1 (en) 2005-06-30 2010-03-30 Masleid Robert P Double diamond clock and power distribution
US7755193B1 (en) 2005-11-14 2010-07-13 Masleid Robert P Non-rectilinear routing in rectilinear mesh of a metallization layer of an integrated circuit
US7661086B1 (en) 2005-06-30 2010-02-09 Scott Pitkethly Enhanced clock signal flexible distribution system and method
JP4817746B2 (ja) 2005-07-27 2011-11-16 株式会社東芝 半導体装置の設計データ処理方法、そのプログラム、及び半導体装置の製造方法
US7694258B1 (en) 2005-08-01 2010-04-06 Cadence Design Systems, Inc. Method and apparatus for inserting metal fill in an integrated circuit (“IC”) layout
US7472366B1 (en) * 2005-08-01 2008-12-30 Cadence Design Systems, Inc. Method and apparatus for performing a path search
CN1940714B (zh) * 2005-09-28 2010-12-15 中芯国际集成电路制造(上海)有限公司 用于选择性光学图形补偿的方法与系统
US20070158835A1 (en) * 2006-01-12 2007-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for designing interconnect for a new processing technology
JP4757660B2 (ja) * 2006-02-27 2011-08-24 エルピーダメモリ株式会社 半導体装置
JP2007273871A (ja) 2006-03-31 2007-10-18 Toshiba Corp 設計データ作成方法、設計データ作成プログラム、及び半導体装置の製造方法
US8723321B2 (en) * 2006-06-08 2014-05-13 GLOBALFOUNDIES Inc. Copper interconnects with improved electromigration lifetime
US20080022250A1 (en) * 2006-07-20 2008-01-24 Charudhattan Nagarajan Chip finishing using a library based approach
JP2008205122A (ja) * 2007-02-19 2008-09-04 Nec Electronics Corp 半導体装置およびその製造方法
US8086991B1 (en) * 2007-07-25 2011-12-27 AWR Corporation Automatic creation of vias in electrical circuit design
JP2010003712A (ja) * 2007-08-09 2010-01-07 Renesas Technology Corp 半導体装置、半導体装置の配置配線方法、及びデータ処理システム
US7831941B2 (en) * 2008-01-02 2010-11-09 International Business Machines Corporation CA resistance variability prediction methodology
JP2009169366A (ja) * 2008-01-21 2009-07-30 Nec Electronics Corp レチクル、配線およびビアのレイアウト方法、および半導体装置の製造方法
US8198188B1 (en) * 2008-01-28 2012-06-12 Cadence Design Systems, Inc. Self-aligned VIAS for semiconductor devices
US8062971B2 (en) * 2008-03-19 2011-11-22 Infineon Technologies Ag Dual damascene process
WO2010095346A1 (ja) 2009-02-17 2010-08-26 パナソニック株式会社 半導体装置、基本セルおよび半導体集積回路装置
JP2011014610A (ja) 2009-06-30 2011-01-20 Toshiba Corp 半導体記憶装置
US8516417B2 (en) * 2009-08-07 2013-08-20 International Business Machines Corporation Method and system for repartitioning a hierarchical circuit design
KR20120047596A (ko) * 2010-11-04 2012-05-14 삼성전자주식회사 반도체 소자의 배선 구조
JP6066542B2 (ja) * 2010-11-18 2017-01-25 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
KR20120111305A (ko) * 2011-03-31 2012-10-10 삼성전자주식회사 반도체 장치 및 반도체 장치의 테스트 방법
US10741489B2 (en) * 2011-09-19 2020-08-11 Texas Instruments Incorporated Rectangular via for ensuring via yield in the absence of via redundancy
KR101888940B1 (ko) * 2012-03-28 2018-08-17 삼성전자주식회사 패턴 레이아웃을 디자인하는 방법
US8637982B2 (en) 2012-04-18 2014-01-28 Sandisk Technologies Inc. Split loop cut pattern for spacer process
US8779592B2 (en) * 2012-05-01 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via-free interconnect structure with self-aligned metal line interconnections
JP6255728B2 (ja) * 2013-06-17 2018-01-10 富士通セミコンダクター株式会社 半導体装置、半導体装置の製造方法及び設計プログラム
CN105097793B (zh) * 2014-04-22 2018-03-16 中芯国际集成电路制造(北京)有限公司 一种集成电路的设计方法和集成电路
US9425141B2 (en) * 2014-10-09 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with elongated coupling
US9520358B2 (en) * 2014-10-30 2016-12-13 Qualcomm Incorporated Via structure for optimizing signal porosity
CN104951594B (zh) * 2015-05-28 2023-07-21 格科微电子（上海）有限公司 集成电路的布线方法以及集成电路结构
US9735157B1 (en) 2016-03-18 2017-08-15 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
KR20170133750A (ko) * 2016-05-26 2017-12-06 삼성전자주식회사 집적 회로의 설계를 위한 컴퓨터 구현 방법
US10964639B2 (en) * 2017-10-20 2021-03-30 Samsung Electronics Co., Ltd. Integrated circuits including via array and methods of manufacturing the same
CN110034111B (zh) * 2019-03-13 2021-06-22 珠海博雅科技有限公司 适于Banba结构带隙基准电压源的版图设计方法
CN113589638B (zh) * 2020-04-30 2024-05-24 中芯国际集成电路制造(上海)有限公司 掩膜版版图和半导体结构
US11901286B2 (en) * 2021-01-28 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Diagonal via pattern and method
US20230061693A1 (en) * 2021-08-24 2023-03-02 Qualcomm Incorporated Three-dimensional (3d) interconnect structures employing via layer conductive structures in via layers and related fabrication methods

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3004083B2 (ja) * 1991-06-21 2000-01-31 沖電気工業株式会社 半導体装置及びその製造装置
FR2702595B1 (fr) * 1993-03-11 1996-05-24 Toshiba Kk Structure de câblage multicouche.
JPH07245343A (ja) * 1994-03-03 1995-09-19 Toshiba Corp 半導体装置及びその製造方法
US5822214A (en) * 1994-11-02 1998-10-13 Lsi Logic Corporation CAD for hexagonal architecture
KR100299338B1 (ko) 1996-04-19 2001-10-19 마츠시타 덴끼 산교 가부시키가이샤 반도체장치
US6035108A (en) * 1996-10-17 2000-03-07 Nec Corporation Figure layout compaction method and compaction device
JPH11220020A (ja) 1998-01-30 1999-08-10 Hitachi Ltd 多層配線構造体および半導体集積回路装置
JP3120838B2 (ja) * 1998-03-24 2000-12-25 日本電気株式会社 図形レイアウト圧縮システム及び図形レイアウト圧縮方法
US6262487B1 (en) * 1998-06-23 2001-07-17 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device, semiconductor integrated circuit wiring method, and cell arranging method
JP3964575B2 (ja) 1998-06-23 2007-08-22 株式会社東芝 半導体集積回路装置、半導体集積回路配線方法およびセル配置方法
JP4228418B2 (ja) * 1998-07-30 2009-02-25 沖電気工業株式会社 半導体装置
JP3822009B2 (ja) * 1999-11-17 2006-09-13 株式会社東芝 自動設計方法、露光用マスクセット、半導体集積回路装置、半導体集積回路装置の製造方法、および自動設計プログラムを記録した記録媒体
JP4098459B2 (ja) * 2000-05-23 2008-06-11 株式会社日立製作所 電気長を考慮した信号線路の配線方法
JP2002312414A (ja) * 2001-04-13 2002-10-25 Toshiba Corp 半導体集積回路装置のレイアウト設計システム、配線設計方法、配線設計プログラム及び半導体集積回路装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103329133A (zh) * 2011-01-28 2013-09-25 丰田自动车株式会社 具有骨架结构的消失模用的cad数据生成方法
CN103329133B (zh) * 2011-01-28 2014-12-10 丰田自动车株式会社 具有骨架结构的消失模用的cad数据生成方法

Also Published As

Publication number Publication date
JP2002329783A (ja) 2002-11-15
CN1384540A (zh) 2002-12-11
US6779167B2 (en) 2004-08-17
US20040210862A1 (en) 2004-10-21
US7124389B2 (en) 2006-10-17
US20020162079A1 (en) 2002-10-31

Similar Documents

Publication Publication Date Title
CN1269205C (zh) 布线图形的布局方法和半导体器件
TWI775000B (zh) 產生積體電路佈局圖的方法及用於處理積體電路佈局圖的系統
US7962878B2 (en) Method of making an integrated circuit using pre-defined interconnect wiring
US6463575B1 (en) Cell-layout method in integrated circuit devices
KR102368588B1 (ko) 필러 셀 영역을 갖는 반도체 디바이스, 레이아웃 다이어그램을 생성하는 방법 및 그 시스템
US8607183B2 (en) Method of making in an integrated circuit including simplifying metal shapes
US20080098334A1 (en) Method and process for design of integrated circuits using regular geometry patterns to obtain geometrically consistent component features
JP2001127161A (ja) 集積回路
US20130086536A1 (en) Method of generating standard cell library for dpl process and methods of producing a dpl mask and circuit pattern using the same
JP2008147217A (ja) 半導体集積回路のレイアウト方法、レイアウトプログラム
JP4141322B2 (ja) 半導体集積回路の自動配線方法及び半導体集積回路の設計のプログラム
US8015529B1 (en) Methods and apparatus for diagonal route shielding
US7216325B2 (en) Semiconductor device, routing method and manufacturing method of semiconductor device
JP4481731B2 (ja) 自動設計方法及び半導体集積回路
JP4469539B2 (ja) 半導体集積回路装置の製造方法
US6892372B2 (en) Wiring layout method of integrated circuit
JP2004039933A (ja) マスク設計システム、マスク設計方法、およびマスク設計処理またはレイアウト設計処理をコンピュータに実行させるためのプログラム
US6868537B1 (en) Method of generating an IC mask using a reduced database
CN1316596C (zh) 布线图形产生方法
JPH1197545A (ja) 配線レイアウトの圧縮方法、自動配線レイアウト装置、記録媒体、半導体集積回路装置の製造方法及び半導体集積回路装置
JP2007011729A (ja) ダミーセル挿入装置およびダミーセル挿入方法
Liu et al. Diffusion-driven congestion reduction for substrate topological routing
JP2003318260A (ja) 半導体集積回路の配線方法
JP2000315220A (ja) 描画データの検証方法、フォトマスクの製造方法および記録媒体
JPH10144798A (ja) グリッド化ポートのための自動レイアウトワイヤ最小化

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060809