KR20120111305A - 반도체 장치 및 반도체 장치의 테스트 방법 - Google Patents

반도체 장치 및 반도체 장치의 테스트 방법 Download PDF

Info

Publication number
KR20120111305A
KR20120111305A KR1020110029724A KR20110029724A KR20120111305A KR 20120111305 A KR20120111305 A KR 20120111305A KR 1020110029724 A KR1020110029724 A KR 1020110029724A KR 20110029724 A KR20110029724 A KR 20110029724A KR 20120111305 A KR20120111305 A KR 20120111305A
Authority
KR
South Korea
Prior art keywords
metal pattern
metal
pattern
semiconductor device
curved portion
Prior art date
Application number
KR1020110029724A
Other languages
English (en)
Inventor
이종현
박기흥
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110029724A priority Critical patent/KR20120111305A/ko
Priority to US13/176,855 priority patent/US20120248437A1/en
Publication of KR20120111305A publication Critical patent/KR20120111305A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

반도체 장치, 반도체 장치의 테스트 방법이 제공된다. 상기 반도체 장치는 제1 메탈 레벨에 형성되고, ㄷ형태의 제1 굴곡부를 포함하는 제1_1 메탈 패턴, 상기 제1 메탈 레벨에 형성되고, 상기 제1 굴곡부와 마주보는 ㄷ형태의 제2 굴곡부를 포함하는 제1_2 메탈 패턴, 상기 제1_1 메탈 패턴과 상기 제1_2 메탈 패턴 중 하나와 전기적으로 연결된 비아 구조체, 상기 제1 메탈 레벨과 다른 제2 메탈 레벨에 형성되고, 상기 비아 구조체와 전기적으로 연결된 제2 메탈 패턴을 포함한다.

Description

반도체 장치 및 반도체 장치의 테스트 방법{Semiconductor device and test method for the semiconductor device}
본 발명은 반도체 장치 및 반도체 장치의 테스트 방법에 관한 것이다.
반도체 후공정(backend process)은 메탈 배선 공정과 비아(via) 공정을 포함한다. 즉, 하부에 형성된 메탈 배선과 상부에 형성될 메탈 배선을 서로 연결하기 위해서 비아를 형성한다.
한편, 메탈 배선 공정과 비아 공정은 제조 공정 중의　불순물 유입, 공정상의 오차 등과 같은 다양한 문제로 인하여, 하부의 메탈 배선들이 서로 쇼트되거나, 하부의 메탈 배선과 상부의 메탈 배선이 잘못 연결되기도 한다. 이러한 불량은 반도체 제조 수율을 저하시키고, 제조 원가를 상승시킨다.
본 발명이 해결하려는 과제는, 빠른 시간 내에 정확하게 불량을 검출할 수 있는 반도체 장치를 제공하는 것이다.
본 발명이 해결하려는 다른 과제는, 빠른 시간 내에 정확하게 불량을 검출할 수 있는 반도체 장치의 테스트 방법을 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 반도체 장치의 일 태양(aspect)은 제1 메탈 레벨에 형성되고, ㄷ형태의 제1 굴곡부를 포함하는 제1_1 메탈 패턴, 제1 메탈 레벨에 형성되고, 제1 굴곡부와 마주보는 ㄷ형태의 제2 굴곡부를 포함하는 제1_2 메탈 패턴, 제1_1 메탈 패턴과 제1_2 메탈 패턴 중 하나와 전기적으로 연결된 비아 구조체, 제1 메탈 레벨과 다른 제2 메탈 레벨에 형성되고, 비아 구조체와 전기적으로 연결된 제2 메탈 패턴을 포함한다.
상기 과제를 해결하기 위한 본 발명의 반도체 장치의 다른 태양은 제1 메탈 레벨에 형성된 제1_1 메탈 패턴과 제1_2 메탈 패턴, 제1_2 메탈 패턴과 전기적으로 연결된 비아 구조체, 및 제1 메탈 레벨과 다른 제2 메탈 레벨에 형성되고, 비아 구조체와 전기적으로 연결된 제2 메탈 패턴을 포함하되, 제1_1 메탈 패턴과 제1_2 메탈 패턴은 제1 방향으로 길게 형성되고, 제1_1 메탈 패턴은 일측으로 휘어진 적어도 하나의 제1 굴곡부와, 제1_2 메탈 패턴은 일측으로 휘어진 적어도 하나의 제2 굴곡부를 포함하되, 제1 굴곡부의 폭은 제2 굴곡부의 폭보다 넓다.
상기 다른 과제를 해결하기 위한 본 발명의 반도체 장치의 테스트 방법의 일 태양은 제1 메탈 레벨에 형성되고 ㄷ형태의 제1 굴곡부를 포함하는 제1_1 메탈 패턴과, 제1 메탈 레벨에 형성되고 제1 굴곡부와 마주보는 ㄷ형태의 제2 굴곡부를 포함하는 제1_2 메탈 패턴과, 제1_2 메탈 패턴과 전기적으로 연결된 비아 구조체와, 제1 메탈 레벨과 다른 제2 메탈 레벨에 형성되고 비아 구조체와 전기적으로 연결된 제2 메탈 패턴을 포함하는 반도체 장치를 제공하고, 제1_1 메탈 패턴과 제2 메탈 패턴에 전기적 신호를 제공하고, 제1_1 메탈 패턴과 제1_2 메탈 패턴의 불량여부를 검토하는 것을 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 제1 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 2는 도 1의 II를 자세히 도시한 레이아웃도이다.
도 3 및 도 4는 도 2의 III-III'를 따라 절단한 단면도이다.
도 5는 본 발명의 제2 실시예에 따른 반도체 장치를 설명하기 위한 레이아웃도이다.
도 6는 본 발명의 제3 실시예에 따른 반도체 장치를 설명하기 위한 레이아웃도이다.
도 7는 본 발명의 제4 실시예에 따른 반도체 장치를 설명하기 위한 개념도이다.
도 8는 본 발명의 제5 실시예에 따른 반도체 장치를 설명하기 위한 레이아웃도이다.
도 9은 본 발명의 실시예들에 따른 테스트 방법을 설명하기 위한 흐름도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
본 발명의 몇몇 실시예들에 따른 반도체 장치는, 메탈 패턴의 불량 여부를 판단하기 위한 테스트 패턴일 수 있다.
도 1은 본 발명의 제1 실시예에 따른 반도체 장치를 설명하기 위한 도면이다. 도 2는 도 1의 II를 자세히 도시한 레이아웃도이다. 도 3 및 도 4는 도 2의 III-III'를 따라 절단한 단면도이다. 도 3은 본 발명의 제1 실시예에 따른 반도체 장치가 정상일 경우를 도시한 것이고, 도 4는 불량일 경우를 도시한 것이다.
우선 도 1 내지 도 3을 참조하면, 본 발명의 제1 실시예에 따른 반도체 장치(1)는 제1_1 메탈 패턴(110), 제1_2 메탈 패턴(120), 비아 구조체(160), 제2 메탈 패턴(170), 제1 테스트용 패드(180), 제2 테스트용 패드(190) 등을 포함한다.
제1_1 메탈 패턴(110)과 제1_2 메탈 패턴(120)은 제1 메탈 레벨에 형성되고, 제2 메탈 패턴(170)은 제1 메탈 레벨과 다른 제2 메탈 레벨에 형성될 수 있다. 예를 들어, 제2 메탈 레벨은 제1 메탈 레벨보다 높은 레벨일 수 있으나, 이에 한정되는 것은 아니다.
제1_1 메탈 패턴(110)은 제1 방향(DR1)으로 길게 형성되고, 제1_1 메탈 패턴(110)은 일측으로 휘어진(예를 들어, 제2 방향(DR2)으로 돌출된 형상으로) 적어도 하나의 제1 굴곡부(112)를 포함할 수 있다. 구체적으로 설명하면, 제1_1 메탈 패턴(110)은 제1 방향(DR1)으로 연장되고 제1 굴곡부(112)의 양측에 배치된 제1 연장 패턴(110a)과 제2 연장 패턴(110b)을 포함할 수 있다.
또한, 제1 굴곡부(112)는 ㄷ형태일 수 있다. 예를 들어, 제1 굴곡부(112)는 제1 내지 제3 부분(112a, 112b, 112c)를 포함할 수 있다. 구체적으로, 제1 부분(112a)은 제1 방향(DR1)으로 연장되도록 형성되고, 제2 부분(112b)은 제1 방향(DR1)과 다른 제2 방향(DR2)으로 연장되고 제1 연장 패턴(110a)과 연결되고, 제3 부분(112c)은 제1 방향(DR1)과 다른 제2 방향(DR2)으로 연장되고 제2 연장 패턴(110b)과 연결될 수 있다.
제1_2 메탈 패턴(120)도 제1 방향(DR1)으로 길게 형성되고, 제1_2 메탈 패턴(120)은 일측으로 휘어진(예를 들어, 제2 방향(DR2)으로 돌출된 형상으로) 적어도 하나의 제2 굴곡부(122)를 포함할 수 있다. 구체적으로 설명하면, 제1_2 메탈 패턴(120)은 제1 방향(DR1)으로 연장되고 제2 굴곡부(122)의 양측에 배치된 제3 연장 패턴(120a)과 제4 연장 패턴(120b)을 포함할 수 있다.
제2 굴곡부(122)는 ㄷ형태일 수 있다. 예를 들어, 제2 굴곡부(122)는 제4 내지 제6 부분(122a, 122b, 122c)를 포함할 수 있다. 구체적으로, 제4 부분(122a)은 제1 방향(DR1)으로 연장되도록 형성되고, 제5 부분(122b)은 제1 방향(DR1)과 다른 제2 방향(DR2)으로 연장되고 제3 연장 패턴(120a)과 연결되고, 제6 부분(122c)은 제1 방향(DR1)과 다른 제2 방향(DR2)으로 연장되고 제4 연장 패턴(120b)과 연결될 수 있다.
한편, 제1 굴곡부(112)와 제2 굴곡부(122)는 서로 마주보고 있을 수 있다. 예를 들어, 제1 굴곡부(112)의 적어도 일부는 제2 굴곡부(122)의 적어도 일부가 둘러싸도록 형성될 수 있다. 즉, 제1 굴곡부(112)에 의해 둘러싸여 있는 공간에, 제2 굴곡부(122)의 적어도 일부가 배치될 수 있다.
또한, 제1_1 메탈 패턴(110)의 제1 굴곡부(112)와, 제1_2 메탈 패턴(120)의 제2 굴곡부(122)는 서로 비대칭적인(asymmetric) 패턴일 수 있다. 즉, 제1 굴곡부(112)의 적어도 일부는 제2 굴곡부(122)의 적어도 일부보다 폭이 넓을 수 있다. 예를 들어, 제1 굴곡부(112)의 제1 부분(112a)의 폭(W1)은 제2 굴곡부(122)의 제4 부분(122a)의 폭(W2)보다 넓을 수 있다. 도시된 것과 같이, 제1 굴곡부(112)의 폭(W1)은 제2 연장 패턴(110b)의 폭(W3)과 실질적으로 동일할 수 있고, 제2 굴곡부(122)의 폭(W2)은 제4 연장 패턴(120b)의 폭(W4)과 실질적으로 동일할 수 있다.
한편, 제1 연장 패턴(110a)과 제3 연장 패턴(120a) 사이의 간격(G3)은 제1 굴곡부(112)와 제2 굴곡부(122) 사이의 간격(G1, G2)보다 넓다. 또는, 제2 연장 패턴(110b)과 제4 연장 패턴(120b) 사이의 간격(G4)은 제1 굴곡부(112)와 제2 굴곡부(122) 사이의 간격(G1, G2)보다 넓다.
또한, 제1 굴곡부(112)와 제2 굴곡부(122) 사이의 간격(G1, G2)은 최소 디자인룰(minimum design rule)일 수 있다. 도면에서는 간격(G1, G2)이 서로 동일한 것으로 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 간격(G1, G2) 중 어느 하나만 최소 디자인룰일 수 있다.
제1 테스트용 패드(180)는 제1_1 메탈 패턴(110)과 전기적으로 연결된다. 제2 테스트용 패드(190)는 제2 메탈 패턴(170)과 전기적으로 연결된다. 제1 테스트용 패드(180)와 제2 테스트용 패드(190)에 전기적 신호를 제공하여, 제1_1 메탈 패턴(110)과 제1_2 메탈 패턴(120)의 불량 여부를 검토할 수 있다. 이와 같은 테스트 방법에 대해서는 후술하도록 한다.
한편, 제1_3 메탈 패턴(130)과 연결 패턴(140)을 이용하여, 제1_1 메탈 패턴(110)에 전기적 신호를 안정적으로 제공할 수 있다. 구체적으로, 제1_3 메탈 패턴(130)은 제1_1 메탈 패턴(110)의 일측에 배치되고 제1 방향(DR1)으로 연장되고, 제1_1 메탈 패턴(110)과 전기적으로 연결될 수 있다. 여기서, 제1_3 메탈 패턴(130)과 제1_1 메탈 패턴(110)은 제1 방향(DR1)과 다른 제2 방향(DR2)으로 연장된 연결 패턴(140)에 의해서 연결될 수 있다. 제1_4 메탈 패턴(118)에 전기적 신호를 제공하면, 제1_1 메탈 패턴(110), 제1_3 메탈 패턴(130)에 상기 전기적 신호가 전달된다. 만약, 공정상의 문제로 제1_1 메탈 패턴(110)의 일부가 끊어지더라도, 제1_3 메탈 패턴(130)과 연결 패턴(140)을 통해서, 제1_1 메탈 패턴(110)에 전기적 신호가 안정적으로 전달된다.
비아 구조체(160)는 제1_2 메탈 패턴(120)과 전기적으로 연결된다. 구체적으로, 비아 구조체(160)는 제1_2 메탈 패턴(120)의 제2 굴곡부(122) 상에 형성될 수 있으나, 이에 한정되는 것은 아니다.
비아 구조체(160)는 도시된 것 같이, 2개 이상의 비아를 포함할 수 있다. 비아의 개수는 많을수록 제1_2 메탈 패턴(120)과 제2 굴곡부(122)를 안정적으로 연결할 수 있다.
한편, 본 발명의 제1 실시예에 따른 반도체 장치(1)가 정상일 경우에는, 도 3과 같이 형성될 수 있다. 즉, 제1_1 메탈 패턴(110)의 제1 부분(112a)과, 제1_2 메탈 패턴(120)의 제4 부분(122a)은 서로 이격된다.
반면, 본 발명의 제1 실시예에 따른 반도체 장치(1)가 불량일 경우에는, 도 4와 같이 형성될 수 있다. 제1_1 메탈 패턴(110)의 제1 부분(112a)과, 제1_2 메탈 패턴(120)의 제4 부분(122a)은 서로 연결될 수 있다. 즉, 제조 공정상의 문제(예를 들어, 오차, 공정 장비 내로 불순물 유입 등)로 인해서, 제1 부분(112a)과 제4 부분(122a)을 연결하는 비정상적인 쇼트부(119)가 생길 수 있다.
다수의 실험을 통해서 확인해 본 결과, 제1_1 메탈 패턴(110)의 제1 굴곡부(112)와, 제1_2 메탈 패턴(120)의 제2 굴곡부(122)의 폭이 서로 다를 경우, 쇼트부(119)가 형성될 가능성이 높다. 제1_1 메탈 패턴(110)의 제1 굴곡부(112)와, 제1_2 메탈 패턴(120)의 제2 굴곡부(122)의 폭 차이가 크면 클수록, 쇼트부(119)가 형성될 가능성이 높다. 또한, 제1_1 메탈 패턴(110)의 제1 굴곡부(112)와, 제1_2 메탈 패턴(120)의 제2 굴곡부(122)가 서로 가까울수록, 쇼트부(119)가 형성될 가능성이 높다.
한편, 본 발명의 제1 실시예에 따른 반도체 장치(1)는, 전기적 방식을 이용하여 불량 여부(즉, 쇼트부(119)가 형성되었는지 여부)를 검토할 수 있다. 구체적으로, 도 3과 같이 본 발명의 제1 실시예에 따른 반도체 장치(1)가 정상일 경우에는, 제1_1 메탈 패턴(110)과 제2 메탈 패턴(170)에 전기적 신호(예를 들어, 전류)를 제공하더라도, 제1_1 메탈 패턴(110)과 제1_2 메탈 패턴(120) 사이에는 전류가 흐르지 않을 수 있다. 반면, 도 4와 같이 본 발명의 제1 실시예에 따른 반도체 장치(1)가 불량일 경우에는, 제1_1 메탈 패턴(110)과 제2 메탈 패턴(170)에 전기적 신호(예를 들어, 전류)를 제공하면, 제1_1 메탈 패턴(110)에서 제1_2 메탈 패턴(120)을 거쳐서 제2 메탈 패턴(170)으로 전류가 흐르게 된다.
또한, 도 4에서 도시한 것과 같이, 제조 공정상의 문제(예를 들어, 오차, 공정 장비 내로 불순물 유입 등)로 인해서, 비아 구조체(160a)가 시프트되더라도(도면부호 S 참조), 제1_1 메탈 패턴(110)과 제1_2 메탈 패턴(120) 사이에는 전류가 흐를 수 있다.
광학적 검사는 거의 모든 종류의 결함을 찾아낼 수는 있으나, 수율 저하에 직접적인 영향을 주는 주요 결함들을 분류할 수 없다. 또한, 광학적 검사에 사용되는 장비는 반도체 웨이퍼를 스캔 방식으로 검사하기 때문에, 많은 시간이 소요된다. 따라서, 제품 생산시에는, 광학적 검사를 모든 반도체 웨이퍼에 대해서 수행할 수 없다. 또한, 광학적 검사를 반도체 웨이퍼의 특정 영역에 대해서만 실시하면, 모든 결함을 검출할 수 없어 제조 수율 향상에 한계가 있다.
반면, 본 발명의 제1 실시예에 따른 반도체 장치(1)를 사용하면, 빠른 시간 내에 정확하게 불량을 검출해 낼 수 있어, 많은 수율 향상이 가능하다.
도 5는 본 발명의 제2 실시예에 따른 반도체 장치를 설명하기 위한 레이아웃도이다.
도 5를 참조하면, 본 발명의 제2 실시예에 따른 반도체 장치(2)는 제1 실시예에 따른 반도체 장치(1)와 다른 점은, 비아 구조체(161)가 제1_2 메탈 패턴(120)의 제3 연장 패턴(120a) 및 제4 연장 패턴(120b) 상에 배치된다는 점이다. 제2 메탈 패턴(170)도 비아 구조체(161)에 위치 변화에 따라, 제3 연장 패턴(120a) 및 제4 연장 패턴(120b)과 오버랩되도록 배치될 수 있다.
도 6는 본 발명의 제3 실시예에 따른 반도체 장치를 설명하기 위한 레이아웃도이다.
도 6을 참조하면, 본 발명의 제3 실시예에 따른 반도체 장치(3)는 제1 실시예에 따른 반도체 장치(1)와 다른 점은, 제1_1 메탈 패턴(110)의 제1 굴곡부(112)의 적어도 일부는 제1_2 메탈 패턴(120)의 제2 굴곡부의 적어도 일부보다 폭이 좁다는 점이다. 전술한 것과 같이, 제1 굴곡부(112)의 폭과 제2 굴곡부(122)의 폭이 서로 다르면, 쇼트부(도 4의 119 참조)가 발생될 수 있다.
또한, 비아 구조체(162)가 제1_1 메탈 패턴(110)의 제1 굴곡부(112) 상에 배치된다. 제2 메탈 패턴(170)도 비아 구조체(162)에 위치 변화에 따라, 제1 굴곡부(112)와 오버랩되도록 배치될 수 있다.
도 7는 본 발명의 제4 실시예에 따른 반도체 장치를 설명하기 위한 개념도이다.
도 7을 참조하면, 본 발명의 제4 실시예에 따른 반도체 장치(4)는 제1 영역(A)과 제2 영역(B)을 포함한다.
제1 영역(A) 내에는, 제1 메탈 레벨에 형성되고 제1 방향(DR1)으로 길게 연장된 제1_1 메탈 패턴(110)과 제1_2 메탈 패턴(120)이 형성된다. 전술한 것과 같이, 제1_1 메탈 패턴(110)의 제1 굴곡부는 제1_2 메탈 패턴(120)의 제2 굴곡부와 서로 마주보고, 제1 굴곡부의 일부는 제2 굴곡부의 일부보다 폭이 넓을 수 있다. 제1 굴곡부는 제2 굴곡부의 일부를 둘러싼다. 도시하지 않았으나, 제2 메탈 레벨에 형성되고, 제1_1 메탈 패턴(110) 또는 제1_2 메탈 패턴(120)과 전기적으로 연결된 제2 메탈 패턴이 형성된다. 제1_1 메탈 패턴(110)은 제1 테스트용 패드와 연결되고, 제2 메탈 패턴은 제2 테스트용 패드와 연결된다.
제2 영역(B) 내에는, 제1 메탈 레벨에 형성되고 제1 방향(DR1)과 다른 제2 방향(DR2)으로 길게 연장된 제1_1 메탈 패턴(210)과 제1_2 메탈 패턴(220)이 형성된다. 전술한 것과 같이, 제1_1 메탈 패턴(210)의 제1 굴곡부는 제1_2 메탈 패턴(220)의 제2 굴곡부와 서로 마주보고, 제1 굴곡부의 일부는 제2 굴곡부의 일부보다 폭이 넓을 수 있다. 제1 굴곡부는 제2 굴곡부의 일부를 둘러싼다.
다른 방향으로 배치된 제1_1 메탈 패턴(110, 210), 제1_2 메탈 패턴(120, 220)을 통해서, 어느 방향으로 불량이 발생되는지를 검토할 수 있다.
도 8는 본 발명의 제5 실시예에 따른 반도체 장치를 설명하기 위한 레이아웃도이다.
도 8을 참조하면, 본 발명의 제5 실시예에 따른 반도체 장치(5)에서, 제1_1 메탈 패턴(110), 제1_2 메탈 패턴(120)은 각각 제1 방향(DR1)으로 길게 연장되다가 제2 방향(DR2)으로 꺽여져 길게 연장될 수 있다. 꺽여져 길게 연장된 제1_1 메탈 패턴(110), 제1_2 메탈 패턴(120)을 통해서, 어느 방향으로 불량이 발생하더라도 불량을 찾아낼 수 있다.
도 9은 본 발명의 실시예들에 따른 테스트 방법을 설명하기 위한 흐름도이다.
도 9를 참조하면, 본 발명의 실시예들에 따른 반도체 장치(예를 들어, 제1 실시예에 따른 반도체 장치(1))를 제공한다(S310). 전술한 것과 같이, 반도체 장치(1)는 제1 메탈 레벨에 형성되고 ㄷ형태의 제1 굴곡부(112)를 포함하는 제1_1 메탈 패턴(110)과, 제1 메탈 레벨에 형성되고 제1 굴곡부(112)와 마주보는 ㄷ형태의 제2 굴곡부(122)를 포함하는 제1_2 메탈 패턴(120)과, 제1_2 메탈 패턴(120)과 전기적으로 연결된 비아 구조체(160)와, 제1 메탈 레벨과 다른 제2 메탈 레벨에 형성되고 비아 구조체(160)와 전기적으로 연결된 제2 메탈 패턴(170)을 포함할 수 있다.
이어서, 제1_1 메탈 패턴(110)과 제2 메탈 패턴(170)에 전기적 신호를 제공한다(S320).
이어서, 제1_1 메탈 패턴(110)과 제1_2 메탈 패턴(120)의 불량여부를 검토한다(S330). 제1_1 메탈 패턴(110)과 제2 메탈 패턴(170) 사이에 흐르는 전류의 양을 측정하고 그 결과에 따라 불량 여부를 판단한다. 예를 들어, 제1_1 메탈 패턴(110)과 제2 메탈 패턴(170) 사이에 전류가 흐르지 않으면 반도체 장치(1)를 정상으로 판단하고, 제1_1 메탈 패턴(110)과 제2 메탈 패턴(170) 사이에 전류가 흐르면 반도체 장치(1)를 불량으로 판단할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
110: 제1_1 메탈 패턴 112: 제1 굴곡부
112a: 제1 부분 112b: 제2 부분
112c: 제3 부분 120: 제1_2 메탈 패턴
122: 제2 굴곡부 122a: 제4 부분
122b: 제5 부분 122c: 제6 부분
160: 비아 구조체 170: 제2 메탈 패턴

Claims (11)

  1. 제1 메탈 레벨에 형성되고, ㄷ형태의 제1 굴곡부를 포함하는 제1_1 메탈 패턴;
    상기 제1 메탈 레벨에 형성되고, 상기 제1 굴곡부와 마주보는 ㄷ형태의 제2 굴곡부를 포함하는 제1_2 메탈 패턴;
    상기 제1_1 메탈 패턴과 상기 제1_2 메탈 패턴 중 하나와 전기적으로 연결된 비아 구조체; 및
    상기 제1 메탈 레벨과 다른 제2 메탈 레벨에 형성되고, 상기 비아 구조체와 전기적으로 연결된 제2 메탈 패턴을 포함하는 반도체 장치.
  2. 제 1항에 있어서,
    상기 제1 굴곡부의 적어도 일부는 상기 제2 굴곡부의 적어도 일부보다 폭이 넓은 반도체 장치.
  3. 제 1항에 있어서,
    상기 제1 굴곡부는 상기 제2 굴곡부의 일부를 둘러싸는 반도체 장치.
  4. 제 1항에 있어서,
    상기 제1 굴곡부의 적어도 일부와 상기 제2 굴곡부의 적어도 일부의 간격은 최소 디자인룰에 해당하는 반도체 장치.
  5. 제 1항에 있어서,
    상기 제1_1 메탈 패턴은 제1 방향으로 연장되고, 상기 제1 굴곡부의 양측에 배치된 제1 연장 패턴과 제2 연장 패턴을 포함하고,
    상기 제1_2 메탈 패턴은 상기 제1 방향으로 연장되고, 상기 제2 굴곡부의 양측에 배치된 제3 연장 패턴과 제4 연장 패턴을 포함하는 반도체 장치.
  6. 제 5항에 있어서,
    상기 제1 연장 패턴과 상기 제3 연장 패턴 사이의 간격은, 상기 제1 굴곡부와 상기 제2 굴곡부 사이의 간격보다 넓은 반도체 장치.
  7. 제 5항에 있어서,
    상기 제1_1 메탈 패턴의 일측에 배치되고 상기 제1 방향으로 연장되고, 상기 제1_1 메탈 패턴과 전기적으로 연결된 제1_3 메탈 패턴을 더 포함하는 반도체 장치.
  8. 제 7항에 있어서,
    상기 제1_3 메탈 패턴과 제1_1 메탈 패턴은 상기 제1 방향과 다른 제2 방향으로 연장된 연결패턴에 의해서 연결된 반도체 장치.
  9. 제 1항에 있어서,
    상기 비아 구조체는 상기 제1_1 메탈 패턴의 제1 굴곡부 상에 형성되거나, 상기 제1_2 메탈 패턴의 제2 굴곡부 상에 형성되는 반도체 장치.
  10. 제 1항에 있어서,
    상기 비아 구조체는 상기 제1_2 메탈 패턴과 전기적으로 연결되고,
    상기 제1_1 메탈 패턴과 전기적으로 연결된 제1 테스트용 패드와,
    상기 제2 메탈 패턴과 전기적으로 연결된 제2 테스트용 패드를 더 포함하는 반도체 장치.
  11. 제 1항에 있어서,
    상기 비아 구조체는 2개 이상의 비아를 포함하는 반도체 장치.
KR1020110029724A 2011-03-31 2011-03-31 반도체 장치 및 반도체 장치의 테스트 방법 KR20120111305A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110029724A KR20120111305A (ko) 2011-03-31 2011-03-31 반도체 장치 및 반도체 장치의 테스트 방법
US13/176,855 US20120248437A1 (en) 2011-03-31 2011-07-06 Semiconductor Device And Test Method For Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110029724A KR20120111305A (ko) 2011-03-31 2011-03-31 반도체 장치 및 반도체 장치의 테스트 방법

Publications (1)

Publication Number Publication Date
KR20120111305A true KR20120111305A (ko) 2012-10-10

Family

ID=46926033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110029724A KR20120111305A (ko) 2011-03-31 2011-03-31 반도체 장치 및 반도체 장치의 테스트 방법

Country Status (2)

Country Link
US (1) US20120248437A1 (ko)
KR (1) KR20120111305A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362634B1 (en) * 2000-01-14 2002-03-26 Advanced Micro Devices, Inc. Integrated defect monitor structures for conductive features on a semiconductor topography and method of use
JP2002329783A (ja) * 2001-04-27 2002-11-15 Toshiba Corp 配線パターンの自動レイアウト方法、レイアウトパターンの光学補正方法、自動レイアウト方法と光学補正方法に基づいて製造される半導体集積回路、および自動レイアウト光学補正プログラムを記録した記録媒体
AU2002360244A1 (en) * 2001-08-31 2003-04-07 Pdf Solutions, Inc. Test structures and models for estimating the yield impact of dishing and/or voids
JP3652671B2 (ja) * 2002-05-24 2005-05-25 沖電気工業株式会社 測定用配線パターン及びその測定方法

Also Published As

Publication number Publication date
US20120248437A1 (en) 2012-10-04

Similar Documents

Publication Publication Date Title
US7733099B2 (en) Monitoring pattern for detecting a defect in a semiconductor device and method for detecting a defect
JP4740557B2 (ja) 欠陥サイズを検出することができる半導体素子のテスト構造及びこれを用いたテスト方法
KR102532200B1 (ko) 테스트 패턴, 반도체 소자의 테스트 방법, 및 집적 회로의 레이아웃 설계를 위한 컴퓨터 구현 방법
JP4576242B2 (ja) 半導体素子のテストパターン及びこれを用いたテスト方法
ITMI20092332A1 (it) Metodo per controllare il corretto posizionamento di sonde di test su terminazioni di dispositivi elettronici integrati su semiconduttore e relativo dispositivo elettronico.
JP2007335550A (ja) 半導体装置
KR100897982B1 (ko) 프로브카드 니들과 패드간의 미스 얼라인 방지 패턴 및 그방법
JP2010182932A (ja) 半導体装置及び半導体装置の不良解析方法
KR20120111305A (ko) 반도체 장치 및 반도체 장치의 테스트 방법
KR20130053514A (ko) 반도체 장치 및 반도체 장치의 테스트 방법
JP2008026271A (ja) ショート検出方法及びショート検出装置
JP5370250B2 (ja) 半導体装置の製造方法
JP5781819B2 (ja) 半導体装置及び半導体装置の製造方法
TWI745829B (zh) 半導體裝置及針痕偏移檢測方法
KR102292880B1 (ko) 경사진 전도성 접점을 갖는 복수의 피측정 유닛에 적용되는 프로브 모듈
JP2008078572A (ja) 半導体装置および半導体装置の製造方法
US9478469B2 (en) Integrated circuit comprising buffer chain
CN110416143A (zh) 切割道定位方法以及缺陷扫描设备
TWI841243B (zh) 測試元件組
KR20180075277A (ko) 인쇄회로기판
CN216288433U (zh) 测试结构以及测试系统
KR100571393B1 (ko) 파티클 발생에 의한 누설 전류 및 파티클 크기를 확인할수 있는 테스트 패턴
TW202435415A (zh) 測試元件組
KR100683385B1 (ko) 반도체 소자 결함 모니터링 복합 패턴
JP2007024719A (ja) 半導体装置の評価方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid