JP3652671B2 - 測定用配線パターン及びその測定方法 - Google Patents

測定用配線パターン及びその測定方法 Download PDF

Info

Publication number
JP3652671B2
JP3652671B2 JP2002150534A JP2002150534A JP3652671B2 JP 3652671 B2 JP3652671 B2 JP 3652671B2 JP 2002150534 A JP2002150534 A JP 2002150534A JP 2002150534 A JP2002150534 A JP 2002150534A JP 3652671 B2 JP3652671 B2 JP 3652671B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
wiring pattern
measurement
conductor
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002150534A
Other languages
English (en)
Other versions
JP2003347384A (ja
Inventor
武彦 岡島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2002150534A priority Critical patent/JP3652671B2/ja
Priority to US10/444,129 priority patent/US7053634B2/en
Publication of JP2003347384A publication Critical patent/JP2003347384A/ja
Priority to US10/971,157 priority patent/US7078920B2/en
Application granted granted Critical
Publication of JP3652671B2 publication Critical patent/JP3652671B2/ja
Priority to US11/228,391 priority patent/US7157927B2/en
Priority to US11/228,394 priority patent/US20060012384A1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Description

【0001】
【発明の属する技術分野】
【0002】
本発明は、半導体基板上に形成する測定用配線パターン及びその測定方法に関するものである。
【0003】
【従来の技術】
【0004】
図2(a),(b)は、半導体基板上に形成された従来のコンタクト抵抗測定用の配線パターンの一例を示す図であり、同図(a)は平面図、及び同図(b)は断面図である。
【0005】
この配線パターンは、半導体基板1の回路形成面である表面2と、その反対側の裏面3との間を貫通して設けられたバイアホール(VIA HOLE)4の内部に形成された導電体5のコンタクト抵抗を測定するためのパターンである。
【0006】
この配線パターンは、半導体基板1の表面2に形成された表面配線パターン40と、この半導体基板1の裏面3に形成された裏面配線パターン50と、導電体5とで構成されている。
【0007】
表面配線パターン40は、電流供給用のプローブを接触させるためのパッド(電極)41と、電圧測定用のプローブを接触させるためのパッド42と、これらのパッド41,42を導電体5に接続する接続パターン43とを、一体化して半導体基板1の表面2に形成したものである。
【0008】
同様に、裏面配線パターン50は、電流供給用のプローブを接触させるためのパッド51と、電圧測定用のプローブを接触させるためのパッド52と、これらのパッド51,52を導電体5に接続する接続パターン53とを、一体化して半導体基板1の裏面3に形成したものである。
【0009】
図3は、図2の配線パターンによるコンタクト抵抗測定の構成図である。
【0010】
図3に示すように、表面配線パターン40のパッド41と、裏面配線パターン50のパッド51には、それぞれ電流供給用のプローブP1,P2が接触され、直流電源DCから一定電流Iが供給される。これにより、プローブP1から、パッド41〜接続パターン43〜導電体5〜接続パターン53〜パッド51の経路で、プローブP2に一定電流Iが流れ、導電体5の両端に、この導電体5の抵抗(コンタクト抵抗)と流れる電流Iの積に応じた電圧が発生する。
【0011】
一方、表面配線パターン40のパッド42と、裏面配線パターン50のパッド52には、それぞれ電圧測定用のプローブP3,P4が接触され、これらのパッド42,52間の電圧Vが電圧計VMによって測定される。
【0012】
一定電流Iに比べて無視できる程度の電流で電圧測定が可能な高感度の電圧計VMを用いることにより、測定された電圧Vはこの一定電流Iによって導電体5の両端に生じた電圧と見なすことができる。従って、導電体5のコンタクト抵抗Rは、R=V/Iの式によって算出される。
【0013】
【発明が解決しようとする課題】
【0014】
しかしながら、従来の配線パターンとその測定方法では、次のような課題があった。
【0015】
即ち、測定用のパッド41,42が半導体基板1の表面2に形成され、パッド51,52が裏面3に形成されているので、測定用のプローブP1〜P4を、測定対象の半導体基板1の表面側と裏面側から同時にこれらのパッドに接触させる必要がある。このため、特殊な装置が必要となって技術的に困難であり、量産性等で満足できるものが得られないという課題があった。
【0016】
本発明は、前記従来技術が持っていた課題を解決し、特殊な装置を使用せずに、半導体基板の裏面に形成されたパターンの測定が可能な配線パターンとその測定方法を提供するものである。
【0017】
【課題を解決するための手段】
【0018】
前記課題を解決するために、本発明の内の第1の発明は、測定用配線パターンにおいて、半導体基板を貫通して形成され、測定の対象となる導電体と、前記半導体基板の表面に形成され、該半導体基板の表面で前記導電体の一端に接続する第1及び第2の測定用電極を有する表面配線パターンと、前記半導体基板の裏面に形成され、該半導体基板の裏面で前記導電体の他端に接続する裏面配線パターンと、前記半導体基板の表面に形成され、該半導体基板を貫通して設けられたコンタクトを介して前記裏面配線パターンに電気的に接続された第3及び第4の測定用電極とを備えている。
【0019】
第1の発明によれば、以上のように測定用配線パターンを構成したので、次のような作用が行われる。
【0020】
半導体基板を貫通して形成された測定対象の導電体の一端が、この半導体基板の表面に形成された第1及び第2の測定用電極に接続される。また、測定対象の導電体の他端が半導体基板の裏面配線パターンに接続され、更にこの裏面配線パターンがコンタクトを介して、半導体基板の表面に形成された第3及び第4の測定用電極に接続される。従って、第1〜第4の測定用電極に測定器を接続することにより、導電体の電気的特性を半導体基板の表面側から測定することができる。
【0021】
第2の発明は、半導体基板を貫通して形成されて測定の対象となる導電体と、前記半導体基板の表面に形成され、該半導体基板の表面で前記導電体の一端に接続する第1及び第2の測定用電極を有する表面配線パターンと、前記半導体基板の裏面に形成され、該半導体基板の裏面で前記導電体の他端に接続する裏面配線パターンと、前記半導体基板の表面に形成され、該半導体基板を貫通して設けられたコンタクトを介して前記裏面配線パターンに電気的に接続された第3及び第4の測定用電極とを備えた測定用配線パターンの測定を、絶縁性の測定台の上に、前記半導体基板をその表面を上にして載せ、該半導体基板の表面に設けられた前記第1及び第3の測定用電極間に定電流を流し、前記第2及び第4測定用電極間の電圧を測定することによって、前記導電体の電気的特性を測定するようにしている。
【0022】
【発明の実施の形態】
【0023】
(第1の実施形態)
【0024】
図1(a),(b)は、本発明の第1の実施形態を示す配線パターンであり、同図(a)は平面図、及び同図(b)は断面図である。
【0025】
この配線パターンは、半導体基板1の回路形成面である表面2と、その反対側の裏面3との間を貫通して設けられたバイアホール4の内部に形成された導電体5のコンタクト抵抗を測定するためのパターンである。
【0026】
この配線パターンは、半導体基板1の表面2に形成された表面配線パターン10を有している。表面配線パターン10は、電流供給用のプローブを接触させるためのパッド11と、電圧測定用のプローブを接触させるためのパッド12と、これらのパッド11,12を表面側の導電体5に接続する接続パターン13とを、一体化して半導体基板1の表面2に形成したものである。
【0027】
更に、半導体基板1の表面2で、表面配線パターン10の存在しない箇所に、2つの表面パターン21,22が形成されている。表面パターン21,22は、この半導体基板1の裏面3に形成された裏面配線パターン30にバイアホールを介して接続されており、それぞれ電流供給または電圧測定用のプローブを接触させるためのパッド21P,22Pが設けられている。
【0028】
一方、裏面配線パターン30は、裏面側の導電体5に接続する配線を、表面パターン21,22に対応する箇所まで延長するように形成したものである。表面パターン21と裏面配線パターン30との間は、バイアホール6の内部に形成された導電体7を介して電気的に接続されている。また、表面パターン22と裏面配線パターン30との間は、バイアホール8の内部に形成された導電体9を介して電気的に接続されている。
【0029】
図4は、図1の配線パターンによるコンタクト抵抗測定の構成図である。以下、この図4を参照しつつ、図1の配線パターンのコンタクト抵抗測定方法を説明する。
【0030】
図4に示すように、まず、測定用のステージSTGの上に紙や石英等の絶縁物INSを置き、その上に表面2が上になるように測定対象の半導体基板1を配置する。
【0031】
そして、表面配線パターン10のパッド11と、表面パターン21のパッド21Pに、それぞれ電流供給用のプローブP1,P2を接触させ、直流電源DCから一定電流Iが供給できるようにする。また、表面配線パターン10のパッド12と、表面パターン22のパッド22Pに、それぞれ電圧測定用のプローブP3,P4を接触させ、電圧計VMによって電圧が測定できるように設定する。
【0032】
次に、直流電源DCから一定電流Iを供給する。これにより、プローブP1から、パッド11〜接続パターン13〜導電体5〜裏面配線パターン30〜導電体7〜パッド21Pの経路で、プローブP2に一定電流Iが流れ、導電体5の両端には、この導電体5の抵抗(コンタクト抵抗)と流れる電流Iの積に応じた電圧が発生する。
【0033】
一方、電圧測定用のプローブP3には、導電体5の表面側の電位が、接続パターン13〜パッド12の経路で出力される。また、プローブP4には、導電体5の裏面側の電位が、裏面配線パターン30〜導電体9〜パッド22Pの経路で出力される。そして、パッド12,22P間の電圧Vが、電圧計VMによって測定される。
【0034】
一定電流Iに比べて無視できる程度の電流で電圧測定が可能な高感度の電圧計VMを用いることにより、測定された電圧Vはこの一定電流Iによって導電体5の両端に生じた電圧と見なすことができる。従って、導電体5のコンタクト抵抗Rは、R=V/Iの式によって算出される。
【0035】
以上のように、この第1の実施形態の配線パターンは、測定用のパッド11,12,21P,22Pを、すべて半導体基板1の表面2に形成している。これにより、測定用のプローブP1〜P4をすべて半導体基板1の表面2側から接触させることが可能になり、特殊な装置を必要とせず、容易に半導体基板1のパターンの測定ができるという利点がある。
【0036】
(第2の実施形態)
【0037】
図5(a),(b)は、本発明の第2の実施形態を示す配線パターンであり、同図(a)は平面図、及び同図(b)は断面図である。
【0038】
この配線パターンは、半導体基板1の裏面3に形成された絶縁抵抗測定用のパターンで、2組の櫛形の裏面配線パターン31,32の歯の部分を、相互に一定の間隔を隔てて入れ子状に配置したものである。
【0039】
裏面配線パターン31の一か所は、半導体基板1に設けられたバイアホール6の内側に形成された導電体7を介して、この半導体基板1の表面2に形成された表面パターン21に電気的に接続されている。表面パターン21には、測定用のプローブを接触させるためのパッド21Pが設けられている。
【0040】
同様に、裏面配線パターン32の一か所は、半導体基板1に設けられたバイアホール8の内側に形成された導電体9を介して、この半導体基板1の表面2に形成された表面パターン22に電気的に接続されている。表面パターン22には、測定用のプローブを接触させるためのパッド22Pが設けられている。
【0041】
このような配線パターンによる絶縁抵抗測定では、まず測定用のステージの上に紙や石英等の絶縁物を置き、その上に表面2が上になるように測定対象の半導体基板1を配置する。そして、表面パターン21,22のパッド21P,22Pに、絶縁抵抗測定用のプローブを接触させ、これらのパッド21P,22P間の抵抗を測定する。
【0042】
以上のように、この第2の実施形態の配線パターンは、半導体基板1の裏面3に形成された裏面配線パターン31,32の測定用のパッド21P,22Pを、バイアホール6,8を介して表面2に設けている。これにより、絶縁抵抗測定時に、微細な回路が形成された表面2を測定用のステージ等に接触させる必要がなくなり、基板表面が損傷したりパーティクルが付着して信頼性が低下するおそれがなくなるという利点がある。
【0043】
(第3の実施形態)
【0044】
図6は、本発明の第3の実施形態を示す配線パターンである。
【0045】
この配線パターンは、半導体基板1の裏面3に形成された配線抵抗測定用のパターンで、つづら折り状に形成された基板裏面パターン33となっている。基板裏面パターン33の一端は、半導体基板1に設けられたバイアホールを介して、この半導体基板1の表面2に形成された表面パターン21に電気的に接続されている。表面パターン21には、測定用のプローブを接触させるためのパッド21Pが設けられている。
【0046】
同様に、裏面配線パターン33の他端は、半導体基板1に設けられたバイアホールを介して、この半導体基板1の表面2に形成された表面パターン22に電気的に接続されている。表面パターン22には、測定用のプローブを接触させるためのパッド22Pが設けられている。
【0047】
このような配線パターンによる配線抵抗測定では、まず測定用のステージの上に紙や石英等の絶縁物を置き、その上に表面2が上になるように測定対象の半導体基板1を配置する。そして、表面パターン21,22のパッド21P,22Pに、配線抵抗測定用のプローブを接触させ、これらのパッド21P,22P間の抵抗を測定する。
【0048】
以上のように、この第3の実施形態の配線パターンは、半導体基板1の裏面3に形成された裏面配線パターン33の測定用のパッド21P,22Pを、バイアホールを介して表面2に設けている。これにより、配線抵抗測定時に、微細な回路が形成された表面2を測定用のステージ等に接触させる必要がなくなり、第2の実施形態と同様の利点がある。
【0049】
(第4の実施形態)
【0050】
図7は、本発明の第4の実施形態を示す配線パターンである。
【0051】
この配線パターンは、半導体基板1の裏面3に形成された配線抵抗測定用のパターンで、直線状の裏面配線パターン34と、この裏面配線パターン34の一端の端子部35,36と、この裏面配線パターン34の他端の端子部37,38とが一体化されたものである。
【0052】
端子部35〜38は、半導体基板1に設けられたバイアホールを介して、この半導体基板1の表面2に形成された表面パターン25,26,27,28に、それぞれ電気的に接続されている。表面パターン25〜28には、それぞれ測定用のプローブを接触させるためのパッド25P,26P,27P,28Pが設けられている。
【0053】
このような4端子の配線パターンによる配線抵抗測定では、まず測定用のステージの上に紙や石英等の絶縁物を置き、その上に表面2が上になるように測定対象の半導体基板1を配置する。次に、表面パターン25,27のパッド25P,27Pに電流供給用のプローブを接触させ、表面パターン26,28のパッド26P,28Pに電圧測定用のパッドを接触させる。
【0054】
そして、パッド25P,27P間に直流電源から一定電流Iを供給し、パッド26P,28P間に発生する電圧Vを電圧計で測定する。この測定結果から、裏面配線パターン34の配線抵抗Rは、R=V/Iの式によって算出される。
【0055】
以上のように、この第4の実施形態の配線パターンは、半導体基板1の裏面3に形成された裏面配線パターン34の測定用のパッド25P〜28Pを、バイアホールを介して表面2に設けている。これにより、配線抵抗測定時に、微細な回路が形成された表面2を測定用のステージ等に接触させる必要がなくなり、第2の実施形態と同様の利点がある。
【0056】
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
【0057】
(a) 基板1の表面2及び裏面3に形成する配線パターンは、例示した形状や配置に限定されない。
【0058】
(b) 測定項目は、絶縁抵抗や配線抵抗に限定されない。測定項目に対応した測定器を用いることにより、キャパシタンスやインダクタンス等の任意の電気的特性を測定することができる。
【0059】
【発明の効果】
【0060】
以上詳細に説明したように、第1の発明によれば、半導体基板を貫通して設けられたコンタクトを介して、裏面配線パターンをこの半導体基板の表面に形成された第3及び第4の測定用電極に接続している。これにより、半導体基板を貫通して形成された導電体の電気的特性を、半導体基板の表面から容易に測定することができる。
【0061】
第2の発明によれば、絶縁性の測定台の上に、第1の発明による測定用配線パターンが形成された半導体基板を載せ、該半導体基板の表面に設けられた前記第1及び第3の測定用電極間に定電流を流し、前記第2及び第4の測定用電極間の電圧を測定することによって、前記導電体の電気的特性を測定するようにしている。これにより、裏面配線パターン間が短絡せず、容易にこの導電体の電気的特性を測定することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示す配線パターンである。
【図2】従来のコンタクト抵抗測定用の配線パターンの一例を示す図である。
【図3】図2の配線パターンによるコンタクト抵抗測定の構成図である。
【図4】図1の配線パターンによるコンタクト抵抗測定の構成図である。
【図5】本発明の第2の実施形態を示す配線パターンである。
【図6】本発明の第3の実施形態を示す配線パターンである。
【図7】本発明の第4の実施形態を示す配線パターンである。
【符号の説明】
1 半導体基板
4,6,8 バイアホール
5,7,9 導電体
10 表面配線パターン
21,22,25〜28 表面パターン
21P,22P,25P〜28P パッド
30〜34 裏面配線パターン
35〜38 端子部

Claims (2)

  1. 半導体基板を貫通して形成され、測定の対象となる導電体と、
    前記半導体基板の表面に形成され、該半導体基板の表面で前記導電体の一端に接続する第1及び第2の測定用電極を有する表面配線パターンと、
    前記半導体基板の裏面に形成され、該半導体基板の裏面で前記導電体の他端に接続する裏面配線パターンと、
    前記半導体基板の表面に形成され、該半導体基板を貫通して設けられたコンタクトを介して前記裏面配線パターンに電気的に接続された第3及び第4の測定用電極とを、
    備えたことを特徴とする測定用配線パターン。
  2. 半導体基板を貫通して形成されて測定の対象となる導電体と、前記半導体基板の表面に形成され、該半導体基板の表面で前記導電体の一端に接続する第1及び第2の測定用電極を有する表面配線パターンと、前記半導体基板の裏面に形成され、該半導体基板の裏面で前記導電体の他端に接続する裏面配線パターンと、前記半導体基板の表面に形成され、該半導体基板を貫通して設けられたコンタクトを介して前記裏面配線パターンに電気的に接続された第3及び第4の測定用電極とを備えた測定用配線パターンの測定方法であって、
    絶縁性の測定台の上に、前記半導体基板をその表面を上にして載せ、該半導体基板の表面に設けられた前記第1及び第3測定用電極間に定電流を流し、前記第2及び第4測定用電極間の電圧を測定することによって、前記導電体の電気的特性を測定することを特徴とする測定方法。
JP2002150534A 2002-05-24 2002-05-24 測定用配線パターン及びその測定方法 Expired - Lifetime JP3652671B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002150534A JP3652671B2 (ja) 2002-05-24 2002-05-24 測定用配線パターン及びその測定方法
US10/444,129 US7053634B2 (en) 2002-05-24 2003-05-23 Test pattern for testing contact resistance of a subject via hole
US10/971,157 US7078920B2 (en) 2002-05-24 2004-10-25 Semiconductor substrate and test pattern for the same
US11/228,391 US7157927B2 (en) 2002-05-24 2005-09-19 Test pattern for testing resistance of pattern of semiconductor substrate
US11/228,394 US20060012384A1 (en) 2002-05-24 2005-09-19 Semiconductor substrate and test pattern for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002150534A JP3652671B2 (ja) 2002-05-24 2002-05-24 測定用配線パターン及びその測定方法

Publications (2)

Publication Number Publication Date
JP2003347384A JP2003347384A (ja) 2003-12-05
JP3652671B2 true JP3652671B2 (ja) 2005-05-25

Family

ID=29545326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002150534A Expired - Lifetime JP3652671B2 (ja) 2002-05-24 2002-05-24 測定用配線パターン及びその測定方法

Country Status (2)

Country Link
US (4) US7053634B2 (ja)
JP (1) JP3652671B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555504B1 (ko) * 2003-06-27 2006-03-03 삼성전자주식회사 결함 크기를 검출할 수 있는 반도체 소자의 테스트 구조및 이를 이용한 테스트 방법
JP2005091065A (ja) * 2003-09-16 2005-04-07 Oki Electric Ind Co Ltd 半導体装置への動作電圧供給装置及び動作電圧供給方法
JP2006194620A (ja) * 2005-01-11 2006-07-27 Tokyo Electron Ltd プローブカード及び検査用接触構造体
US7391226B2 (en) * 2006-05-31 2008-06-24 Advanced Micro Devices, Inc. Contact resistance test structure and methods of using same
JP4789747B2 (ja) * 2006-08-15 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置及びその下層導電パターンのシート抵抗の測定方法
US7851793B2 (en) * 2006-11-07 2010-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Test structure with TDDB test pattern
JP4998004B2 (ja) * 2007-02-15 2012-08-15 富士通株式会社 抵抗測定方法
DE102007063229B4 (de) * 2007-12-31 2013-01-24 Advanced Micro Devices, Inc. Verfahren und Teststruktur zur Überwachung von Prozesseigenschaften für die Herstellung eingebetteter Halbleiterlegierungen in Drain/Source-Gebieten
JP5424675B2 (ja) * 2008-03-18 2014-02-26 キヤノン株式会社 半導体装置の製造方法及び半導体装置
JP5449719B2 (ja) * 2008-08-11 2014-03-19 日本特殊陶業株式会社 配線基板、ic電気特性検査用配線基板、及び配線基板の製造方法
JP2010182932A (ja) * 2009-02-06 2010-08-19 Renesas Electronics Corp 半導体装置及び半導体装置の不良解析方法
US8493071B1 (en) * 2009-10-09 2013-07-23 Xilinx, Inc. Shorted test structure
JP2012182169A (ja) * 2011-02-28 2012-09-20 Toshiba Corp 半導体装置の製造方法、半導体装置の製造装置および半導体装置
KR20120111305A (ko) * 2011-03-31 2012-10-10 삼성전자주식회사 반도체 장치 및 반도체 장치의 테스트 방법
US20120324305A1 (en) 2011-06-20 2012-12-20 Texas Instruments Incorporated Testing interposer method and apparatus
US9252202B2 (en) * 2011-08-23 2016-02-02 Wafertech, Llc Test structure and method for determining overlay accuracy in semiconductor devices using resistance measurement
US8802454B1 (en) 2011-12-20 2014-08-12 Xilinx, Inc. Methods of manufacturing a semiconductor structure
KR102532200B1 (ko) * 2015-12-09 2023-05-12 삼성전자 주식회사 테스트 패턴, 반도체 소자의 테스트 방법, 및 집적 회로의 레이아웃 설계를 위한 컴퓨터 구현 방법
US10068815B2 (en) 2016-12-22 2018-09-04 Globalfoundries Inc. Test structure for testing via resistance and method
US10816583B2 (en) * 2018-11-28 2020-10-27 The Boeing Company Differential capacitive probe for measuring contact resistance
US11315453B1 (en) * 2020-11-08 2022-04-26 Innolux Corporation Tiled display device with a test circuit
US11821937B2 (en) 2021-08-12 2023-11-21 Changxin Memory Technologies, Inc. Semiconductor base plate and test method thereof
CN113658939B (zh) * 2021-08-12 2023-10-03 长鑫存储技术有限公司 半导体基板及其测试方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3650020A (en) * 1970-02-24 1972-03-21 Bell Telephone Labor Inc Method of monitoring semiconductor device fabrication
US3974443A (en) * 1975-01-02 1976-08-10 International Business Machines Corporation Conductive line width and resistivity measuring system
FR2473789A1 (fr) * 1980-01-09 1981-07-17 Ibm France Procedes et structures de test pour circuits integres a semi-conducteurs permettant la determination electrique de certaines tolerances lors des etapes photolithographiques.
US4386459A (en) * 1980-07-11 1983-06-07 Bell Telephone Laboratories, Incorporated Electrical measurement of level-to-level misalignment in integrated circuits
US4672314A (en) * 1985-04-12 1987-06-09 Rca Corporation Comprehensive semiconductor test structure
US4855253A (en) * 1988-01-29 1989-08-08 Hewlett-Packard Test method for random defects in electronic microstructures
US4896108A (en) * 1988-07-25 1990-01-23 American Telephone And Telegraph Company, At&T Bell Laboratories Test circuit for measuring specific contact resistivity of self-aligned contacts in integrated circuits
JPH047851A (ja) 1990-04-25 1992-01-13 Mitsubishi Electric Corp 半導体装置
JPH0477851A (ja) 1990-07-13 1992-03-11 Ricoh Co Ltd 通信システム
JPH06123759A (ja) 1992-10-12 1994-05-06 Sharp Corp 半導体集積回路用検査装置
CA2145901C (en) * 1994-04-28 2000-02-22 Anton Werner Keller Kinescope driver apparatus with gamma correction
JP2718380B2 (ja) * 1994-10-19 1998-02-25 日本電気株式会社 半導体装置の電気特性検査パターン及び検査方法
FR2732467B1 (fr) * 1995-02-10 1999-09-17 Bosch Gmbh Robert Capteur d'acceleration et procede de fabrication d'un tel capteur
US5608285A (en) * 1995-05-25 1997-03-04 Texas Instruments Incorporated Black matrix sog as an interlevel dielectric in a field emission device
US5838161A (en) * 1996-05-01 1998-11-17 Micron Technology, Inc. Semiconductor interconnect having test structures for evaluating electrical characteristics of the interconnect
US6087189A (en) * 1997-04-24 2000-07-11 National Science Council Test structure for monitoring overetching of silicide during contact opening
US5963784A (en) * 1997-05-09 1999-10-05 Vlsi Technology, Inc. Methods of determining parameters of a semiconductor device and the width of an insulative spacer of a semiconductor device
US6057171A (en) * 1997-09-25 2000-05-02 Frequency Technology, Inc. Methods for determining on-chip interconnect process parameters
US6054720A (en) * 1997-11-06 2000-04-25 International Business Machines Corporation Apparatus and method for evaluating the surface insulation resistance of electronic assembly manufacture
US6144040A (en) * 1999-01-22 2000-11-07 Lucent Technologies Inc. Van der pauw structure to measure the resistivity of a doped area under diffusion areas and gate structures
US6362638B1 (en) * 1999-09-01 2002-03-26 Agere Systems Guardian Corp. Stacked via Kelvin resistance test structure for measuring contact anomalies in multi-level metal integrated circuit technologies
JP2001144253A (ja) * 1999-11-12 2001-05-25 Nec Corp 半導体装置のチェックパターン
US6563320B1 (en) * 2000-02-25 2003-05-13 Xilinx, Inc. Mask alignment structure for IC layers
KR100336792B1 (ko) * 2000-05-25 2002-05-16 박종섭 실리사이드막 제조공정의 평가를 위한 시험 패턴의 구조

Also Published As

Publication number Publication date
US20060012383A1 (en) 2006-01-19
US20050051902A1 (en) 2005-03-10
US7053634B2 (en) 2006-05-30
US20030218168A1 (en) 2003-11-27
JP2003347384A (ja) 2003-12-05
US7078920B2 (en) 2006-07-18
US20060012384A1 (en) 2006-01-19
US7157927B2 (en) 2007-01-02

Similar Documents

Publication Publication Date Title
JP3652671B2 (ja) 測定用配線パターン及びその測定方法
TWI541514B (zh) Power element with probe card
JP4399084B2 (ja) 四端子法によるインピーダンス測定方法
JP2010025765A (ja) 検査用接触構造体
JP2007221006A (ja) 抵抗体を有する抵抗器及び抵抗器による抵抗値検査方法
TW200819755A (en) Electronic component inspection probe
JPH11248748A (ja) プローブカード
KR102195561B1 (ko) 전기적 접속 장치
JPH0348171A (ja) 混成集積回路板の電気的特性検査を行う方法
JP2657315B2 (ja) プローブカード
JP2004259750A (ja) 配線基板、接続配線基板及びその検査方法、電子装置及びその製造方法、電子モジュール並びに電子機器
JPH03205843A (ja) プローブ装置
JP2526212Y2 (ja) Icソケット
JP2980952B2 (ja) プローブボード
JP2007123430A (ja) 半導体ウエハ及び半導体検査方法
JPH0772212A (ja) Lsi測定ボード
JPH0669055B2 (ja) 半導体ウエ−ハの電気的特性測定用プロ−ブ針
JP3172305B2 (ja) 半導体装置の製造方法
JPS61259176A (ja) プロ−ブ
JPH06295942A (ja) 基板検査装置
JP2985432B2 (ja) 電気的特性検査装置
JPH05302939A (ja) プローブカードおよび高周波素子の測定法
JPH04288847A (ja) 半導体試験装置
JPH01318978A (ja) Icリード測定装置
JPH04369253A (ja) 半導体集積回路パッケージ

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20040519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050223

R150 Certificate of patent or registration of utility model

Ref document number: 3652671

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080304

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090304

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090304

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110304

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110304

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120304

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120304

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130304

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term