CN113658939B - 半导体基板及其测试方法 - Google Patents
半导体基板及其测试方法 Download PDFInfo
- Publication number
- CN113658939B CN113658939B CN202110925056.8A CN202110925056A CN113658939B CN 113658939 B CN113658939 B CN 113658939B CN 202110925056 A CN202110925056 A CN 202110925056A CN 113658939 B CN113658939 B CN 113658939B
- Authority
- CN
- China
- Prior art keywords
- test
- semiconductor substrate
- voltage
- pad
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 132
- 239000000758 substrate Substances 0.000 title claims abstract description 127
- 238000010998 test method Methods 0.000 title claims description 7
- 238000012360 testing method Methods 0.000 claims abstract description 338
- 238000000034 method Methods 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本公开实施例公开了半导体基板及其测试方法，在对半导体基板中的第一测试线和第二测试线进行测试时，可以在形成第一导电层后，在形成第一绝缘层前，通过直接对第一测试垫和第二测试垫加载电压，以对第一测试线的电阻率进行测试。在形成第二导电层后，通过对第三测试垫和第四测试垫加载电压，以对第二测试线的电阻率进行测试。这样可以在第二导电层设置两个测试垫，即可测试得到第一测试线和第二测试线的电阻率。这样可以不用在第二导电层中额外的设置第一测试线的测试垫，从而可以节省测试区中第二导电层的占用空间。
Description
技术领域
本公开涉及半导体技术领域，特别涉及半导体基板及其测试方法。
背景技术
随着对高容量的半导体存储装置需求的日益增加，半导体存储装置的集成密度受到人们的关注，为了增加半导体存储装置的集成密度，可以采用自对准双图案(Self-aligned Double Patterning，SADP)工艺来形成具有超出光刻设备限制的精细图案或高集成度的半导体装置和集成电路。
发明内容
根据一些实施例，本公开第一方面提供半导体基板，可以包括：
半导体衬底，包括测试区；
第一导电层，位于所述半导体衬底的测试区中；其中，所述第一导电层包括相互间隔设置的第一测试结构和第二测试线；所述第一测试结构包括间隔设置的第一测试垫和第二测试垫，以及电连接于所述第一测试垫和所述第二测试垫之间的第一测试线；
第一绝缘层，位于所述第一导电层背离所述半导体衬底一侧；
第二导电层，位于所述第一绝缘层背离所述半导体衬底一侧；其中，所述第二导电层包括第三测试垫和第四测试垫；
其中，所述第三测试垫通过第一过孔与所述第二测试线的第一端电连接，所述第四测试垫通过第二过孔与所述第二测试线的第二端电连接；
所述第一过孔和所述第二过孔贯穿所述第一绝缘层。
在对上述半导体基板中的第一测试线和第二测试线进行测试时，可以在形成第一导电层后，在形成第一绝缘层前，通过直接对第一测试垫和第二测试垫加载电压，以对第一测试线的电阻率进行测试。在形成第二导电层后，通过对第三测试垫和第四测试垫加载电压，以对第二测试线的电阻率进行测试。这样可以在第二导电层设置两个测试垫，即可测试得到第一测试线和第二测试线的电阻率。这样可以不用在第二导电层中额外的设置第一测试线的测试垫，从而可以节省测试区中第二导电层的占用空间。
在一些示例中，所述第三测试垫包括相互电连接的第一测试部和第一突出部；其中，所述第一测试部在所述半导体衬底的正投影与所述第一测试垫在所述半导体衬底的正投影交叠；且所述第一突出部是所述半导体衬底的正投影与所述第一测试垫在所述半导体衬底的正投影不交叠；
所述第一突出部通过所述第一过孔与所述第二测试线的第一端电连接。
在一些示例中，所述第一测试部在所述半导体衬底的正投影覆盖所述第一测试垫在所述半导体衬底的正投影。
在一些示例中，所述第一测试部在所述半导体衬底的正投影的边界与所述第一测试垫在所述半导体衬底的正投影的边界重合。
在一些示例中，所述第一突出部在所述半导体衬底的正投影覆盖所述第二测试线设置有第一过孔的区域在所述半导体衬底的正投影。
在一些示例中，所述第四测试垫包括相互电连接的第二测试部和第二突出部；其中，所述第二测试部在所述半导体衬底的正投影与所述第二测试垫在所述半导体衬底的正投影交叠；且所述第二突出部是所述半导体衬底的正投影与所述第二测试垫在所述半导体衬底的正投影不交叠；
所述第二突出部通过所述第二过孔与所述第二测试线的第二端电连接。
在一些示例中，所述第二测试部在所述半导体衬底的正投影覆盖所述第二测试垫在所述半导体衬底的正投影。
在一些示例中，所述第二测试部在所述半导体衬底的正投影的边界与所述第二测试垫在所述半导体衬底的正投影的边界重合。
在一些示例中，所述第二突出部在所述半导体衬底的正投影覆盖所述第二测试线设置有第二过孔的区域在所述半导体衬底的正投影。
在一些示例中，所述第二测试线采用自对准双图案工艺形成。
根据一些实施例，本公开第二方面提供对上述半导体基板的测试方法，包括：
在所述半导体衬底的测试区中形成所述第一导电层后，且在所述半导体衬底的测试区中形成所述第二导电层前，通过测试机台对所述第一测试垫和所述第二测试垫加载不同的电压，确定所述第一测试线的电阻率；
在所述半导体衬底的测试区中形成所述第二导电层后，通过所述测试机台对所述第三测试垫和所述第四测试垫加载不同的电压，确定所述第二测试线的电阻率。
在对上述半导体基板中的第一测试线和第二测试线进行测试时，可以在形成第一导电层后，在形成第一绝缘层前，通过直接对第一测试垫和第二测试垫加载电压，以对第一测试线的电阻率进行测试。在形成第二导电层后，通过对第三测试垫和第四测试垫加载电压，以对第二测试线的电阻率进行测试。这样可以在第二导电层设置两个测试垫，即可测试得到第一测试线和第二测试线的电阻率。这样可以不用在第二导电层中额外的设置第一测试线的测试垫，从而可以节省测试区中第二导电层的占用空间。
在一些示例中，所述通过测试机台对所述第一测试垫和所述第二测试垫加载不同的电压，确定所述第一测试线的电阻率，包括：
通过所述测试机台对所述第一测试垫加载第一电压，对所述第二测试垫加载第二电压，得到流经所述第一测试线的第一电流；其中，所述第一电压小于所述第二电压；
根据所述第一电压、所述第二电压以及所述第一电流，确定所述第一测试线的电阻率。
在一些示例中，所述根据所述第一电压、所述第二电压以及所述第一电流，确定所述第一测试线的电阻率，包括：
根据如下公式，确定所述第一测试线的电阻率；
其中，Rm1代表所述第一测试电阻，V1代表所述第一电压，V2代表所述第二电压，I1代表所述第一电流，ρ1代表所述第一测试线的电阻率，S1代表所述第一测试线的横截面积，L1代表所述第一测试线的长度。
在一些示例中，所述通过所述测试机台对所述第三测试垫和所述第四测试垫加载不同的电压，确定所述第二测试线的电阻率，包括：
通过所述测试机台对所述第三测试垫加载第三电压，对所述第四测试垫加载第四电压，得到流经所述第二测试线的第二电流；其中，所述第三电压小于所述第四电压；
根据所述第三电压、所述第四电压以及所述第二电流，确定所述第二测试线的电阻率。
在一些示例中，所述根据所述第三电压、所述第四电压以及所述第二电流，确定所述第二测试线的电阻率，包括：
根据如下公式，确定所述第二测试线的电阻率；
其中，Rm2代表所述第二测试电阻，V3代表所述第三电压，V4代表所述第四电压，I2代表所述第二电流，ρ2代表所述第二测试线的电阻率，S2代表所述第二测试线的横截面积，L2代表所述第二测试线的长度。
附图说明
图1为本公开实施例中的半导体基板的一些俯视结构示意图；
图2A为图1所示的本公开实施例中的半导体基板沿AA’方向上的剖视结构示意图；
图2B为图1所示的本公开实施例中的半导体基板沿BB’方向上的剖视结构示意图；
图3为本公开实施例中的半导体基板的一些俯视结构示意图；
图4A为图3所示的本公开实施例中的半导体基板沿AA’方向上的剖视结构示意图；
图4B为图3所示的本公开实施例中的半导体基板沿BB’方向上的剖视结构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本公开内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
在本公开实施例中，参考图1至图4B，半导体基板可以具有半导体衬底10。示例性地，半导体衬底10的材质可以包括硅、锗或绝缘体上硅(SOI)的半导体，或者包括锗硅化合物、碳化硅或者其他已知材料，例如砷化镓等Ⅲ、Ⅴ族化合物。在半导体衬底10中还可以根据设计需求注入一定的掺杂离子以改变电学参数。示例性地，半导体衬底10可以为硅衬底。
在本公开实施例中，参考图1至图4B，半导体衬底10可以包括阵列(Array)区与外围区。其中，阵列区可以具有存储单元，字线、位线，存储单元具有存储晶体管和存储柱状电容器。并且，外围区可以具有电路区和测试区。其中，电路区可以具有一些控制电路、保护电路(例如熔断(fuse)器件)等。
在本公开实施例中，参考图1至图4B，测试区可以具有位于半导体衬底10上的第一导电层100，位于第一导电层100背离半导体衬底10一侧的第一绝缘层400，位于第一绝缘层400背离半导体衬底10一侧的第二导电层200。其中，第一导电层100和第二导电层200的材料可以为金属材料。
在本公开实施例中，参考图1至图4B，可以采用SADP工艺，在阵列区中形成位于第一导电层100中的各结构的图形，以及在测试区形成位于第一导电层100中的各结构的图形。示例性地，在测试区中，第一导电层100可以包括相互间隔设置的第一测试结构和第二测试线120；第一测试结构包括间隔设置的第一测试垫131和第二测试垫132，以及电连接于第一测试垫131和第二测试垫132之间的第一测试线110。在一些示例中，在阵列区中，先制备存储晶体管，之后制备存储柱状电容器，之后制备第一导电层100。示例性地，第一导电层100可以包括一些信号走线(例如，与存储柱状电容器的公共电极连接的电容引线)。示例性地，可以采用SADP工艺在阵列区中形成信号走线的图形的同时，在测试区中形成相应的测试线，以通过测试线得到该图形的方块电阻。例如，第一导电层100中阵列区中的信号走线和第一测试结构和第二测试线120可以是采用SADP工艺同时形成的。
在本公开实施例中，参考图1至图4B，可以采用SADP工艺，在阵列区中形成位于第一导电层100中的信号走线，以及在测试区形成位于第一导电层100中的第一测试结构和第二测试线120的图形。在形成了第一导电层100中各结构的图形后，可以通过测试机台对第一测试垫131和第二测试垫132加载不同的电压，以确定第一测试线110的电阻率。由于对第一测试垫131和第二测试垫132加载不同的电压，可以使第一测试垫131和第二测试垫132之间产生电流，该电流流经第一测试线110，从而可以根据该电流得到第一测试线110的电阻率。
示例性地，可以通过测试机台对第一测试垫131加载第一电压，对第二测试垫132加载第二电压，得到流经第一测试线110的第一电流。其中，可以使第一电压小于第二电压。例如，第一电压可以为0V，第二电压为正值(例如5V)。测试机台可以直接读出第一电流。当然，在实际应用中，可以根据应用的需求对第一电压和第二电压的具体数值进行设定，在此不作限定。
这样可以根据第一电压、第二电压以及第一电流，通过公式和确定得到第一测试线110的电阻率ρ1。其中，Rm1代表第一测试电阻，V1代表第一电压，V2代表第二电压，I1代表第一电流，ρ1代表第一测试线110的电阻率，S1代表第一测试线110的横截面积，L1代表第一测试线110的长度。需要说明的是，第一测试线110的横截面积和长度可以根据制备工艺得到。
在本公开实施例中，参考图1至图4B，在第一导电层100背离半导体衬底10一侧形成第一绝缘层400，第一绝缘层400覆盖于阵列区和测试区上，以通过第一绝缘层400保护第一导电层100。其中，可以采用光刻工艺和刻蚀工艺在位于测试区中的第一绝缘层400中形成第一过孔310和第二过孔320，以用于信号搭接。当然，阵列区中可能也会需要进行信号搭接，因此也可以采用光刻工艺和刻蚀工艺在位于阵列区中的第一绝缘层400上形成过孔。
在本公开实施例中，参考图1至图4B，在第一绝缘层400背离半导体衬底10一侧形成第二导电层200。示例性地，可以采用光刻工艺和刻蚀工艺，在阵列区中形成位于第二导电层200中的信号走线(例如，与电容引线连接的转接引线)，以及在测试区形成位于第二导电层200中的第三测试垫230和第四测试垫240的图形。示例性地，第二导电层200可以包括第三测试垫230和第四测试垫240。其中，第三测试垫230通过第一过孔310与第二测试线120的第一端电连接，第四测试垫240通过第二过孔320与第二测试线120的第二端电连接。在形成了第二导电层200中各结构的图形后，可以通过测试机台对第三测试垫230和第四测试垫240加载不同的电压，确定第二测试线120的电阻率。由于对第三测试垫230和第四测试垫240加载不同的电压，可以使第三测试垫230和第四测试垫240之间产生电流，该电流流经第二测试线120，从而可以根据该电流得到第二测试线120的电阻率。
示例性地，可以通过测试机台对第三测试垫230加载第三电压，对第四测试垫240加载第四电压，得到流经第二测试线120的第二电流；其中，第三电压小于第四电压。例如，第三电压可以为0V，第二电压可以为正值(例如5V)。测试机台可以直接读出第二电流。当然，在实际应用中，可以根据应用的需求对第三电压和第四电压的具体数值进行设定，在此不作限定。
这样可以根据第三电压、第四电压以及第二电流，通过公式和确定得到第二测试线120的电阻率ρ2。其中，Rm2代表第二测试电阻，V3代表第三电压，V4代表第四电压，I2代表第二电流，ρ2代表第二测试线120的电阻率，S2代表第二测试线120的横截面积，L2代表第二测试线120的长度。需要说明的是，第二测试线120的横截面积和长度可以根据制备工艺得到。
基于对上述半导体基板的测试方法，可以在第二导电层200设置两个测试垫，即可测试得到第一测试线110和第二测试线120的电阻率。这样可以不用在第二导电层200中额外的设置第一测试线110的测试垫，从而可以节省测试区中第二导电层200的占用空间。
在本公开实施例中，为了避免第一测试线110和第二测试线120通过第一过孔310短路，参考图1至图4B，可以使第三测试垫230包括相互电连接的第一测试部231和第一突出部232，即第一测试部231和第一突出部232是整体结构，形成了第三测试垫230。其中，第一测试部231在半导体衬底10的正投影与第一测试垫131在半导体衬底10的正投影交叠，这样可以降低第一测试部231占用额外的面积导致测试区空间增加。并且，第一突出部232在半导体衬底10的正投影与第一测试垫131在半导体衬底10的正投影不交叠，并且第一突出部232通过第一过孔310与第二测试线120的第一端电连接。这样通过设置向外凸出的第一突出部232，可以使第一过孔310远离第一测试垫131所在的区域，从而可以尽可能避免第三测试垫230与第一测试线110通过第一过孔310电连接，尽可能的提高测试得到的第二测试线120的电阻率的准确性。
在本公开实施例中，参考图1至图4B，可以使第一突出部232在半导体衬底10的正投影覆盖第一过孔310在半导体衬底10的正投影。并且，使第二测试线120在半导体衬底10的正投影覆盖第一过孔310在半导体衬底10的正投影。
在本公开实施例中，参考图1至图4B，可以使第一突出部232在半导体衬底10的正投影覆盖第二测试线120设置有第一过孔310的区域在半导体衬底10的正投影。
在本公开实施例中，进一步地，为了降低第一测试部231占用额外的面积导致测试区空间增加，可以使第一测试部231在半导体衬底10的正投影覆盖第一测试垫131在半导体衬底10的正投影。如图1所示，可以使第一测试部231在半导体衬底10的正投影的边界与第一测试垫131在半导体衬底10的正投影的边界具有设定距离(可以根据实际应用的需求确定)的间隙。如图3所示，也可以使第一测试部231在半导体衬底10的正投影的边界与第一测试垫131在半导体衬底10的正投影的边界重合。
在本公开实施例中，为了避免第一测试线110和第二测试线120通过第二过孔320短路，参考图1至图4B，可以使第四测试垫240包括相互电连接的第二测试部241和第二突出部242，即第二测试部241和第二突出部242是整体结构，形成了第四测试垫240。其中，第二测试部241在半导体衬底10的正投影与第二测试垫132在半导体衬底10的正投影交叠，这样可以降低第二测试部241占用额外的面积导致测试区空间增加。并且，第二突出部242在半导体衬底10的正投影与第二测试垫132在半导体衬底10的正投影不交叠，并且第二突出部242通过第二过孔320与第二测试线120的第二端电连接。这样通过设置向外凸出的第二突出部242，可以使第二过孔320远离第二测试垫132所在的区域，从而可以尽可能避免第三测试垫230与第一测试线110通过第一过孔310电连接，尽可能的提高测试得到的第二测试线120的电阻率的准确性。
在本公开实施例中，参考图1至图4B，可以使第二突出部242在半导体衬底10的正投影覆盖第二过孔320在半导体衬底10的正投影。并且，使第二测试线120在半导体衬底10的正投影覆盖第二过孔320在半导体衬底10的正投影。
在本公开实施例中，参考图1至图4B，可以使第二突出部242在半导体衬底10的正投影覆盖第二测试线120设置有第二过孔320的区域在半导体衬底10的正投影。
在本公开实施例中，进一步地，为了降低第二测试部241占用额外的面积导致测试区空间增加，可以使第二测试部241在半导体衬底10的正投影覆盖第二测试垫132在半导体衬底10的正投影。如图1所示，可以使第二测试部241在半导体衬底10的正投影的边界与第二测试垫132在半导体衬底10的正投影的边界具有设定距离(可以根据实际应用的需求确定)的间隙。如图3所示，也可以使第二测试部241在半导体衬底10的正投影的边界与第二测试垫132在半导体衬底10的正投影的边界重合。
显然，本领域的技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。
Claims (14)
1.一种半导体基板，其特征在于，包括：
半导体衬底，包括测试区；
第一导电层，位于所述半导体衬底的测试区中；其中，所述第一导电层包括相互间隔设置的第一测试结构和第二测试线；所述第一测试结构包括间隔设置的第一测试垫和第二测试垫，以及电连接于所述第一测试垫和所述第二测试垫之间的第一测试线；
第一绝缘层，位于所述第一导电层背离所述半导体衬底一侧；
第二导电层，位于所述第一绝缘层背离所述半导体衬底一侧；其中，所述第二导电层包括第三测试垫和第四测试垫；
其中，所述第三测试垫通过第一过孔与所述第二测试线的第一端电连接，所述第四测试垫通过第二过孔与所述第二测试线的第二端电连接；
所述第一过孔和所述第二过孔贯穿所述第一绝缘层；
所述第三测试垫包括相互电连接的第一测试部和第一突出部；其中，所述第一测试部在所述半导体衬底的正投影与所述第一测试垫在所述半导体衬底的正投影交叠；且所述第一突出部是所述半导体衬底的正投影与所述第一测试垫在所述半导体衬底的正投影不交叠；
所述第一突出部通过所述第一过孔与所述第二测试线的第一端电连接。
2.如权利要求1所述的半导体基板，其特征在于，所述第一测试部在所述半导体衬底的正投影覆盖所述第一测试垫在所述半导体衬底的正投影。
3.如权利要求1所述的半导体基板，其特征在于，所述第一测试部在所述半导体衬底的正投影的边界与所述第一测试垫在所述半导体衬底的正投影的边界重合。
4.如权利要求1所述的半导体基板，其特征在于，所述第一突出部在所述半导体衬底的正投影覆盖所述第二测试线设置有第一过孔的区域在所述半导体衬底的正投影。
5.如权利要求1-4任一项所述的半导体基板，其特征在于，所述第四测试垫包括相互电连接的第二测试部和第二突出部；其中，所述第二测试部在所述半导体衬底的正投影与所述第二测试垫在所述半导体衬底的正投影交叠；且所述第二突出部是所述半导体衬底的正投影与所述第二测试垫在所述半导体衬底的正投影不交叠；
所述第二突出部通过所述第二过孔与所述第二测试线的第二端电连接。
6.如权利要求5所述的半导体基板，其特征在于，所述第二测试部在所述半导体衬底的正投影覆盖所述第二测试垫在所述半导体衬底的正投影。
7.如权利要求5所述的半导体基板，其特征在于，所述第二测试部在所述半导体衬底的正投影的边界与所述第二测试垫在所述半导体衬底的正投影的边界重合。
8.如权利要求5所述的半导体基板，其特征在于，所述第二突出部在所述半导体衬底的正投影覆盖所述第二测试线设置有第二过孔的区域在所述半导体衬底的正投影。
9.如权利要求1-4任一项所述的半导体基板，其特征在于，所述第二测试线采用自对准双图案工艺形成。
10.一种对如权利要求1-9任一项所述的半导体基板的测试方法，其特征在于，包括：
在所述半导体衬底的测试区中形成所述第一导电层后，且在所述半导体衬底的测试区中形成所述第一绝缘层前，通过测试机台对所述第一测试垫和所述第二测试垫加载不同的电压，确定所述第一测试线的电阻率；
在所述半导体衬底的测试区中形成所述第二导电层后，通过所述测试机台对所述第三测试垫和所述第四测试垫加载不同的电压，确定所述第二测试线的电阻率。
11.如权利要求10所述的半导体基板的测试方法，其特征在于，所述通过测试机台对所述第一测试垫和所述第二测试垫加载不同的电压，确定所述第一测试线的电阻率，包括：
通过所述测试机台对所述第一测试垫加载第一电压，对所述第二测试垫加载第二电压，得到流经所述第一测试线的第一电流；其中，所述第一电压小于所述第二电压；
根据所述第一电压、所述第二电压以及所述第一电流，确定所述第一测试线的电阻率。
12.如权利要求11所述的半导体基板的测试方法，其特征在于，所述根据所述第一电压、所述第二电压以及所述第一电流，确定所述第一测试线的电阻率，包括：
根据如下公式，确定所述第一测试线的电阻率；其中，Rm1代表第一测试电阻，V1代表所述第一电压，V2代表所述第二电压，I1代表所述第一电流，ρ1代表所述第一测试线的电阻率，S1代表所述第一测试线的横截面积，L1代表所述第一测试线的长度。
13.如权利要求10所述的半导体基板的测试方法，其特征在于，所述通过所述测试机台对所述第三测试垫和所述第四测试垫加载不同的电压，确定所述第二测试线的电阻率，包括：
通过所述测试机台对所述第三测试垫加载第三电压，对所述第四测试垫加载第四电压，得到流经所述第二测试线的第二电流；其中，所述第三电压小于所述第四电压；
根据所述第三电压、所述第四电压以及所述第二电流，确定所述第二测试线的电阻率。
14.如权利要求13所述的半导体基板的测试方法，其特征在于，所述根据所述第三电压、所述第四电压以及所述第二电流，确定所述第二测试线的电阻率，包括：
根据如下公式，确定所述第二测试线的电阻率；其中，Rm2代表第二测试电阻，V3代表所述第三电压，V4代表所述第四电压，I2代表所述第二电流，ρ2代表所述第二测试线的电阻率，S2代表所述第二测试线的横截面积，L2代表所述第二测试线的长度。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110925056.8A CN113658939B (zh) | 2021-08-12 | 2021-08-12 | 半导体基板及其测试方法 |
| PCT/CN2021/113082 WO2023015581A1 (zh) | 2021-08-12 | 2021-08-17 | 半导体基板及其测试方法 |
| US17/647,736 US11821937B2 (en) | 2021-08-12 | 2022-01-12 | Semiconductor base plate and test method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110925056.8A CN113658939B (zh) | 2021-08-12 | 2021-08-12 | 半导体基板及其测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113658939A CN113658939A (zh) | 2021-11-16 |
| CN113658939B true CN113658939B (zh) | 2023-10-03 |
Family
ID=78491546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110925056.8A Active CN113658939B (zh) | 2021-08-12 | 2021-08-12 | 半导体基板及其测试方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113658939B (zh) |
| WO (1) | WO2023015581A1 (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012227226A (ja) * | 2011-04-15 | 2012-11-15 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| CN105336729A (zh) * | 2014-07-18 | 2016-02-17 | 上海和辉光电有限公司 | 一种用于监控介质膜厚的测试电容结构及测试方法 |
| CN111933619A (zh) * | 2020-10-16 | 2020-11-13 | 晶芯成(北京)科技有限公司 | 测试结构及其测试方法 |
| CN112838106A (zh) * | 2019-11-22 | 2021-05-25 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5917197A (en) * | 1997-05-21 | 1999-06-29 | Siemens Aktiengesellschaft | Integrated multi-layer test pads |
| JP3652671B2 (ja) * | 2002-05-24 | 2005-05-25 | 沖電気工業株式会社 | 測定用配線パターン及びその測定方法 |
| JP4970787B2 (ja) * | 2005-12-14 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR20100013935A (ko) * | 2008-08-01 | 2010-02-10 | 주식회사 하이닉스반도체 | 반도체 소자의 테스트 패턴 |
| US8451012B2 (en) * | 2009-02-17 | 2013-05-28 | International Business Machines Corporation | Contact resistance test structure and method suitable for three-dimensional integrated circuits |
| KR102090159B1 (ko) * | 2013-11-22 | 2020-03-18 | 삼성디스플레이 주식회사 | 표시 패널 및 이의 제조 방법 |
| KR102576210B1 (ko) * | 2016-07-05 | 2023-09-08 | 삼성전자주식회사 | 반도체 장치 |
| CN108573890B (zh) * | 2018-04-10 | 2021-07-27 | 上海华力微电子有限公司 | 一种铜金属互连电迁移测试结构及其测试方法 |
| CN110957300B (zh) * | 2019-12-16 | 2022-06-28 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板、显示装置 |
-
2021
- 2021-08-12 CN CN202110925056.8A patent/CN113658939B/zh active Active
- 2021-08-17 WO PCT/CN2021/113082 patent/WO2023015581A1/zh unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012227226A (ja) * | 2011-04-15 | 2012-11-15 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| CN105336729A (zh) * | 2014-07-18 | 2016-02-17 | 上海和辉光电有限公司 | 一种用于监控介质膜厚的测试电容结构及测试方法 |
| CN112838106A (zh) * | 2019-11-22 | 2021-05-25 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| CN111933619A (zh) * | 2020-10-16 | 2020-11-13 | 晶芯成(北京)科技有限公司 | 测试结构及其测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113658939A (zh) | 2021-11-16 |
| WO2023015581A1 (zh) | 2023-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10998339B2 (en) | One transistor and ferroelectric FET based memory cell | |
| US11329047B2 (en) | Thin-film transistor embedded dynamic random-access memory with shallow bitline | |
| US9370103B2 (en) | Low package parasitic inductance using a thru-substrate interposer | |
| US10958250B2 (en) | Semiconductor device | |
| US8659121B2 (en) | Semiconductor devices with orientation-free decoupling capacitors and methods of manufacture thereof | |
| US5763907A (en) | Library of standard cells for the design of integrated circuits | |
| US11676918B2 (en) | Electrostatic discharge protection in integrated circuits | |
| US11621236B2 (en) | Electrostatic discharge protection in integrated circuits using positive temperature coefficient material | |
| US8217393B2 (en) | Test device, SRAM test device, semiconductor integrated circuit device and methods of fabricating the same | |
| CN113658939B (zh) | 半导体基板及其测试方法 | |
| US8586981B2 (en) | Silicon-on-insulator (“SOI”) transistor test structure for measuring body-effect | |
| CN108074920B (zh) | 半导体装置 | |
| US11189580B2 (en) | Electrostatic discharge protection in integrated circuits | |
| US5670815A (en) | Layout for noise reduction on a reference voltage | |
| US9384891B2 (en) | Method and system for a metal finger capacitor with a triplet repeating sequence incorporating a metal underpass | |
| US8209652B2 (en) | Semiconductor device and layout method of decoupling capacitor thereof | |
| US11821937B2 (en) | Semiconductor base plate and test method thereof | |
| US8884338B2 (en) | Semiconductor integrated-circuit device with standard cells | |
| CN101211923A (zh) | 用于减小芯片面积的半导体器件结构及其制备方法 | |
| KR20220170739A (ko) | 전면 및 후면 콘택트 및 라우팅을 갖는 트랜지스터 | |
| CN101770966B (zh) | 静态随机存储器中晶体管的测试结构 | |
| US10566253B2 (en) | Electronic device and electrical testing method thereof | |
| CN218417157U (zh) | 可编程存储器及图像传感器 | |
| US20200235107A1 (en) | Antifuse memory cells | |
| CN113224060A (zh) | 半导体存储装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |