JP2001144253A - 半導体装置のチェックパターン - Google Patents
半導体装置のチェックパターンInfo
- Publication number
- JP2001144253A JP2001144253A JP32194199A JP32194199A JP2001144253A JP 2001144253 A JP2001144253 A JP 2001144253A JP 32194199 A JP32194199 A JP 32194199A JP 32194199 A JP32194199 A JP 32194199A JP 2001144253 A JP2001144253 A JP 2001144253A
- Authority
- JP
- Japan
- Prior art keywords
- hole group
- resistance
- hole
- conductive layer
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000005259 measurement Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 5
- 239000000523 sample Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 60
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 配線抵抗の変動や、測定用プローブと電極
の接触抵抗の影響を受けることなく、僅かなスルーホー
ル（またはコンタクト）抵抗の変動を精度良く検出す
る。 【解決手段】 上層配線（端子）〜スルーホール〜下層
配線〜スルーホール〜上層配線（端子）を一辺とし、こ
れを四組用意してホイートストンブリッジ様の回路を構
成する。端子Ａ−Ｃ間、端子Ｃ−Ｂ間、端子Ａ−Ｄ間、
端子Ｄ−Ｂ間で上層配線、下層配線の抵抗は同一となる
ように対象形状に設計する。各端子を結ぶスルーホール
に関しては、端子Ｃ−Ｂ間、端子Ａ−Ｄ間、端子Ｄ−Ｂ
間のスルーホール群２、３、４は径と数を同一とする。
端子Ａ−Ｃ間のスルーホール群１（１ａ、１ｂ）は、プ
ロセス変動の影響がスルーホール群２（２ａ、２ｂ）、
３（３ａ、３ｂ）、４（４ａ、４ｂ）とは異なって現れ
るように、その径を変える。
の接触抵抗の影響を受けることなく、僅かなスルーホー
ル（またはコンタクト）抵抗の変動を精度良く検出す
る。 【解決手段】 上層配線（端子）〜スルーホール〜下層
配線〜スルーホール〜上層配線（端子）を一辺とし、こ
れを四組用意してホイートストンブリッジ様の回路を構
成する。端子Ａ−Ｃ間、端子Ｃ−Ｂ間、端子Ａ−Ｄ間、
端子Ｄ−Ｂ間で上層配線、下層配線の抵抗は同一となる
ように対象形状に設計する。各端子を結ぶスルーホール
に関しては、端子Ｃ−Ｂ間、端子Ａ−Ｄ間、端子Ｄ−Ｂ
間のスルーホール群２、３、４は径と数を同一とする。
端子Ａ−Ｃ間のスルーホール群１（１ａ、１ｂ）は、プ
ロセス変動の影響がスルーホール群２（２ａ、２ｂ）、
３（３ａ、３ｂ）、４（４ａ、４ｂ）とは異なって現れ
るように、その径を変える。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置のチェ
ックパターンに関し、特に、半導体装置の製造過程にお
いてスルーホールまたはコンタクトホールの出来映えを
評価するための半導体装置のチェックパターンに関す
る。
ックパターンに関し、特に、半導体装置の製造過程にお
いてスルーホールまたはコンタクトホールの出来映えを
評価するための半導体装置のチェックパターンに関す
る。
【０００２】
【従来の技術】従来は、スルーホールまたはコンタクト
ホールの出来映えを評価する場合、スルーホール（コン
タクトホール）アレイと呼ばれる多数のスルーホール
（またはコンタクトホール）を直列に繋いだパターンの
抵抗を測定している。図３は、従来の半導体装置のチェ
ックパターンの一例を説明するものであり、スルーホー
ルを直列に繋いだチェックパターンを示す図である。図
３において、端子Ｅと同層の上層配線１１１は、スルー
ホール１０１を介して下層配線１２１に電気的に接続さ
れ、さらに、スルーホール１０２を介して上層配線１１
２に接続され、同様に、スルーホール１０３〜１０６で
もって、順次、下層配線１２２、上層配線１１３、下層
配線１２３、上層配線１１４に接続されることにより、
端子Ｅと端子Ｆを繋いだパターンとなっている。
ホールの出来映えを評価する場合、スルーホール（コン
タクトホール）アレイと呼ばれる多数のスルーホール
（またはコンタクトホール）を直列に繋いだパターンの
抵抗を測定している。図３は、従来の半導体装置のチェ
ックパターンの一例を説明するものであり、スルーホー
ルを直列に繋いだチェックパターンを示す図である。図
３において、端子Ｅと同層の上層配線１１１は、スルー
ホール１０１を介して下層配線１２１に電気的に接続さ
れ、さらに、スルーホール１０２を介して上層配線１１
２に接続され、同様に、スルーホール１０３〜１０６で
もって、順次、下層配線１２２、上層配線１１３、下層
配線１２３、上層配線１１４に接続されることにより、
端子Ｅと端子Ｆを繋いだパターンとなっている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の方法では、配線抵抗の変動や、測定用プローブと電
極の接触抵抗の影響を大きく受ける上、僅かなスルーホ
ール（またはコンタクト）抵抗の変動を精度良く検出す
ることができないという問題点がある。
来の方法では、配線抵抗の変動や、測定用プローブと電
極の接触抵抗の影響を大きく受ける上、僅かなスルーホ
ール（またはコンタクト）抵抗の変動を精度良く検出す
ることができないという問題点がある。
【０００４】本発明は、上記従来の問題点に鑑みてなさ
れたものであって、配線抵抗の変動や、測定用プローブ
と電極の接触抵抗の影響を受けることなく、僅かなスル
ーホール（またはコンタクト）抵抗の変動を精度良く検
出することができる半導体装置のチェックパターンを提
供することを目的とする。
れたものであって、配線抵抗の変動や、測定用プローブ
と電極の接触抵抗の影響を受けることなく、僅かなスル
ーホール（またはコンタクト）抵抗の変動を精度良く検
出することができる半導体装置のチェックパターンを提
供することを目的とする。
【０００５】
【課題を解決するための手段】本発明に係る半導体装置
のチェックパターンは、以下に記載の事項により前記問
題点を解決し、発明の目的を達成できる。 １．複数のスルーホール群又はコンタクトホール群を用
いて第１の導電層と第２の導電層を電気的に接続して形
成された測定用の半導体装置のチェックパターンにおい
て、ホイートストンブリッジ状の回路が構成されたこ
と。 ２．前記ホイートストンブリッジ状の回路を構成する四
辺の抵抗において、一辺の抵抗のスルーホール群又はコ
ンタクトホール群の径及び／又は数と、他辺の抵抗のス
ルーホール群又はコンタクトホール群の径及び／又は数
とを変えたこと。 ３．前記ホイートストンブリッジ状の回路を構成する四
辺の抵抗において、対辺をなす二辺の抵抗のスルーホー
ル群又はコンタクトホール群の径及び／又は数と、他の
二辺の抵抗のスルーホール群又はコンタクトホール群の
径及び／又は数とを変えたこと。 ４．第１の端子（Ａ）と電気的に接続された第１の導電
層（１１）からスルーホール群（１ａ）又はコンタクト
ホール群（１ａ）を介して第２の導電層（２１）に電気
的に接続し、該第２の導電層（２１）からスルーホール
群（１ｂ）又はコンタクトホール群（１ｂ）を介して第
２の端子（Ｃ）と電気的に接続された第１の導電層（１
３）に電気的に接続してなる経路を第１の抵抗（Ｒ１）
とし、前記第２の端子（Ｃ）と電気的に接続された第１
の導電層（１３）からスルーホール群（２ａ）又はコン
タクトホール群（２ａ）を介して第２の導電層（２２）
に電気的に接続し、該第２の導電層（２２）からスルー
ホール群（２ｂ）又はコンタクトホール群（２ｂ）を介
して第３の端子（Ｂ）と電気的に接続された第１の導電
層（１２）に電気的に接続してなる経路を第２の抵抗
（Ｒ２）とし、前記第３の端子（Ｂ）と電気的に接続さ
れた第１の導電層（１２）からスルーホール群（４ｂ）
又はコンタクトホール群（４ｂ）を介して第２の導電層
（２４）に電気的に接続し、該第２の導電層（２４）か
らスルーホール群（４ａ）又はコンタクトホール群（４
ａ）を介して第４の端子（Ｄ）と電気的に接続された第
１の導電層（１４）に電気的に接続してなる経路を第４
の抵抗（Ｒ４）とし、前記第４の端子（Ｄ）と電気的に
接続された第１の導電層（１４）からスルーホール群
（３ｂ）又はコンタクトホール群（３ｂ）を介して第２
の導電層（２３）に電気的に接続し、該第２の導電層
（２３）からスルーホール群（３ａ）又はコンタクトホ
ール群（３ａ）を介して前記第１の端子（Ａ）と電気的
に接続された第１の導電層（１１）に電気的に接続して
なる経路を第３の抵抗（Ｒ３）として、ホイートストン
ブリッジ状の回路（１０）を構成したこと。 ５．スルーホール群又はコンタクトホール群の径及び／
又は数の条件の異なる前記ホイートストンブリッジ状の
回路を複数設けたこと。
のチェックパターンは、以下に記載の事項により前記問
題点を解決し、発明の目的を達成できる。 １．複数のスルーホール群又はコンタクトホール群を用
いて第１の導電層と第２の導電層を電気的に接続して形
成された測定用の半導体装置のチェックパターンにおい
て、ホイートストンブリッジ状の回路が構成されたこ
と。 ２．前記ホイートストンブリッジ状の回路を構成する四
辺の抵抗において、一辺の抵抗のスルーホール群又はコ
ンタクトホール群の径及び／又は数と、他辺の抵抗のス
ルーホール群又はコンタクトホール群の径及び／又は数
とを変えたこと。 ３．前記ホイートストンブリッジ状の回路を構成する四
辺の抵抗において、対辺をなす二辺の抵抗のスルーホー
ル群又はコンタクトホール群の径及び／又は数と、他の
二辺の抵抗のスルーホール群又はコンタクトホール群の
径及び／又は数とを変えたこと。 ４．第１の端子（Ａ）と電気的に接続された第１の導電
層（１１）からスルーホール群（１ａ）又はコンタクト
ホール群（１ａ）を介して第２の導電層（２１）に電気
的に接続し、該第２の導電層（２１）からスルーホール
群（１ｂ）又はコンタクトホール群（１ｂ）を介して第
２の端子（Ｃ）と電気的に接続された第１の導電層（１
３）に電気的に接続してなる経路を第１の抵抗（Ｒ１）
とし、前記第２の端子（Ｃ）と電気的に接続された第１
の導電層（１３）からスルーホール群（２ａ）又はコン
タクトホール群（２ａ）を介して第２の導電層（２２）
に電気的に接続し、該第２の導電層（２２）からスルー
ホール群（２ｂ）又はコンタクトホール群（２ｂ）を介
して第３の端子（Ｂ）と電気的に接続された第１の導電
層（１２）に電気的に接続してなる経路を第２の抵抗
（Ｒ２）とし、前記第３の端子（Ｂ）と電気的に接続さ
れた第１の導電層（１２）からスルーホール群（４ｂ）
又はコンタクトホール群（４ｂ）を介して第２の導電層
（２４）に電気的に接続し、該第２の導電層（２４）か
らスルーホール群（４ａ）又はコンタクトホール群（４
ａ）を介して第４の端子（Ｄ）と電気的に接続された第
１の導電層（１４）に電気的に接続してなる経路を第４
の抵抗（Ｒ４）とし、前記第４の端子（Ｄ）と電気的に
接続された第１の導電層（１４）からスルーホール群
（３ｂ）又はコンタクトホール群（３ｂ）を介して第２
の導電層（２３）に電気的に接続し、該第２の導電層
（２３）からスルーホール群（３ａ）又はコンタクトホ
ール群（３ａ）を介して前記第１の端子（Ａ）と電気的
に接続された第１の導電層（１１）に電気的に接続して
なる経路を第３の抵抗（Ｒ３）として、ホイートストン
ブリッジ状の回路（１０）を構成したこと。 ５．スルーホール群又はコンタクトホール群の径及び／
又は数の条件の異なる前記ホイートストンブリッジ状の
回路を複数設けたこと。
【０００６】
【実施例】以下、本発明の具体的な実施例について図面
を基に説明する。図１は本発明に係る半導体装置のチェ
ックパターンの一実施例を示す概略図である。なお、以
下の実施例においては、配線層（金属層等）間を接続す
るスルーホールの場合を示すが、ゲート領域や拡散層領
域等の層間を接続するコンタクトホールの場合も、本発
明のチェックパターンは同様に構成することができる。
を基に説明する。図１は本発明に係る半導体装置のチェ
ックパターンの一実施例を示す概略図である。なお、以
下の実施例においては、配線層（金属層等）間を接続す
るスルーホールの場合を示すが、ゲート領域や拡散層領
域等の層間を接続するコンタクトホールの場合も、本発
明のチェックパターンは同様に構成することができる。
【０００７】本実施例の半導体装置のチェックパターン
は上層配線（端子）〜スルーホール群〜下層配線〜スル
ーホール群〜上層配線（端子）を一辺とし、これを四組
用意してホイートストンブリッジ様の回路を構成する。
は上層配線（端子）〜スルーホール群〜下層配線〜スル
ーホール群〜上層配線（端子）を一辺とし、これを四組
用意してホイートストンブリッジ様の回路を構成する。
【０００８】図１において、端子Ａと同じ層の上層配線
１１からスルーホール群１ａを介して下層配線２１に電
気的に接続し、下層配線２１からスルーホール群１ｂを
介して端子Ｃと同じ層の上層配線１３に電気的に接続し
た経路で抵抗Ｒ１を構成する。端子Ｃと同じ層の上層配
線１３からスルーホール群２ａを介して下層配線２２に
電気的に接続し、下層配線２２からスルーホール群２ｂ
を介して端子Ｂと同じ層の上層配線１２に電気的に接続
した経路で抵抗Ｒ２を構成する。端子Ｂと同じ層の上層
配線１２からスルーホール群４ｂを介して下層配線２４
に電気的に接続し、下層配線２４からスルーホール群４
ａを介して端子Ｄと同じ層の上層配線１４に電気的に接
続した経路で抵抗Ｒ４を構成する。端子Ｄと同じ層の上
層配線１４からスルーホール群３ｂを介して下層配線２
３に電気的に接続し、下層配線２３からスルーホール群
３ａを介して端子Ａと同じ層の上層配線１１に電気的に
接続された経路で抵抗Ｒ３を構成する。上記の抵抗Ｒ
１、Ｒ２、Ｒ３、Ｒ４により、ホイートストンブリッジ
１０の４辺を構成するものである。
１１からスルーホール群１ａを介して下層配線２１に電
気的に接続し、下層配線２１からスルーホール群１ｂを
介して端子Ｃと同じ層の上層配線１３に電気的に接続し
た経路で抵抗Ｒ１を構成する。端子Ｃと同じ層の上層配
線１３からスルーホール群２ａを介して下層配線２２に
電気的に接続し、下層配線２２からスルーホール群２ｂ
を介して端子Ｂと同じ層の上層配線１２に電気的に接続
した経路で抵抗Ｒ２を構成する。端子Ｂと同じ層の上層
配線１２からスルーホール群４ｂを介して下層配線２４
に電気的に接続し、下層配線２４からスルーホール群４
ａを介して端子Ｄと同じ層の上層配線１４に電気的に接
続した経路で抵抗Ｒ４を構成する。端子Ｄと同じ層の上
層配線１４からスルーホール群３ｂを介して下層配線２
３に電気的に接続し、下層配線２３からスルーホール群
３ａを介して端子Ａと同じ層の上層配線１１に電気的に
接続された経路で抵抗Ｒ３を構成する。上記の抵抗Ｒ
１、Ｒ２、Ｒ３、Ｒ４により、ホイートストンブリッジ
１０の４辺を構成するものである。
【０００９】ここで、端子Ａ−Ｃ間、端子Ｃ−Ｂ間、端
子Ａ−Ｄ間、端子Ｄ−Ｂ間で上層配線（第１の導電
層）、下層配線（第２の導電層）の抵抗は同一となるよ
うに対象形状のパターンに設計する。各端子を結ぶスル
ーホールに関しては、端子Ｃ−Ｂ間、端子Ａ−Ｄ間、端
子Ｄ−Ｂ間のスルーホール群２、３、４は径と数を同一
とする。端子Ａ−Ｃ間のスルーホール群１（１ａ、１
ｂ）は、プロセス変動の影響がスルーホール群２（２
ａ、２ｂ）、３（３ａ、３ｂ）、４（４ａ、４ｂ）とは
異なって現れるように、その径を変える。
子Ａ−Ｄ間、端子Ｄ−Ｂ間で上層配線（第１の導電
層）、下層配線（第２の導電層）の抵抗は同一となるよ
うに対象形状のパターンに設計する。各端子を結ぶスル
ーホールに関しては、端子Ｃ−Ｂ間、端子Ａ−Ｄ間、端
子Ｄ−Ｂ間のスルーホール群２、３、４は径と数を同一
とする。端子Ａ−Ｃ間のスルーホール群１（１ａ、１
ｂ）は、プロセス変動の影響がスルーホール群２（２
ａ、２ｂ）、３（３ａ、３ｂ）、４（４ａ、４ｂ）とは
異なって現れるように、その径を変える。
【００１０】本実施例では、端子Ａ−Ｃ間のスルーホー
ル群１のスルーホールの径を０．１８μｍ、数は５個を
並列に配置した二組（１ａ、１ｂ）が直列となるように
し、端子Ｃ−Ｂ間、端子Ａ−Ｄ間、端子Ｄ−Ｂ間のスル
ーホール群２、３、４のスルーホール径を０．２μｍ、
数は４個を並列に配置した各々二組（２ａ、２ｂ、３
ａ、３ｂ、４ａ、４ｂ）が直列になるようにする。
ル群１のスルーホールの径を０．１８μｍ、数は５個を
並列に配置した二組（１ａ、１ｂ）が直列となるように
し、端子Ｃ−Ｂ間、端子Ａ−Ｄ間、端子Ｄ−Ｂ間のスル
ーホール群２、３、４のスルーホール径を０．２μｍ、
数は４個を並列に配置した各々二組（２ａ、２ｂ、３
ａ、３ｂ、４ａ、４ｂ）が直列になるようにする。
【００１１】上記構成のチェックパターンの回路を、図
２に示す。図２において、端子Ａ−Ｃ間では、上層配線
１１および１３の抵抗をＲ1-1、下層配線２１の抵抗を
Ｒ1-3、スルーホール群１の抵抗をＲ1-2とし、これら合
計の抵抗をＲ１（第１の抵抗）としている。
２に示す。図２において、端子Ａ−Ｃ間では、上層配線
１１および１３の抵抗をＲ1-1、下層配線２１の抵抗を
Ｒ1-3、スルーホール群１の抵抗をＲ1-2とし、これら合
計の抵抗をＲ１（第１の抵抗）としている。
【００１２】同様に、端子Ｃ−Ｄ間では、上層配線１３
および１２の抵抗をＲ2-1、下層配線２２の抵抗を
Ｒ2-3、スルーホール群２の抵抗をＲ2-2とし、これら合
計の抵抗をＲ２（第２の抵抗）、端子Ａ−Ｄ間では、上
層配線１１および１４の抵抗をＲ3-1、下層配線２３の
抵抗をＲ3-3、スルーホール群３の抵抗をＲ3-2とし、こ
れら合計の抵抗をＲ３（第３の抵抗）、端子Ｄ−Ｂ間で
は、上層配線１４および１２の抵抗をＲ4-1、下層配線
２４の抵抗をＲ4-3、スルーホール群４の抵抗をＲ4-2と
し、これら合計の抵抗をＲ４（第４の抵抗）とする。測
定に際しては、端子Ａ−Ｂ間に電圧源５１で電圧をか
け、端子Ｃ−Ｄ間の電流を電流計５２で測定する。
および１２の抵抗をＲ2-1、下層配線２２の抵抗を
Ｒ2-3、スルーホール群２の抵抗をＲ2-2とし、これら合
計の抵抗をＲ２（第２の抵抗）、端子Ａ−Ｄ間では、上
層配線１１および１４の抵抗をＲ3-1、下層配線２３の
抵抗をＲ3-3、スルーホール群３の抵抗をＲ3-2とし、こ
れら合計の抵抗をＲ３（第３の抵抗）、端子Ｄ−Ｂ間で
は、上層配線１４および１２の抵抗をＲ4-1、下層配線
２４の抵抗をＲ4-3、スルーホール群４の抵抗をＲ4-2と
し、これら合計の抵抗をＲ４（第４の抵抗）とする。測
定に際しては、端子Ａ−Ｂ間に電圧源５１で電圧をか
け、端子Ｃ−Ｄ間の電流を電流計５２で測定する。
【００１３】（実施例の動作）本実施例のチェックパタ
ーンでは、各端子間の配線抵抗が同じになる（配線抵抗
の変動がブリッジの各辺に平等に作用する）ように設計
されているため、ホイートストンブリッジの平衡状態
は、スルーホール抵抗で決定される。
ーンでは、各端子間の配線抵抗が同じになる（配線抵抗
の変動がブリッジの各辺に平等に作用する）ように設計
されているため、ホイートストンブリッジの平衡状態
は、スルーホール抵抗で決定される。
【００１４】以下では、各スルーホールの抵抗の違い
が、単純にスルーホールの開口面積に依存するような構
造の場合について説明する。なお、スルーホールの深さ
など、他の項目は全てのスルーホールに共通なため、無
視できるものとする。図２の回路において、Ｒ１：Ｒ２
＝Ｒ３：Ｒ４のとき、端子Ｃ−Ｄ間に電流は流れない。
Ｒ１：Ｒ２＞Ｒ３：Ｒ４で端子Ｄから端子Ｃへ、Ｒ１：
Ｒ２＜Ｒ３：Ｒ４で端子Ｃから端子Ｄへ電流が流れる。
ここで、Ｒ２＝Ｒ３＝Ｒ４で有るから、Ｒ１＞Ｒ２の
時、端子Ｄから端子Ｃへ、Ｒ１＜Ｒ２の時、端子Ｃから
端子Ｄへ電流が流れる。
が、単純にスルーホールの開口面積に依存するような構
造の場合について説明する。なお、スルーホールの深さ
など、他の項目は全てのスルーホールに共通なため、無
視できるものとする。図２の回路において、Ｒ１：Ｒ２
＝Ｒ３：Ｒ４のとき、端子Ｃ−Ｄ間に電流は流れない。
Ｒ１：Ｒ２＞Ｒ３：Ｒ４で端子Ｄから端子Ｃへ、Ｒ１：
Ｒ２＜Ｒ３：Ｒ４で端子Ｃから端子Ｄへ電流が流れる。
ここで、Ｒ２＝Ｒ３＝Ｒ４で有るから、Ｒ１＞Ｒ２の
時、端子Ｄから端子Ｃへ、Ｒ１＜Ｒ２の時、端子Ｃから
端子Ｄへ電流が流れる。
【００１５】また、上層配線の抵抗Ｒ1-1＝Ｒ2-1、下層
配線の抵抗Ｒ1-3＝Ｒ2-3であるから、単純に端子Ａ−Ｃ
間のスルーホール群１の抵抗Ｒ1-2と端子Ｃ−Ｂ間のス
ルーホール群２の抵抗Ｒ2-2の大小関係（抵抗の比）で
決まることになる。
配線の抵抗Ｒ1-3＝Ｒ2-3であるから、単純に端子Ａ−Ｃ
間のスルーホール群１の抵抗Ｒ1-2と端子Ｃ−Ｂ間のス
ルーホール群２の抵抗Ｒ2-2の大小関係（抵抗の比）で
決まることになる。
【００１６】本実施例（図１参照）では、端子Ａ−Ｃ間
のスルーホール群１のスルーホールは、０．１８μｍ径
のスルーホールを、５個並列にした二組（１ａ、１ｂ）
を直列にしており、他の、端子Ｃ−Ｂ間、端子Ａ−Ｄ
間、端子Ｄ−Ｂ間のスルーホール群２、３、４は何れも
０．２０μｍ径のスルーホールを４個並列にした各々二
組（２ａ、２ｂ、３ａ、３ｂ、４ａ、４ｂ）を直列にし
ているので、スルーホール抵抗の大小関係は、それぞれ
並列に接続されたスルーホールの総開口面積の大小関係
で決まる。
のスルーホール群１のスルーホールは、０．１８μｍ径
のスルーホールを、５個並列にした二組（１ａ、１ｂ）
を直列にしており、他の、端子Ｃ−Ｂ間、端子Ａ−Ｄ
間、端子Ｄ−Ｂ間のスルーホール群２、３、４は何れも
０．２０μｍ径のスルーホールを４個並列にした各々二
組（２ａ、２ｂ、３ａ、３ｂ、４ａ、４ｂ）を直列にし
ているので、スルーホール抵抗の大小関係は、それぞれ
並列に接続されたスルーホールの総開口面積の大小関係
で決まる。
【００１７】設計値通りにチェックパターンが作られた
場合、０．１８μｍ径のスルーホール５個を並列に接続
した場合の総開口面積は０．１２７μｍ2、一方０．２
μｍ径のスルーホール４個を並列に接続した場合の総開
口面積は０．１２６μｍ2となり、０．１８μｍ径のス
ルーホール群１の開口面積が大きく、即ち、スルーホー
ル群１のスルーホール抵抗Ｒ1-2がスルーホール群２の
スルーホール抵抗Ｒ2-2より小さくなる。したがって、
正常に作られたチェックパターンでは、端子Ｃ−Ｄ間の
電流は端子Ｃ→Ｄ方向に流れる。スルーホール群１のス
ルーホールの径を０．１８μｍ、スルーホール群２のス
ルーホールの径を０．２０μｍとし、０．０１μｍ毎に
スルーホール径が縮小した場合の、総開口面積とその比
を表１に示す。
場合、０．１８μｍ径のスルーホール５個を並列に接続
した場合の総開口面積は０．１２７μｍ2、一方０．２
μｍ径のスルーホール４個を並列に接続した場合の総開
口面積は０．１２６μｍ2となり、０．１８μｍ径のス
ルーホール群１の開口面積が大きく、即ち、スルーホー
ル群１のスルーホール抵抗Ｒ1-2がスルーホール群２の
スルーホール抵抗Ｒ2-2より小さくなる。したがって、
正常に作られたチェックパターンでは、端子Ｃ−Ｄ間の
電流は端子Ｃ→Ｄ方向に流れる。スルーホール群１のス
ルーホールの径を０．１８μｍ、スルーホール群２のス
ルーホールの径を０．２０μｍとし、０．０１μｍ毎に
スルーホール径が縮小した場合の、総開口面積とその比
を表１に示す。
【００１８】
【表１】
【００１９】表１より、スルーホール径が設計値より縮
小した場合、約０．０１μｍ以上縮小すると、スルーホ
ール群１の総開口面積より、スルーホール群２の総開口
面積が上回り、即ち、Ｒ1-2＜Ｒ2-2となり、端子Ｃ−Ｄ
間の電流が逆転し、端子Ｄ→Ｃ方向に流れる。
小した場合、約０．０１μｍ以上縮小すると、スルーホ
ール群１の総開口面積より、スルーホール群２の総開口
面積が上回り、即ち、Ｒ1-2＜Ｒ2-2となり、端子Ｃ−Ｄ
間の電流が逆転し、端子Ｄ→Ｃ方向に流れる。
【００２０】このようにして、僅かなスルーホール径の
縮小が、電流の反転という明確な現象として捉えること
ができるようになる。また、ブリッジを用いているの
で、プローブと電極の接触抵抗などの影響も排除する事
ができる。
縮小が、電流の反転という明確な現象として捉えること
ができるようになる。また、ブリッジを用いているの
で、プローブと電極の接触抵抗などの影響も排除する事
ができる。
【００２１】実際のスルーホールでは、単純にスルーホ
ール径の変化によるスルーホール抵抗の変動の他、ステ
ップカバレッジの変化、プラグに入る「す」の程度な
ど、様々な変動を捉える必要があるが、上記のような動
作は、単純にスルーホール径の変化によるスルーホール
抵抗の変動の他、ステップカバレッジの変化、プラグに
入る「す」の程度など、スルーホール径の変動の影響を
受ける様々な変動を感度良く捉えることができる。
ール径の変化によるスルーホール抵抗の変動の他、ステ
ップカバレッジの変化、プラグに入る「す」の程度な
ど、様々な変動を捉える必要があるが、上記のような動
作は、単純にスルーホール径の変化によるスルーホール
抵抗の変動の他、ステップカバレッジの変化、プラグに
入る「す」の程度など、スルーホール径の変動の影響を
受ける様々な変動を感度良く捉えることができる。
【００２２】また、上記実施例と同じ構成で、スルーホ
ール径や数を変えることにより、スルーホール径が拡大
したときに端子Ｃ−Ｄ間の電流が反転するようにするこ
とができる。
ール径や数を変えることにより、スルーホール径が拡大
したときに端子Ｃ−Ｄ間の電流が反転するようにするこ
とができる。
【００２３】また、チェックパターンを、（スルーホー
ル径や数などの）条件を変えて複数作成することによ
り、スルーホール抵抗が規格内に出来ているかを簡単に
０／１（規格外／規格内）判定することができ、オート
プローバを用いた自動判定を高精度に行うことができ
る。
ル径や数などの）条件を変えて複数作成することによ
り、スルーホール抵抗が規格内に出来ているかを簡単に
０／１（規格外／規格内）判定することができ、オート
プローバを用いた自動判定を高精度に行うことができ
る。
【００２４】また、上記実施例では、端子Ａ−Ｃ間のス
ルーホール群１だけが他と異なるように設計したが、ブ
リッジの対辺に当たる、端子Ａ−Ｃのスルーホール群１
と端子Ｄ−Ｂ間のスルーホール群４のスルーホールを同
じに、端子Ｃ−Ｂ間のスルーホール群２と端子Ａ−Ｄ間
のスルーホール群３のスルーホールを同じに設計して
も、同様の効果が得られるチェックパターンを構成する
ことができる。
ルーホール群１だけが他と異なるように設計したが、ブ
リッジの対辺に当たる、端子Ａ−Ｃのスルーホール群１
と端子Ｄ−Ｂ間のスルーホール群４のスルーホールを同
じに、端子Ｃ−Ｂ間のスルーホール群２と端子Ａ−Ｄ間
のスルーホール群３のスルーホールを同じに設計して
も、同様の効果が得られるチェックパターンを構成する
ことができる。
【００２５】なお、本発明は、半導体装置のチェックパ
ターンに関するものであり、上層配線層、下層配線層の
材質や構造（単層、積層の別）、スルーホールを「上層
配線層の形成とは別に埋め込む」、あるいは、「上層配
線層形成時に埋め込む」、といった、半導体装置の製造
工程の違いには左右されるものではない。
ターンに関するものであり、上層配線層、下層配線層の
材質や構造（単層、積層の別）、スルーホールを「上層
配線層の形成とは別に埋め込む」、あるいは、「上層配
線層形成時に埋め込む」、といった、半導体装置の製造
工程の違いには左右されるものではない。
【００２６】
【発明の効果】以上、詳述したように、本発明の半導体
装置のチェックパターンによれば、ホイートストンブリ
ッジ状の回路が構成されたことにより、導電線層抵抗の
変動（例えば、導電層幅や導電層厚の変動）、プローブ
と電極の接触抵抗などの影響を受けることなく、スルー
ホール（コンタクトホール）抵抗の変動など、スルーホ
ール（コンタクトホール）の異常を感度良く簡単に捉え
ることができる。
装置のチェックパターンによれば、ホイートストンブリ
ッジ状の回路が構成されたことにより、導電線層抵抗の
変動（例えば、導電層幅や導電層厚の変動）、プローブ
と電極の接触抵抗などの影響を受けることなく、スルー
ホール（コンタクトホール）抵抗の変動など、スルーホ
ール（コンタクトホール）の異常を感度良く簡単に捉え
ることができる。
【００２７】さらに、ホイートストンブリッジの一辺の
抵抗のスルーホール群（コンタクトホール群）の径及び
／又は数と、他辺の抵抗のスルーホール群（コンタクト
ホール群）の径及び／又は数とを変えたこと、もしく
は、対辺をなす二辺の抵抗のスルーホール群（コンタク
トホール群）の径及び／又は数と、他の二辺の抵抗のス
ルーホール群（コンタクトホール群）の径及び／又は数
とを変えたことにより、、ホイートストンブリッジの電
流計の接続された端子間（図２の端子Ｃ−Ｄ間）の電流
が反転する条件を所望の値に設定でき、例えば、径の異
なるスルーホール（コンタクトホール）では、プロセス
の変動が径の小さいスルーホール（コンタクトホール）
で顕著に現れる事を利用し、これによりホイートストン
ブリッジの平衡状態が変動しするため、プロセスの変動
によるスルーホール（コンタクトホール）抵抗の変化を
容易に検知することができる。
抵抗のスルーホール群（コンタクトホール群）の径及び
／又は数と、他辺の抵抗のスルーホール群（コンタクト
ホール群）の径及び／又は数とを変えたこと、もしく
は、対辺をなす二辺の抵抗のスルーホール群（コンタク
トホール群）の径及び／又は数と、他の二辺の抵抗のス
ルーホール群（コンタクトホール群）の径及び／又は数
とを変えたことにより、、ホイートストンブリッジの電
流計の接続された端子間（図２の端子Ｃ−Ｄ間）の電流
が反転する条件を所望の値に設定でき、例えば、径の異
なるスルーホール（コンタクトホール）では、プロセス
の変動が径の小さいスルーホール（コンタクトホール）
で顕著に現れる事を利用し、これによりホイートストン
ブリッジの平衡状態が変動しするため、プロセスの変動
によるスルーホール（コンタクトホール）抵抗の変化を
容易に検知することができる。
【００２８】また、スルーホール（コンタクトホール）
径や数などの条件の異なるチェックパターンを半導体装
置上に複数作成することにより、スルーホール抵抗が規
格内に出来ているかを簡単に０／１（規格外／規格内）
判定することができ、さらに、オートプローバを用いた
自動判定を高精度に行うことができる。
径や数などの条件の異なるチェックパターンを半導体装
置上に複数作成することにより、スルーホール抵抗が規
格内に出来ているかを簡単に０／１（規格外／規格内）
判定することができ、さらに、オートプローバを用いた
自動判定を高精度に行うことができる。
【図１】本発明に係る半導体装置のチェックパターンの
一例を示す概略図である。
一例を示す概略図である。
【図２】本発明に係る半導体装置のチェックパターンの
一例の回路図である。
一例の回路図である。
【図３】従来の半導体装置のチェックパターンを説明す
る図である。
る図である。
１、２、３、４ スルーホール群 １ａ、１ｂ、２ａ、２ｂ、３ａ、３ｂ、４ａ、４ｂ ス
ルーホール群 １１、１２、１３、１４ 上層配線 ２１、２２、２３、２４ 下層配線 Ａ、Ｂ、Ｃ、Ｄ 端子 Ｒ１、Ｒ２、Ｒ３、Ｒ４ 抵抗 Ｒ1-1、Ｒ2-1、Ｒ3-1、Ｒ4-1 上層配線の抵抗 Ｒ1-2、Ｒ2-2、Ｒ3-2、Ｒ4-2 スルーホールの抵抗（コ
ンタクトの抵抗） Ｒ1-3、Ｒ2-3、Ｒ３3-3、Ｒ4-3 下層配線の抵抗
ルーホール群 １１、１２、１３、１４ 上層配線 ２１、２２、２３、２４ 下層配線 Ａ、Ｂ、Ｃ、Ｄ 端子 Ｒ１、Ｒ２、Ｒ３、Ｒ４ 抵抗 Ｒ1-1、Ｒ2-1、Ｒ3-1、Ｒ4-1 上層配線の抵抗 Ｒ1-2、Ｒ2-2、Ｒ3-2、Ｒ4-2 スルーホールの抵抗（コ
ンタクトの抵抗） Ｒ1-3、Ｒ2-3、Ｒ３3-3、Ｒ4-3 下層配線の抵抗
Claims (5)
- 【請求項１】 複数のスルーホール群又はコンタクトホ
ール群を用いて第１の導電層と第２の導電層を電気的に
接続して形成された測定用の半導体装置のチェックパタ
ーンにおいて、ホイートストンブリッジ状の回路が構成
されたことを特徴とする半導体装置のチェックパター
ン。 - 【請求項２】 前記ホイートストンブリッジ状の回路を
構成する四辺の抵抗において、一辺の抵抗のスルーホー
ル群又はコンタクトホール群の径及び／又は数と、他辺
の抵抗のスルーホール群又はコンタクトホール群の径及
び／又は数とを変えたことを特徴とする請求項１に記載
の半導体装置のチェックパターン。 - 【請求項３】 前記ホイートストンブリッジ状の回路を
構成する四辺の抵抗において、対辺をなす二辺の抵抗の
スルーホール群又はコンタクトホール群の径及び／又は
数と、他の二辺の抵抗のスルーホール群又はコンタクト
ホール群の径及び／又は数とを変えたことを特徴とする
請求項１に記載の半導体装置のチェックパターン。 - 【請求項４】 第１の端子（Ａ）と電気的に接続された
第１の導電層（１１）からスルーホール群（１ａ）又は
コンタクトホール群（１ａ）を介して第２の導電層（２
１）に電気的に接続し、該第２の導電層（２１）からス
ルーホール群（１ｂ）又はコンタクトホール群（１ｂ）
を介して第２の端子（Ｃ）と電気的に接続された第１の
導電層（１３）に電気的に接続してなる経路を第１の抵
抗（Ｒ１）とし、 前記第２の端子（Ｃ）と電気的に接続された第１の導電
層（１３）からスルーホール群（２ａ）又はコンタクト
ホール群（２ａ）を介して第２の導電層（２２）に電気
的に接続し、該第２の導電層（２２）からスルーホール
群（２ｂ）又はコンタクトホール群（２ｂ）を介して第
３の端子（Ｂ）と電気的に接続された第１の導電層（１
２）に電気的に接続してなる経路を第２の抵抗（Ｒ２）
とし、 前記第３の端子（Ｂ）と電気的に接続された第１の導電
層（１２）からスルーホール群（４ｂ）又はコンタクト
ホール群（４ｂ）を介して第２の導電層（２４）に電気
的に接続し、該第２の導電層（２４）からスルーホール
群（４ａ）又はコンタクトホール群（４ａ）を介して第
４の端子（Ｄ）と電気的に接続された第１の導電層（１
４）に電気的に接続してなる経路を第４の抵抗（Ｒ４）
とし、 前記第４の端子（Ｄ）と電気的に接続された第１の導電
層（１４）からスルーホール群（３ｂ）又はコンタクト
ホール群（３ｂ）を介して第２の導電層（２３）に電気
的に接続し、該第２の導電層（２３）からスルーホール
群（３ａ）又はコンタクトホール群（３ａ）を介して前
記第１の端子（Ａ）と電気的に接続された第１の導電層
（１１）に電気的に接続してなる経路を第３の抵抗（Ｒ
３）として、ホイートストンブリッジ状の回路（１０）
を構成したことを特徴とする請求項１〜３に記載の半導
体装置のチェックパターン。 - 【請求項５】 スルーホール群又はコンタクトホール群
の径及び／又は数の条件の異なる前記ホイートストンブ
リッジ状の回路を複数設けたことを特徴とする請求項１
〜４に記載の半導体装置のチェックパターン。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32194199A JP2001144253A (ja) | 1999-11-12 | 1999-11-12 | 半導体装置のチェックパターン |
| US09/710,597 US6525548B1 (en) | 1999-11-12 | 2000-11-10 | Check pattern for a semiconductor device |
| KR10-2000-0066938A KR100393923B1 (ko) | 1999-11-12 | 2000-11-11 | 반도체 장치용 체크 패턴 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32194199A JP2001144253A (ja) | 1999-11-12 | 1999-11-12 | 半導体装置のチェックパターン |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001144253A true JP2001144253A (ja) | 2001-05-25 |
Family
ID=18138142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32194199A Pending JP2001144253A (ja) | 1999-11-12 | 1999-11-12 | 半導体装置のチェックパターン |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6525548B1 (ja) |
| JP (1) | JP2001144253A (ja) |
| KR (1) | KR100393923B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009260292A (ja) * | 2008-03-18 | 2009-11-05 | Canon Inc | 半導体装置の製造方法及び半導体装置 |
| CN101764124B (zh) * | 2008-12-25 | 2011-10-26 | 上海北京大学微电子研究院 | 互连电阻测量结构及方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3652671B2 (ja) * | 2002-05-24 | 2005-05-25 | 沖電気工業株式会社 | 測定用配線パターン及びその測定方法 |
| JP4183655B2 (ja) * | 2004-05-20 | 2008-11-19 | 株式会社東芝 | パターン評価方法およびマスクパターンの補正方法 |
| KR100602097B1 (ko) * | 2004-12-30 | 2006-07-19 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조에 사용되는 비아 적층형 테스트 패턴레이아웃 |
| JP2009070877A (ja) * | 2007-09-11 | 2009-04-02 | Nec Electronics Corp | 半導体装置および半導体装置の評価方法 |
| CN101814453B (zh) * | 2010-04-08 | 2012-03-21 | 复旦大学 | 一种用于硅通孔互连中的硅片对准方法 |
| CN102890195B (zh) * | 2011-07-20 | 2015-02-04 | 上海华虹宏力半导体制造有限公司 | 测试与衬底同型的有源区上接触孔电阻的方法 |
| CN103165577B (zh) * | 2011-12-08 | 2016-08-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体检测结构及检测方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5777486A (en) * | 1994-10-03 | 1998-07-07 | United Microelectronics Corporation | Electromigration test pattern simulating semiconductor components |
| JP2718380B2 (ja) * | 1994-10-19 | 1998-02-25 | 日本電気株式会社 | 半導体装置の電気特性検査パターン及び検査方法 |
| JPH10135298A (ja) * | 1996-10-31 | 1998-05-22 | Mitsubishi Electric Corp | 配線の信頼性評価装置及びその方法 |
| JP2904176B2 (ja) | 1997-03-07 | 1999-06-14 | 日本電気株式会社 | ビアホールの開孔検査パターン構造 |
| US6022644A (en) * | 1998-03-18 | 2000-02-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Mask containing subresolution line to minimize proximity effect of contact hole |
| JP2000150606A (ja) * | 1998-11-09 | 2000-05-30 | Mitsubishi Electric Corp | プラズマダメージ検出装置及びプラズマダメージ評価方法 |
-
1999
- 1999-11-12 JP JP32194199A patent/JP2001144253A/ja active Pending
-
2000
- 2000-11-10 US US09/710,597 patent/US6525548B1/en not_active Expired - Fee Related
- 2000-11-11 KR KR10-2000-0066938A patent/KR100393923B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009260292A (ja) * | 2008-03-18 | 2009-11-05 | Canon Inc | 半導体装置の製造方法及び半導体装置 |
| CN101764124B (zh) * | 2008-12-25 | 2011-10-26 | 上海北京大学微电子研究院 | 互连电阻测量结构及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010051622A (ko) | 2001-06-25 |
| KR100393923B1 (ko) | 2003-08-09 |
| US6525548B1 (en) | 2003-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3581952B1 (en) | Sensor saturation fault detection | |
| US7132684B2 (en) | Test structure for detecting defect size in a semiconductor device and test method using same | |
| US6614049B1 (en) | System LSI chip having a logic part and a memory part | |
| JP2001144253A (ja) | 半導体装置のチェックパターン | |
| JP2004085247A (ja) | プローブカード | |
| KR100295916B1 (ko) | 최소 영역 디자인 룰 측정을 위한 테스트 구조 및 그 방법 | |
| US6938501B2 (en) | Semiconductor dynamic quantity sensor | |
| US6989682B1 (en) | Test key on a wafer | |
| JP2005223227A (ja) | 半導体装置及び半導体装置評価方法 | |
| JP2014020815A (ja) | 基板検査装置および基板検査方法 | |
| CN113030580B (zh) | 一种电测方法 | |
| JP2001291754A (ja) | 導電性プラグ抵抗測定用パターンを有する半導体素子およびプロセス評価方法 | |
| JP2890682B2 (ja) | 半導体装置 | |
| JP5463198B2 (ja) | プローブカードの検査方法及び検査システム | |
| JPH065674A (ja) | 半導体集積回路装置 | |
| JPH10300823A (ja) | プローバの点検方法 | |
| JPH04324951A (ja) | 半導体装置 | |
| CN117276247A (zh) | 半导体测试结构及其测试方法 | |
| JP6733199B2 (ja) | 検査装置、検査方法及び検査プログラム | |
| JPH0538887U (ja) | 半導体デバイスの信頼性評価用テストパターン | |
| CN117949813A (zh) | 芯片检测电路及方法 | |
| JPH0661474A (ja) | 特性測定用素子 | |
| JPS58176966A (ja) | 集積回路装置 | |
| JPS60111973A (ja) | 回路基板結線識別装置 | |
| JPH0727007B2 (ja) | 欠陥バイアコンタクトの検査性能を向上した集積回路 |