JP2009169366A - レチクル、配線およびビアのレイアウト方法、および半導体装置の製造方法 - Google Patents

レチクル、配線およびビアのレイアウト方法、および半導体装置の製造方法 Download PDF

Info

Publication number
JP2009169366A
JP2009169366A JP2008010509A JP2008010509A JP2009169366A JP 2009169366 A JP2009169366 A JP 2009169366A JP 2008010509 A JP2008010509 A JP 2008010509A JP 2008010509 A JP2008010509 A JP 2008010509A JP 2009169366 A JP2009169366 A JP 2009169366A
Authority
JP
Japan
Prior art keywords
wiring
via opening
reticle
minimum
opening patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008010509A
Other languages
English (en)
Inventor
Hiroyuki Kunishima
浩之 國嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2008010509A priority Critical patent/JP2009169366A/ja
Priority to US12/318,951 priority patent/US7981574B2/en
Publication of JP2009169366A publication Critical patent/JP2009169366A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】ビア解像度を向上させ、配線間を接続するビアの集積度を落とすことなく、ビア形状の歪み、ビア−ビア間のショート等を抑制することができる、レチクル、および配線およびビアのレイアウト方法を提供する。
【解決手段】第一の配線１０３と、第二の配線１０５とを接続する複数のビアを形成するために用いられるレチクルであって、第一の配線１０３と第二の配線１０５は互いに直交し、複数のビアを形成するための複数のビア開口パターン１０１は矩形状であり、ビア開口パターン１０１の各辺が配線方向に対して斜めになるように配置され、斜め方向に配置された隣接する二つのビア開口パターン１０１間の最小間隔ｄ１は、ビア開口パターン１０１の中心点を固定して回転させることにより各辺を第一の方向および第二の方向に対して平行または直交するようにビア開口パターン１０１を配置した場合のビア開口パターン１０１間の最小間隔よりも大きい、レチクル。
【選択図】図１

Description

本発明は、レチクル、配線およびビアのレイアウト方法、および半導体装置の製造方法に関する。
近年、半導体装置の微細化が進むにつれ、配線間距離を狭くして、配線密度を高くしたいという要望がある（特許文献１）。これに伴い、上下の配線層の配線間の接続のために形成されるビアに関しても、集積度を上げる必要がある。一方、素子の微細化により集積度を上げると、ビアを設計通りに形成することが困難となる場合がある。
図４に、従来の配線およびビアのレイアウト方法の一例を示す。互いに直交する第一の方向および第二の方向の少なくとも一の方向に沿って設けられた、第一の配線１０３を有する第一の配線層と第二の配線１０５を有する第二の配線層とが示されている。かかる配線構造において、配線ピッチおよびビアピッチが同一の最小寸法を取り得るようにビアが配置されている。また、矩形状のビアの各辺は、第一および第二の配線に平行または直交するように配置されている。このようなビア配置において、多数のビアが近接して配置された場合、フォトリソグラフィーにより、露光してビア開口パターンを形成する際、集積化の進展により、ビア開口パターンの解像が困難になってきている。また解像することができてもビア−ビア間のレジスト形状が崩れてしまい、半導体装置の動作時にビア間ショートが発生する頻度が上がっている。例えば、図６に示すように、ビア−ビア間の距離が小さい場合には、現像後にビアホール１０７同士が結合する場合があった。その結果、半導体装置の動作時に密集ビア部のビア−ビア間ショートが発生するという問題があった。さらに、ビアの歪みが発生し、配線材料の埋設に支障をきたす場合があった。
上記のような問題が発生する理由のひとつとして、フォトリソグラフィーによるビアホールの形成工程において、露光に用いられる光波長と比較して、レチクル上のビア開口パターンが近接してきたことが挙げられる。フォトリソグラフィーにより、密集したビアや配線のパターンを形成する際には、光の干渉現象を利用している。ビアや配線のパターン間の光の干渉効果を利用することで、図７に示すように有効コントラスト比を高くすることができる。そのため、解像力を向上させることができる。しかしながら、露光に用いる波長よりもビア開口パターンの間隔が小さい場合、隣接するビア開口パターンの解像が困難になる。ビア開口パターン間隔が近接するにつれて、この傾向は顕著になる。この理由は、次の通りである。露光に用いる波長よりも隣接するビア開口パターンの間隔が小さい場合、図８に示すように回折波同士が近づき、合成波の振幅が小さくなる。ビア開口パターン間隔が近接すればするするほど、合成波の振幅は小さくなるため、その結果、有効コントラスト比が減少してしまう。したがって、ビア開口パターンの間隔が近接していくと、あるところでビア開口パターン同士が十分に解像できなくなる。解像が不十分だと、レジストにビア開口パターンを露光した後、現像する際に本来なら溶解させたくない部分も溶解してしまう可能性がある。その結果、ビア形状に歪みが生じ、最悪の場合にはビア同士のショートが発生してしまう場合がある。以上の理由により、露光に用いる波長よりもビア開口パターンの間隔が小さい場合にはビア−ビア間の距離は、少しでも離して配置したいというプロセス上の要求がある。
また、ビアが解像されたとしても、ビア形状に歪がある場合には、半導体装置の動作時の初期故障電圧の低下を招く可能性がある。その結果、半導体装置の歩留まりや信頼性を低下させる場合がある。
図９は、従来のビア配置（図４）のＬＳＩにおける、ビア開口パターン間の最小間隔とＬＳＩの初期故障電圧との関係を示すグラフである。測定は、最小ビア間隔１３０ｎｍ、１４０ｎｍ、１５０ｎｍ、および１６０ｎｍで作成した各ウェハから２０サンプル程度を抽出して組み立て、電圧を走査することにより行った。各サンプルについてＬＳＩが故障した時の電圧の平均値を初期故障電圧とした。最小ビア間隔が１６０ｎｍから１３０ｎｍに狭くなると、初期故障電圧は７５Ｖから２Ｖへ低下する。つまり、最小ビア間隔が約０．８倍になると、初期故障電圧は、約１／４０程度も低下する。また、最小ビア間隔が１４０ｎｍから１３０ｎｍに狭くなると、初期故障電圧は７Ｖから２Ｖへ低下する。つまり、最小ビア間隔が１割弱狭くなっただけで、初期故障電圧は０．３倍以下まで低下する。逆に言うと、図９のデータは、最小ビア間隔を少しでも広くできるようなビア配置が可能ならば、初期故障電圧は大幅に改善できることを示している。以上から、ビア間隔は、半導体装置の歩留まりおよび信頼性に極めて大きく影響することがわかる。
ここで、回路の集積度を向上させるためには配線ピッチは露光機限界の最小ピッチで形成する必要がある。一方、ビアは配線と同じピッチが必要になるわけではない。このことから、今後は、ビアの最小ピッチ寸法が配線の最小ピッチ寸法よりも大きくなるように配置する、すなわち千鳥状に配置することが主流になると予想できる。このようなビア−ビア間の距離をできるだけ広くするための配置としては、例えば特許文献２に示すような配置がある。特許文献２には、図５に示すように、上下に積層された配線とこれを接続するビアコンタクトとを含む多層配線構造において、ビアを千鳥状に配置することにより、コンタクトの最小ピッチ寸法が最小配線寸法よりも大きくなる構成が記載されている。特許文献２においては、かかる構造により、コンタクト形成におけるプロセスマージンをある程度大きく確保することができるとしている。
特開２００５−１９６０４号公報 特開２００５−２６８７４８号公報
しかしながら、近年におけるさらなる微細化の進展により、ビア−ビア間の最小距離がさらに小さくなってきている。そのため、ビアを図５に示すような配置とした場合にも、ビアの歪みや、半導体装置の動作時における故障原因のひとつであるビア−ビア間のショートの問題が依然としてある。このため、ビア埋設不良や、製品の歩留まり低下を引き起こす可能性があった。このような問題を改善するため、ビア−ビア間の距離はさらに離して配置した方が、解像度およびビア−ビア間ショート、ビア歪み等には有利に作用する。一方、ビア−ビア間の距離を広げると、ビアの集積度が低下するという問題がある。
本発明は、上記事情に鑑みてなされたものであり、配線間を接続するビアの集積度を落とすことなく、ビア形状の歪みを抑制し、半導体装置の歩留まりおよび信頼性を向上させようとするものである。そして、半導体装置の動作時における故障原因のひとつであるビア−ビア間のショートを抑制することができるレチクルを提供するものである。また、本発明のレチクルを用いる配線およびビアのレイアウト方法、並びに半導体装置を提供するものである。
本発明によれば、第一の配線層中に設けられる複数の第一の配線と、前記第一の配線層の上部に形成される第二の配線層中に設けられる複数の第二の配線とを接続する複数のビアを形成するために用いられるレチクルであって、前記第一の配線および前記第二の配線は第一の方向または第二の方向に沿うように設けられ、前記第一の方向および前記第二の方向は互いに直交し、前記レチクルは、前記複数のビアを形成するための複数のビア開口パターンを有し、前記複数のビア開口パターンは矩形状であり、前記複数のビア開口パターンは前記ビア開口パターンの各辺が前記第一の方向および前記第二の方向に対して斜めになるように配置され、前記第一の方向および前記第二の方向に対して斜めに配置された隣接する二つの前記ビア開口パターン間の最小間隔ｄ１が、前記ビア開口パターンの中心点を固定して回転させることにより各辺を前記第一の方向および前記第二の方向に対して平行または直交するように前記ビア開口パターンを配置した場合の前記ビア開口パターン間の最小間隔ｄ２よりも大きくなるよう配置される、レチクルが提供される。
本発明では、所望の配線密度およびビア集積度を得るために、所定のレイアウトで配線およびビアを配置する。さらに、本発明におけるレチクルは、ビア開口パターンが所定の形状で設けられることにより、配線間を接続するビアの集積度を落とすことなく、隣接ビア開口パターン間の最短距離を広げることができる。その結果、ビア形状の歪み等を抑制することができ、ビア−ビア間のショートを抑制することができるレチクルが提供される。
また、本発明によれば、第一の配線層中に複数の第一の配線を設ける工程と、レチクルを用いて露光により前記複数の第一の配線に接続される複数のビアを形成する工程と、前記第一の配線層と異なる第二の配線層中に、前記ビアと接続される複数の第二の配線を設ける工程と、を含む、配線およびビアのレイアウト方法であって、前記第一の配線および前記第二の配線は第一の方向または第二の方向に沿うように設けられ、前記第一の方向および前記第二の方向は互いに直交し、前記レチクルは、前記複数のビアを形成するための複数のビア開口パターンを有し、前記複数のビア開口パターンは矩形状であって、平面視で、前記複数のビア開口パターンは前記ビア開口パターンの各辺が前記第一の方向および前記第二の方向に対して斜めになるように配置され、前記第一の方向および前記第二の方向に対して斜めに配置された隣接する二つの前記ビア開口パターン間の最短距離ｄ１は、前記ビア開口パターンの中心点を固定して回転させることにより各辺を前記第一の方向および前記第二の方向に対して平行または直交するように前記ビア開口パターンを配置した場合の前記ビア開口パターン間の最小間隔ｄ２よりも大きい、配線およびビアのレイアウト方法が提供される。
また、本発明によれば、本発明のレチクルを用いる半導体装置の製造方法が提供される。本発明により製造される半導体装置は、ビア−ビア間のショートが抑制され、また、ビア埋設性が向上されるため、製品の歩留まり、信頼性、および寿命が向上される。
本発明のレチクル、配線およびビアのレイアウト方法を用いることにより、露光する際、ビア開口パターン間の距離が露光に用いる光波長よりも近接している場合であっても、隣接するビア開口パターン間のビアの解像度が向上する。これにより、配線間を接続するビアの集積度を落とすことなく、ビア形状の歪みを抑制することができる。その結果、半導体装置の動作時における故障原因のひとつであるビア−ビア間のショートを抑制することができる。また、ビア埋設性が向上し、製品の歩留まりが向上する。したがって、本発明によれば、歩留まり、信頼性、および寿命の向上された半導体装置の製造方法が提供される。
以下、本発明の実施形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１は、本実施形態に係る配線およびビアのレイアウト方法の一例を示す平面図である。図１において、第一の配線層中に設けられる複数の第一の配線１０３と、前記第一の配線層の上部に形成される第二の配線層中に設けられる複数の第二の配線１０５とを含む配線構造を示す。図中、左下がりの斜線部は第一の配線１０３を示し、右下がりの斜線部は第二の配線１０５を示す。さらに、かかる配線構造上に、本実施形態で用いられるレチクルにおけるビア開口パターン１０１を重ねて示す。以下、第一の配線１０３と第二の配線１０５とを接続する複数のビアコンタクト（以下「ビア」という。）を形成するために用いられるレチクルについて説明する。また、かかるレチクルを用いる配線およびビアのレイアウト方法について説明する。
図１に示すように、複数の第一の配線１０３および第二の配線１０５は第一の方向または第二の方向に沿うように設けられる。ここで、第一の方向および第二の方向は互いに直交する。例えば、図中、第一の方向は横方向に延びる方向であり、第二の方向は縦方向に延び、第一の方向に直交する方向である。第一の配線１０３および第二の配線１０５は、種々の配置で設けてよく、第一の方向および第二の方向のいずれか一方の方向にのみ沿って形成されていてもよく、または第一の方向および第二の方向の両方の方向に沿って形成されていてもよい。さらに、第一の配線１０３および第二の配線１０５は互いに直交するように形成されていてもよいが、必ずしも直交する必要はない。
また、第一の配線１０３および第二の配線１０５はそれぞれ異なる配線層内に設けられ、例えば第一の配線１０３は第一の配線層中、および第二の配線１０５は第二の配線層中に設けられる。例えば、第一の配線層は下層配線層であり、第二の配線層は上層配線層である。
さらに、本実施形態におけるレチクルについて説明する。本実施形態において用いられるレチクルは、第一の配線１０３と第二の配線１０５とを接続する複数のビアを形成するための複数のビア開口パターン１０１を有する。ビア開口パターン１０１の形状は矩形状であり、好ましくは正方形である。ここで、ビア開口パターン１０１は矩形状であるが、フォトリソグラフィを用いて実際に形成されるビアの断面形状は、通常、円形状となる。
複数のビア開口パターン１０１はビア開口パターン１０１の各辺が第一の方向および第二の方向に対して斜めになるように配置される。すなわち、従来例として示す図５のように、ビア開口パターン１０１の各辺が配線に対して平行または垂直である配置から、同じ位置で、ビア開口パターン１０１の中心点を固定してビア開口パターン１０１を回転させる。言いかえると、図５において、正方形で示されるビア開口パターン１０１を中心点を固定して回転させて、図１のように配線に対して斜めに配置されるビア開口パターン１０１となるようにする。好ましくは、ビア開口パターン１０１の各辺が、第一の方向および第二の方向に対して、３０度以上６０以下または１２０度以上１５０度以下傾くようにし、より好ましくは、４５度または１３５度傾くようにする。傾きが第一の方向および第二の方向に対して４５度または１３５度となったときに、ビア開口パターン間の間隔は最大となる。
さらに、本実施形態におけるレチクルは、複数のビア開口パターン１０１が以下の条件を満たすよう配置される。第一の方向および第二の方向に対して斜めに配置された隣接する二つのビア開口パターン１０１間の最小間隔ｄ１は、ビア開口パターンの中心点を固定して回転させることによりビア開口パターン１０１の各辺を第一の方向および第二の方向に対して平行または直交するようにビア開口パターン１０１を配置した場合の隣接ビア開口パターン１０１間の最小間隔ｄ２よりも大きい（図１および５）。すなわち、二つの隣接ビア開口パターン１０１間の最小間隔について、ビア開口パターンの各辺が第一の方向および第二の方向に対して斜めとなっている場合の最小間隔をｄ１とし、ビア開口パターンの各辺が第一の方向および第二の方向に対して平行または直交する場合の最小間隔をｄ２とする。そして、本実施形態のレチクルにおいては、隣接ビア開口パターン間の最小間隔をそれぞれのビア開口パターンの中心点を固定して回転させて比較した場合に、ｄ１＞ｄ２となる位置にビア開口パターンを配置する。このような配置とすることで、ビア集積度を落とすことなく、隣接ビア開口パターン間の間隔を広くすることができる。
本実施形態において、上記の条件を満たす複数のビア開口パターン１０１の配置方法としては、以下のものが挙げられる。例えば、ビアの最小ピッチ寸法が第一の配線１０３または第二の配線１０５の最小配線ピッチ寸法よりも大きく、かつレチクルにおけるビア開口パターン１０１の各辺が第一の方向および第二の方向に対して斜めになるように配置されたレチクルである。ここでいう最小配線ピッチとは、配線間の間隔のうち最小間隔と、配線幅とを足したものをいう。例えば、図２に示すように、第一の配線１０３間の間隔のうち最小間隔をＳ１とし、第一の配線幅をＷ１とすると、第一の最小配線ピッチＰ１はＳ１＋Ｗ１で表される。また、第二の配線１０５間の間隔のうち最小間隔をＳ２とし、第二の配線幅をＷ２とすると、第二の最小配線ピッチＰ２はＳ２＋Ｗ２で表される。さらに、最小ビアピッチＰ３は（ビア間の最小間隔Ｓ３）＋（ビア幅Ｒ３）で表される。本実施形態においては、ビアの最小ピッチ寸法が、第一の配線１０３または第二の配線１０５の最小配線ピッチ寸法よりも大きくなる。具体的には、ビア層において、最近接する一対のビアは互いに対角方向、好ましくは配線に対して約４５度斜め方向に配置される。
上記において、二つの隣接する配線が一の方向に沿って配置されている場合、すなわち互いに平行に配置されている場合の配線ピッチについて説明した。しかしながら、二つの隣接する配線がそれぞれ第一の方向および第二の方向に沿って配置されていてもよい。かかる配置においても、二つの配線が直交しない場合の配線ピッチは、隣接する二つの配線間の最小間隔と配線幅とを足したもので表される。ここでいう配線幅とは、配線が延在する方向の配線の長さを配線長さＬとしたとき、配線長さＬに対して垂直方向の配線の幅をいう。
上記のような配置において、好ましくは隣接する二つのビア開口パターンにおける最小ビアピッチＰ３は、第一の最小配線ピッチＰ１または第二の最小配線ピッチＰ２の２１／２倍以上であり、より好ましくは２１／２倍である。本実施形態において、ビア最小ピッチが配線ピッチの２１／２倍になるようにビア開口パターン１０１を設けた場合、ビアの集積度がより高くなる。
本実施形態においては、上記のような配置において、ビア開口パターン１０１が配線に対して斜めに形成されているため、ビア集積度を高めつつ、ビアのプロセスマージンを向上させることができる。このようなビア開口パターン１０１のレイアウト方法の他の例としては、図３に示すようなレイアウトが挙げられる。図３においては、第一の配線層中の第一の配線１０３と第二の配線層中の第二の配線１０５とが直交している。また、第一の配線１０３と第二の配線１０５とが重なる位置にビアが配置されるようにビア開口パターン１０１が設けられている。
また、本実施形態において、最近接する二つの隣接ビア開口パターン１０１は最小間隔において、辺同士または一方が辺および他方が角で向かい合うレイアウトとなる。本実施形態では、隣接ビア開口パターン間の最小間隔は、隣接ビア開口パターンが角同士で向かい合う場合の最小間隔よりも大きくなる。好ましくは、本実施形態において、最近接する二つの隣接ビア開口パターン１０１は最小間隔において辺同士で向かい合い、対向する辺同士が略平行である（図２等）。
本実施形態において、矩形状のビア開口パターンの各辺の長さは、配線幅や配線間距離に応じて適宜設定されるが、好ましくは３０ｎｍ以上２００ｎｍ以下であり、より好ましくは５０ｎｍ以上１８０ｎｍ以下であり、さらにより好ましくは５０ｎｍ以上１００ｎｍ以下である。好ましくは、ビア開口パターンの各辺の長さは、配線幅と等しい。
ここで、配線間隔は特に限定されないが、配線密度を高くするために、小さいほうが好ましい。また、特に配線間隔が小さい配線レイアウトにおいて、本実施形態の効果が顕著である。例えば、好ましくは、同じ配線層内における配線群の配線間隔は、３０ｎｍ以上２００ｎｍ以下であり、より好ましくは５０ｎｍ以上１８０ｎｍ以下であり、さらにより好ましくは７０ｎｍ以上１７０ｎｍ以下である。配線密度が上記範囲内であると、配線間の適度な間隔を保ちつつ、配線密度を高いものとすることができる。また、配線間隔は、配線間毎に異なっていてもよく、または配線群における配線間距離は等間隔であってもよい。
また、配線幅は特に限定されないが、素子の微細化の観点から、小さいほうが好ましい。例えば、配線幅は、配線間隔、ビア径等も考慮して、３０ｎｍ以上２００ｎｍ以下であり、好ましくは５０ｎｍ以上１８０ｎｍ以下である。また、配線幅は、配線毎に異なっていてもよく、同じであってもよい。
本実施形態において、半導体装置の微細化のため、配線密度はできる限り高いほうが好ましい。第一の配線１０３および第二の配線１０５は、例えば最小配線ピッチを有していてもよい。ここで最小配線ピッチは、例えばＬＳＩのデザインルールで、世代毎に規定される値である。
上記配線構造において、本実施形態のレチクルを用いることにより、第一の配線１０３と第二の配線１０５とを接続する複数のビアが形成される。ビアを形成するためのビアホールは、本実施形態のレチクルを用いて、露光により、形成することができる。露光時に用いる光波長（λ）は、配線間距離、ビア径、ビア間距離等に応じて適宜調整されるが、好ましくは、２００ｎｍ以下であり、特に限定されないが、例えば、３０ｎｍ以上２００ｎｍ以下とすることができる。
本実施形態においては、レチクルにおけるビア開口パターン１０１を特定の配置とすることで、ビアの集積度を落とすことなく、ビア開口パターン１０１間の最小間隔を広くすることができる。特に、ビア開口パターン１０１の各辺の配線に対する傾きを上記の範囲内とすることで、ビア開口パターンの位置が同じあっても、より広い最小間隔とすることができる。そのため、本実施形態のレチクルを用いることにより、ビアの解像度が向上される。したがって、本実施形態では、配線密度が高い配線構造においても、良好なビア形状を効率よく形成することが可能となる。
図７に示すように、ビア開口パターン間の間隔を広げることにより、露光時の有効コントラストを増大させることができる。図８に示す有効コントラストと比較して、図７では、有効コントラスが増大し、ビアの解像度が向上する。本実施形態では、ビア集積度が同じ従来のビア開口パターンの配置と比較して、露光時の光強度がはっきりと区別される。そのため、現像時の溶解によるビア形状の歪みも生じにくくなる。したがって、ビア−ビア間のショート、ビア形状の歪み等を抑制でき、製品の歩留まり、信頼性、および寿命を向上させることができる。
ビア開口パターンの各辺が配線に対して斜めとなるようなレチクルの作製方法としては、特に限定されないが、例えば以下のような方法が挙げられる。第一に、レチクルを斜めに回転させることにより、ＥＢポイントビームを用いて、レチクルの各辺に対して矩形状のビア開口パターンを斜めに描画する方法である。第二に、レチクルは回転させずに、ビア開口パターンの各辺がレチクルの各辺に対して斜めになるように矩形状のビアを描画する方法である。この場合、斜めビア形状のハンコのようなビームを形成し、一括描画する。
通常、レチクルのビア開口パターンはＥＢのポイントビームを走査させる方法により形成される。このような方法により、ビア開口パターンは矩形状、かつ各辺が配線に対して平行または垂直となるように形成されることが一般的であった。さらに、通常は、作業効率、レチクル価格の低減等も考慮すると、ビア開口パターンはすべて同一形状で形成される。したがって、配線およびレチクルの各辺に対して斜めにビア開口パターンを形成した場合、孤立ビアも斜めビアになってしまう。また、斜めの矩形状ビア開口パターンを作製するには、従来法に別途作業を加えることが必要であったり、斜めの矩形状ビア開口パターンを作製することが困難であった。したがって、このようなレチクルの作製は種々の労力を伴うものであって、本実施形態の特定の配置を有するビア開口パターンを形成することは行われていないのが現状であった。
しかしながら本実施形態は、上述の通り、ビア開口パターンの各辺を配線に対して斜めにすることにより得られる新たな効果を見出したものである。
次に、本実施形態のレチクルを用いて、ビアを所定の位置に形成する、半導体装置の製造方法について説明する。本実施形態において製造される半導体装置は、第一の配線を含む第一の配線層と、第二の配線を含む第二の配線層とを含み、さらに第一の配線および第二の配線とを接続するビアを備えている。さらに、第一の配線および第二の配線は第一の方向または第二の方向に沿うように設けられ、第一の方向および第二の方向は互いに直交する。
本実施形態の半導体装置の製造方法において、まず、シリコン基板の表面またはその上部に第一の配線を含む第一の配線層を形成する。次いで、第一の配線層の全面に第一の配線層を覆う層間絶縁膜を形成する。層間絶縁膜としては、公知の材料を用いることができる。さらに、層間絶縁膜上にレジスト膜を形成する。
次に、フォトリソグラフィ技術を用いて、図１に示すように、所定の配置を有するビアホールを形成する。具体的には、本実施形態のレチクルを用いて露光を行う。その後、現像を行うことにより、レジスト膜に凹部を形成する。かかる凹部は、平面視で、第一の配線１０３と第二の配線１０５とが重なる位置に配置されており、ビアホールを形成するために使用される。
さらに、凹部の形成されたレジスト膜をマスクとして、層間絶縁膜をエッチングする。これにより、第一の配線と接続するビアホールが形成される。ここで、矩形状のビア開口パターンによって実際に層間絶縁膜に形成されるビアホールの断面形状は、円形状になる。
ビアホール形成後、ビアホールの内部に導電膜を埋設し、ビアを形成する。その後、ビアおよび層間絶縁膜上に、ビアと接続する第二の配線を含む第二の配線層を形成する。
以上の方法により、第一の配線と第二の配線とを接続するビアを備えた、本実施形態にかかる半導体装置を製造することができる。本実施形態の半導体装置においては、本実施形態のレチクル、および配線およびビアのレイアウト方法を用いることにより、ビア形状の歪みおよびビア−ビア間のショートが抑制される。したがって、歩留まりおよび寿命の向上された半導体装置を製造することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
（実施例１）
図１に示す配線およびビアのレイアウトを用いて、フォトリソグラフィによりビアホールを形成した。本実施例で用いた条件は以下の通りである。ビア開口パターンの形状は正方形であり、隣接ビア開口パターンの最小間隔ｄ１は、配線間隔をSとして、（２×２１／２−１）×Ｓとなる。
具体的な条件は、配線間隔Ｓを７０ｎｍ、配線幅Ｗを７０ｎｍ、配線ピッチＰを１４０ｎｍ、ビア開口パターンの各辺の長さＲを７０ｎｍ、ビア開口パターンの各辺の配線に対する角度を４５度または１３５度とした。この配置においては、隣接ビア開口パターンの最小間隔ｄ１は（２×２１／２−１）×Ｓ＝１２８ｎｍとなる。また、露光時の光波長（λ）は１９３ｎｍとした。
リソグラフィ後に形成されたビアホールは円形状で、ビア間のつながりの発生は見られなかった。したがって、良好なビアホールが形成された。
（実施例２）
図３に示す配線およびビアのレイアウトを用いて、フォトリソグラフィによりビアホールを形成した。本実施例においては、第一の配線１０３と第２の配線１０５とを直交配置した以外は、実施例１と同様である。本実施例で用いた条件も実施例１と同様である。したがって、ビア開口パターン間の最小間隔ｄ１は、配線間隔をＳとして、（２×２１／２−１）×Ｓとなり、１２８ｎｍであった。
リソグラフィ後に形成されたビアホールは円形状で、ビア間のつながりの発生は見られなかった。したがって、良好なビアホールが形成された。
（比較例１）
図４に示す配線およびビアのレイアウトを用いた以外は、実施例１と同様の条件を用いてビアホールを形成した。すなわち、本比較例では、レチクルとして、ビア開口パターンの各辺が配線に平行または垂直となっているものを用いた。ビア開口パターン間の最小間隔ｄ２は配線間の最小間隔Ｓと等しく、７０ｎｍであった。
リソグラフィ後に形成されたビアホールは、形状に崩れが発生した。また、最小間隔を隔てて配置された隣接ビア間で、完全に繋がっているものが観察された。
（比較例２）
図５に示す配線およびビアのレイアウトを用いた以外は、実施例１と同様の条件を用いてビアホールを形成した。すなわち、本比較例では、レチクルとして、ビア開口部の各辺が配線に平行または垂直となっているものを用いた。ビア開口パターン間の最小間隔ｄ２は配線間の最小間隔をＳとして、２１／２×Ｓとなり、９９ｎｍであった。
形成されたビアホールは円形状であったが、一部、ビアトップ形状の崩れが発生した。また、最小間隔を隔てて配置された隣接ビア間で、一部繋がりが観察された。
実施例１および２、比較例１および２はいずれにおいても、最終的に得られたビア断面形状は円形であった。しかしながら、比較例１および２においては、一部ビア−ビア間のつながりの発生が見られた。このように、ビア−ビア間でつながりが生じると、ビア−ビア間のショートが発生し、半導体装置の動作不良の原因となる。仮に、比較例１および比較例２において、ビアービア間がつながるまでには至らなかったとしても、形状の崩れたビアは、半導体装置の動作時にビア−ビア間ショートによる初期故障電圧の低下を招くことが予測される。
実施例１および実施例２においては、隣接ビア開口パターンの最小間隔ｄ１は、（２×２１／２−１）×Ｓである。これに対し、比較例１では、図４に示すように隣接ビア開口パターンの最小間隔ｄ２＝Ｓである。また、比較例２では、図５に示すように隣接ビア開口パターンの最小間隔ｄ２は＝２１／２×Ｓである。つまり、実施例１および実施例２における隣接ビア開口パターンの最小間隔ｄ１は、図４に示す従来のビア配置の約１．８倍、図５に示す従来のビア配置の約１．３倍に拡がっている。実施例１および２、比較例１および２は、いずれも露光に用いる光波長よりもビア開口パターン間の最小間隔が小さい。この場合、上述のように隣接ビア開口パターン間の最小間隔が、従来のビア配置の１．３倍および１．８倍に拡がることによる解像力向上の効果は極めて大きい。
従来のビア配置（図４のビア配置）を有する半導体装置のデータである図９によれば、ビア開口パターン間の最小間隔を１３０ｎｍから１４０ｎｍに拡げると、初期故障電圧は約２Ｖから約７Ｖへ上がる。すなわちビア開口パターン間の間隔を約１割拡げるだけで、初期故障電圧は約３．５倍も向上する。また、ビア間隔が１３０ｎｍから１６０ｎｍに拡げると、初期故障電圧は約２Ｖから約７５Ｖへ上がる。つまり、ビア開口パターン間の間隔を約１．２倍に拡げると、初期故障電圧は４０倍近くも向上する。本実施例では、比較例と比較してビア開口パターン間の間隔が約１．３倍に拡がっていることから、初期故障電圧が大幅に向上していることが予測される。
本実施形態にかかる配線およびビアのレイアウトを示す概略平面図である。 レチクルのビア開口パターンの配置方法を説明する図である。 本実施形態にかかる配線およびビアのレイアウトを示す概略平面図である。 従来の配線およびビアのレイアウトを示す概略平面図である。 従来の配線およびビアのレイアウトを示す概略平面図である。 従来のビア形成時における問題点を説明する図である。 ビア開口パターン間距離、光強度、および有効コントラストとの関係を示す図である。 ビア開口パターン間距離、光強度、および有効コントラストとの関係を示す図である。 従来のビア配置を有する半導体装置における、ビア開口パターン間距離と初期故障電圧（Ｖ）との関係を示す図である。
符号の説明
１０１ ビア開口パターン
１０３ 第一の配線
１０５ 第二の配線
１０７ ビアホール

Claims (12)

  1. 第一の配線層中に設けられる複数の第一の配線と、前記第一の配線層の上部に形成される第二の配線層中に設けられる複数の第二の配線とを接続する複数のビアを形成するために用いられるレチクルであって、
    前記第一の配線および前記第二の配線は第一の方向または第二の方向に沿うように設けられ、前記第一の方向および前記第二の方向は互いに直交し、
    前記レチクルは、前記複数のビアを形成するための複数のビア開口パターンを有し、
    前記複数のビア開口パターンは矩形状であり、
    前記複数のビア開口パターンは前記ビア開口パターンの各辺が前記第一の方向および前記第二の方向に対して斜めになるように配置され、
    前記第一の方向および前記第二の方向に対して斜めに配置された隣接する二つの前記ビア開口パターン間の最小間隔ｄ１が、前記ビア開口パターンの中心点を固定して回転させることにより各辺を前記第一の方向および前記第二の方向に対して平行または直交するように前記ビア開口パターンを配置した場合の前記ビア開口パターン間の最小間隔ｄ２よりも大きくなるよう配置される、レチクル。
  2. 前記複数のビア開口パターンが正方形である、請求項１に記載のレチクル。
  3. 前記複数のビア開口パターンの各辺が、前記第一および第二の方向に対して４５度または１３５度傾いて形成されている、請求項１または２に記載のレチクル。
  4. 隣接する二つの前記ビア開口パターンの最小ビアピッチは、隣接する前記複数の第一の配線間の間隔のうち最小間隔と、前記第一の配線幅とを足した第一の最小配線ピッチよりも大きく、または隣接する前記複数の第二の配線間の間隔のうち最小間隔と、前記第二の配線幅とを足した第二の最小配線ピッチよりも大きい、請求項１乃至３のいずれかに記載のレチクル。
  5. 前記最小ビアピッチは、前記第一の最小配線ピッチまたは前記第二の最小配線ピッチの２１／２倍以上である、請求項４に記載のレチクル。
  6. 平面視で、前記複数のビア開口パターンは、前記第一の配線および前記第二の配線が重なる位置に千鳥状に配置されるように設けられている、請求項１乃至５のいずれかに記載のレチクル。
  7. 第一の配線層中に複数の第一の配線を設ける工程と、レチクルを用いて露光により前記複数の第一の配線に接続される複数のビアを形成する工程と、前記第一の配線層と異なる第二の配線層中に、前記ビアと接続される複数の第二の配線を設ける工程と、を含む、配線およびビアのレイアウト方法であって、
    前記第一の配線および前記第二の配線は第一の方向または第二の方向に沿うように設けられ、前記第一の方向および前記第二の方向は互いに直交し、
    前記レチクルは、前記複数のビアを形成するための複数のビア開口パターンを有し、
    前記複数のビア開口パターンは矩形状であって、
    平面視で、前記複数のビア開口パターンは前記ビア開口パターンの各辺が前記第一の方向および前記第二の方向に対して斜めになるように配置され、
    前記第一の方向および前記第二の方向に対して斜めに配置された隣接する二つの前記ビア開口パターン間の最短距離ｄ１は、前記ビア開口パターンの中心点を固定して回転させることにより各辺を前記第一の方向および前記第二の方向に対して平行または直交するように前記ビア開口パターンを配置した場合の前記ビア開口パターン間の最小間隔ｄ２よりも大きい、配線およびビアのレイアウト方法。
  8. 前記ビア開口パターンが正方形である、請求項７に記載の配線およびビアのレイアウト方法。
  9. 前記ビア開口パターンの各辺が、前記第一および第二の配線に対して４５度または１３５度傾いて形成されている、請求項７または８に記載の配線およびビアのレイアウト方法。
  10. 前記第一の配線と前記第二の配線とが互いに直交している請求項７乃至９のいずれかに記載の配線およびビアのレイアウト方法。
  11. 前記第一の配線および第二の配線が最小配線ピッチを有する請求項７乃至１０のいずれかに記載の配線およびビアのレイアウト方法。
  12. 請求項１乃至６のいずれかに記載のレチクルを用いる半導体装置の製造方法であって、
    半導体基板上に第一の配線を含む第一の配線層を形成する工程と、
    前記第一の配線層を覆う層間絶縁膜を形成する工程と、
    前記層間絶縁膜上にレジスト膜を形成する工程と、
    前記レチクルを用いて露光を行った後、現像を行うことにより、前記レジスト膜に凹部を形成する工程と、
    前記凹部の形成された前記レジスト膜をマスクとして、前記層間絶縁膜をエッチングし、前記第一の配線と接続するビアホールを形成する工程と、
    前記ビアホールの内部に導電膜を埋設し、ビアを形成する工程と、
    前記ビアおよび前記層間絶縁膜上に、前記ビアと接続する第二の配線を含む第二の配線層を形成する工程と、
    を含み、
    前記第一の配線および前記第二の配線は第一の方向または第二の方向に沿うように設けられ、前記第一の方向および前記第二の方向は互いに直交する、
    半導体装置の製造方法。
JP2008010509A 2008-01-21 2008-01-21 レチクル、配線およびビアのレイアウト方法、および半導体装置の製造方法 Pending JP2009169366A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008010509A JP2009169366A (ja) 2008-01-21 2008-01-21 レチクル、配線およびビアのレイアウト方法、および半導体装置の製造方法
US12/318,951 US7981574B2 (en) 2008-01-21 2009-01-13 Reticle, and method of laying out wirings and vias

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008010509A JP2009169366A (ja) 2008-01-21 2008-01-21 レチクル、配線およびビアのレイアウト方法、および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009169366A true JP2009169366A (ja) 2009-07-30

Family

ID=40876740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008010509A Pending JP2009169366A (ja) 2008-01-21 2008-01-21 レチクル、配線およびビアのレイアウト方法、および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7981574B2 (ja)
JP (1) JP2009169366A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2978613A1 (fr) * 2011-07-26 2013-02-01 Commissariat Energie Atomique Procede de realisation d'un reseau de vias et circuit integre comprenant un tel reseau de vias
CN112435985B (zh) * 2020-11-19 2023-04-28 Oppo广东移动通信有限公司 芯片及芯片电源网络
CN116061548B (zh) * 2022-11-29 2024-06-14 浙江微铸科技有限公司 复合网版

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329783A (ja) * 2001-04-27 2002-11-15 Toshiba Corp 配線パターンの自動レイアウト方法、レイアウトパターンの光学補正方法、自動レイアウト方法と光学補正方法に基づいて製造される半導体集積回路、および自動レイアウト光学補正プログラムを記録した記録媒体
JP4245418B2 (ja) 2003-06-25 2009-03-25 富士通マイクロエレクトロニクス株式会社 斜め方向配線を有する半導体集積回路装置及びそのレイアウト方法
JP2005208473A (ja) * 2004-01-26 2005-08-04 Toshiba Corp 自動設計装置，自動設計方法，及びこれらを用いて製造可能なレチクルセット，半導体集積回路
JP2005268748A (ja) 2004-02-18 2005-09-29 Nec Electronics Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US7981574B2 (en) 2011-07-19
US20090186284A1 (en) 2009-07-23

Similar Documents

Publication Publication Date Title
US7365431B2 (en) Semiconductor device having multilayer structure and method for manufacturing thereof
TW201804592A (zh) 用於後段製程(beol)間隔物為基內連之以光桶來圖案化的削減栓塞與突片
JP2008311504A (ja) 半導体集積回路
KR100824200B1 (ko) 반도체 소자의 금속배선
JPWO2006095655A1 (ja) 半導体集積回路
JP2009259975A (ja) 半導体集積回路装置
JP2009169366A (ja) レチクル、配線およびビアのレイアウト方法、および半導体装置の製造方法
US20070200245A1 (en) Semiconductor device and pattern generating method
JP2009060074A (ja) 半導体素子のコンタクト形成方法
US9437485B2 (en) Method for line stress reduction through dummy shoulder structures
US8143724B2 (en) Standard cell and semiconductor device including the same
TWI518446B (zh) 修正佈局圖案的方法以及製作光罩的方法
JP2008205122A (ja) 半導体装置およびその製造方法
US20100314771A1 (en) Semiconductor device including an improved lithographic margin
JP2007317924A (ja) 半導体集積回路
KR100396100B1 (ko) 반도체 장치
JP4191110B2 (ja) 半導体装置
JP2007129018A (ja) 半導体装置
CN113589638B (zh) 掩膜版版图和半导体结构
JP2011258975A (ja) 半導体装置およびその製造方法
KR100668863B1 (ko) 반도체 소자 및 그 제조방법
JP2006024831A (ja) 半導体装置および半導体装置の製造方法
JP2007123529A (ja) 半導体装置及びその製造方法
KR960003003B1 (ko) 초고집적 반도체장치
JP2008053458A (ja) 半導体装置の設計方法