JPWO2006095655A1 - 半導体集積回路 - Google Patents

半導体集積回路 Download PDF

Info

Publication number
JPWO2006095655A1
JPWO2006095655A1 JP2007507085A JP2007507085A JPWO2006095655A1 JP WO2006095655 A1 JPWO2006095655 A1 JP WO2006095655A1 JP 2007507085 A JP2007507085 A JP 2007507085A JP 2007507085 A JP2007507085 A JP 2007507085A JP WO2006095655 A1 JPWO2006095655 A1 JP WO2006095655A1
Authority
JP
Japan
Prior art keywords
pattern
dummy
wiring
patterns
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007507085A
Other languages
English (en)
Inventor
川上　善之
善之 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2006095655A1 publication Critical patent/JPWO2006095655A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

ＬＳＩレイアウトパターンの平坦化処理において、ダミーパターンを配置する場合に、信号配線パターン２が配置される配線層には、信号配線パターン２に対して略４５度の傾斜角を持たせた複数のダミーパターン１が配置される。これ等のダミーパターン１は、上又は下に隣接する他の配線層に形成された信号配線パターン３に対しても略４５度の傾斜角を持って交差する。前記信号配線パターン３の配線層には、この信号配線パターン３対して略４５度の傾斜角を持たせた複数のダミーパターン１３が配置される。前記隣接する２つの配線層のダミーパターン１、１３は略９０度の角度で交差する。従って、配線容量変動が低減されると共に、配線容量変動量が可能な限り均一化される。

Description

本発明は、半導体回路設計において、自動配置配線時に生じる寄生素子を抽出する寄生素子抽出に係わり、特にＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）において、回路がレイアウトされた半導体基板を完全に平坦化処理できるように、ＬＳＩレイアウト時にダミーパターンが配置された半導体集積回路に関するものである。
近年の半導体装置の高密度化や高集積化の要望に伴い、半導体回路の製造工程において、より微細なパターンの形成が求められている。一般的に、高密度化や高集積化された半導体装置は、基板上に絶縁膜で分離した配線層を複数設けた多層配線構造を有していることが多い。このような半導体装置を構成する配線層は上記製造工程における露光工程において各々が微細にパターニングされる必要がある。このとき、パターンマスクを設置する基板表面に凹凸があって平坦度が低いと、露光工程の解像度が落ちて微細なパターンが形成できないという不具合が生じる。ＣＭＰにおいても、ある配線層で配線混雑度に大きな差が生じると、完全に基板表面を平坦化処理することが困難である。即ち、ドライエッチングプロセスの際にウエハ上の各チップにおけるエッチング処理の状態を常に一定にするために、配線混雑度が低い配線領域にダミー配線と称するダミーパターン（又は、ダミーメタルと呼ぶ）を配置して各チップの面積率（開口率）を一定にしなければならない。
一方、配線間隔の広いところでは、ダミーパターンを挿入することになるが、そのパターンの存在によって周辺の配線に対して付加的な容量が発生し、結果として信号配線パターンの容量変動に起因する動作不良やノイズ発生等が原因となり、回路特性に影響を与えることになる。現在の高性能な半導体集積回路では、レイアウト設計時に配線間の容量を低減することは重要な課題である。また、ダミーパターン挿入によって付加的な容量が生じる場合でも可能な限り低減すること、又は付加容量を均一化することは、タイミング収束の観点において非常に重要な課題の１つといえる。
ダミーパターンの存在に起因して生じる付加的な容量を低減するには、配線パターンとの距離をできるだけ離すことで解決できる。しかしながら、もともと配線が行われている隙間にダミーパターンを配置することが目的であるため、配線パターンとの間に設けることができる距離にも制限がある。また、任意の配線パターンに対して一律に一定距離を離した場合には、付加的な容量の大きさは配線パターンの大きさに依存する関係上、付加的容量は不均一になる。そこで、従来のダミーパターン挿入技術として、特許文献３には、信号配線パターンの幅に応じてその信号配線パターンとダミーパターンとの間の距離を設定し、この設定距離未満となる場合にはダミーパターンを配置しないように制限する記載がある。この方法によれば、局所的なダミーメタル占有率（開口率）の低下を防止できるだけでなく、ダミーパターンの挿入に起因する既存配線パターンでの信号の性能の劣化を防止することができる。また、特許文献２のように、異層間にあるダミーパターンの位置がお互いに重ならないよう配置することにより、付加容量を低減する技術もある。通常、大きな容量が付加される状況は、パターン同士が上下層で重なる場合又は同層で左右に隣り合っている場合である。逆に、異なる配線層同士で上下層で重ならない対角方向にパターンが配置されている場合には、それら両パターンの間には容量が殆ど発生しない。この物理現象を利用したものが特許文献２である。
一方、付加容量を均一化するためには、配線パターンに対してダミーパターンが隣り合っている位置関係を常に同じ状態に保つことが一つの解決策となる。従来のダミーパターン挿入技術として、特許文献１には、ダミーパターン自体を十字形状にし、この十字形状の突き出し部分の長さは任意に変化できるものとする記載がある。この技術によれば、これ等の十字形状のダミーパターンに対して、その上層又は下層の配線層に形成された既存配線パターンが何処にあっても、その既存配線パターンに生じる付加容量をほぼ均一化することができる。また、既存配線パターンが配線格子にのらない場合であっても、十字形状の突き出し部分の長さを任意に変化させることにより、ダミーパターンと配線パターンとの配線間隔を自在に所定値に設定して、その各配線間隔を均一化することが可能である。
特開平６−６１２３０号公報（第３ページ、第１図） 特開２００２−２３１８１５号公報（第５ページ、第１図） 特開２００３−２８２５６９号公報（第９ページ、第１図）
しかしながら、特許文献１の技術では、ダミーパターンの存在に起因して上層又は下層の配線層の既存配線パターンに生じる付加容量をほぼ均一化できるものの、ダミーパターンが十字形状に形成されるため、データ量が大きくなる。例えば、４頂点で形成することができる矩形ダミーパターンに対して、十字形状を頂点座標で表現すると１２頂点になる。ダミーパターンは通常信号配線パターンよりも多い関係上、矩形ダミーパターンに比べて十字形状のダミーパターンは、データ量が２倍以上に増えることになる。データサイズが大きくなると、コンピュータ処理でも扱い難くなるため、少ないデータであることが望ましい。更に、特許文献１の技術では、十字形状のダミーパターンは、これと同一配線層の信号配線パターンと平行に配置されているため、ダミーパターンの存在に起因してその信号配線パターンに生じる付加容量が大きくなってしまう問題がある。
また、特許文献２では、上下に隣接する２つの配線層に各々形成するダミーパターンを相互に上下に重ならないように配置しているので、これ等のダミーパターンに付加的に発生する容量は大きくない。しかしながら、ダミーパターンを配置できる領域は制限されるために、信号配線パターン数が少ない場合であっても、異層間で配線パターン同士が互い違いに配置されていると、ダミーパターンを配置できず、開口率を満足な値にできない場合が起きるという問題がある。
更に、特許文献３では、信号配線パターンの種類に応じてダミーパターンとの間の離隔距離を制限しているが、この方法は、同一配線層間について制限しているものの、上下に隣接する２つの配線層に配置された配線パターンとダミーパターンとの間の付加容量については考慮しておらず、異層間に生じる付加容量が問題となる。
本発明の目的は、ダミーパターンが同一配線層の配線パターンに生じさせる付加容量を低減しながら、そのダミーパターンがその配線層の上層又は下層に隣接する配線層の配線パターンに生じさせる付加容量の変動を、少ないデータサイズで、均一化することにある。
上記目的を達成するために、本発明は、信号配線パターン等の配線パターンの配線方向に対して複数のダミーパターンの配線方向を４５度などに傾斜させて配置する。
すなわち、本発明の半導体集積回路は、複数の配線層の各配線層に、回路及び素子を接続するための複数の配線パターンからなる実パターン群が配置され、前記実パターン群が配置されない領域に複数のダミーパターンが配置された半導体集積回路において、前記複数のダミーパターンは、前記複数の配線パターンに含まれる一の配線パターンの方向を基準方向としたとき、前記基準方向に対して４５度の角度をなす方向で配置されることを特徴とする。
本発明は、前記半導体集積回路において、前記複数のダミーパターンのうち、前記複数の配線パターンの何れか１つに隣接する複数のダミーパターンは、その隣接する配線パターンから等しい距離離れて配置されていることを特徴とする。
本発明は、前記半導体集積回路において、前記複数のダミーパターンは、各々、矩形であることを特徴とする。
本発明は、前記半導体集積回路において、前記複数のダミーパターンは、互いに異なる大きさの複数の矩形を含むことを特徴とする。
本発明は、前記半導体集積回路において、前記複数の配線層のうち、上下に隣接する２つの配線層の各々に配置された複数のダミーパターン同士は、９０度の角度で交差することを特徴とする。
本発明は、前記半導体集積回路において、前記ダミーパターンは、固定電位に接続された電位固定ダミーパターンと、固定電位に接続されないフローティングダミーパターンとを備え、前記電位固定ダミーパターンのうち一部は、前記配線パターンに隣り合って配置されていることを特徴とする。
本発明は、前記半導体集積回路において、前記フローティングダミーパターンは、前記複数のダミーパターンの数の５０％以上を占めることを特徴とする。
本発明は、前記半導体集積回路において、前記複数のダミーパターンは、固定電位に接続された電位固定ダミーパターンと、固定電位に接続されないフローティングダミーパターンとを備え、前記フローティングダミーパターンの一部は、前記配線パターンに隣り合って配置されており、前記配線パターンに隣り合って配置されたフローティングダミーパターンに隣り合うダミーパターンが、前記電位固定ダミーパターンであることを特徴とする。
本発明は、前記半導体集積回路において、前記固定電位は、電源電位又はグラウンド電位であることを特徴とする。
本発明の半導体集積回路は、複数の配線層の各配線層に、回路及び素子を接続するための複数の配線パターンからなる実パターン群が配置され、前記実パターン群が配置されない領域に複数のダミーパターンが配置された半導体集積回路において、前記複数のダミーパターンは、前記複数の配線パターンに含まれる一の配線パターンの方向を基準方向としたとき、前記基準方向に対して所定の角度をなす方向に傾斜する複数の傾斜ダミーパターンであり、前記複数の配線層のうち第１の配線層に含まれる前記複数の傾斜ダミーパターンは、前記第１の配線層と異なる第２の配線層に含まれる前記複数の配線パターンとの間でも、平面から見て交差していることを特徴とする。
本発明の半導体集積回路は、複数の配線層の各配線層に、回路及び素子を接続するための複数の配線パターンからなる実パターン群が配置され、前記実パターン群が配置されない領域に複数のダミーパターンが配置された半導体集積回路において、前記複数のダミーパターンは、前記複数の配線パターンに含まれる一の配線パターンの方向を基準方向としたとき、前記基準方向に対して所定の角度をなす方向に傾斜する複数の傾斜ダミーパターンであり、前記複数の傾斜ダミーパターンの一部の複数の傾斜ダミーパターンは、同一配線層の１つの配線パターンから等しい距離離れて配置されていることを特徴とする。
以上により、本発明では、１つの任意の配線パターンの方向として定めた基準方向に対して、例えば４５度の角度だけ傾斜させた複数のダミーパターンを備えており、これ等のダミーパターンは相互に平行に延びている。この状態において、これ等の４５度等の傾斜ダミーパターンの配線層の上層又は下層の隣接配線層に配線パターンが形成されている場合に、この配線パターンと前記４５度等の傾斜ダミーパターンとが交差する面積は、その配線パターンがその隣接配線層のどの位置に形成されていても、同一交差面積となる。従って、４５度等の傾斜ダミーパターンがその隣接配線層の配線パターンに対して生じさせる容量増加分は、その配線パターンの位置に関わらず均一になる。しかも、それ等の４５度などの傾斜ダミーパターンは、従来のような十字形状にする必要がなく、その十字形状の１２頂点未満の少ない頂点数の例えば４頂点の矩形に形成できるので、必要とするデータ量が少なくなる。更に、ダミーパターンが４５度などの角度に傾斜しているので、これ等の傾斜ダミーパターンが同一配線層の配線パターンの近傍に位置している場合には、従来のようにダミーパターンが配線パターンに対して平行又は直交して配置される場合と比較して、これ等の傾斜ダミーパターンが配線パターンに近接する部分の面積が少なくなって、これ等の傾斜ダミーパターンが配線パターンに生じさせる付加容量は小さくなる。加えて、複数の傾斜ダミーパターンの配置によって開口率を所望値にすることが可能である。
特に、本発明では、複数のダミーパターンは配線パターンから等しい距離に離れて配置されているので、配線パターンと同一の配線層に配置されたダミーパターンがその配線パターンに及ぼす単位長さ当りの付加容量は均一化される。
また、本発明では、４５度等の傾斜ダミーパターンは、異なる配線層のダミーパターンとの関係では、９０度の角度をなすように配置されるので、上下に隣接する２つの配線層間で交差するダミーパターン同士の交差面積が一定となって、異なる配線層のダミーパターン同士により生じる付加容量を均一化することができる。
更に、本発明では、配線パターンに隣り合うダミーパターンを固定電位に接続するので、他の配線パターンからの結合容量による影響をシールドすることができる。また、配線パターンに隣り合って配置されるダミーパターン以外にフローティングのダミーパターンを備えるので、レイアウト修正時に伴って引き剥がさなければならないダミーパターンを少なく抑えることができる。
加えて、本発明では、配線パターンに隣り合って配置されるダミーパターンにフローティングダミーパターンを用いるので、レイアウト修正時に伴って引き剥がさなければならないダミーパターンを少なく抑えることができる。また、前記フローティングダミーパターンは、固定電位に接続された電位固定ダミーパターンと配線パターンとの間に介在するので、電位固定ダミーパターンが配線パターンから離れ且つ付加容量が直列接続されることになって、電位固定ダミーパターンが配線パターンに与える付加容量を低減することができる。
以上説明したように、本発明の半導体集積回路によれば、同一配線層に形成された配線パターンとダミーパターンとの間に生じる付加容量を低減できると共に、そのダミーパターンとその配線層と隣接する配線層の配線パターンとの間に生じる付加容量を均一化できて、寄生容量抽出の計算精度の向上を図ることができる。
特に、本発明によれば、同一配線層において、複数のダミーパターンの位置を配線パターンから等距離離れる位置としたので、それ等ダミーパターンが配線パターンに及ぼす単位長当りの付加容量を均一化することが可能である。
また、本発明によれば、上下に隣接する２つの配線層のダミーパターン同士の交差面積を、何れの２つの配線層間でも同一面積としたので、それ等ダミーパターン間に付加容量を均一化して、寄生容量抽出の計算精度の向上を図ることができる。
また、本発明によれば、配線パターンに隣り合う固定電位のダミーパターンによりシールド効果を得て、クロストークの影響を低減できると共に、配線引き剥がしが容易なフローティングダミーパターンを備えて、再配線を容易化することができる。
更に、本発明によれば、配線パターンにフローティングダミーパターンを挟んで電位固定ダミーパターンを配置したので、電位固定ダミーパターンが配線パターンに与える付加容量を低減できて、寄生容量抽出の計算精度を高くすることができる。
図１は本発明の第１の実施の形態の半導体集積回路の要部構成を示す図である。 図２は同半導体集積回路の変形例を示し、ダミーパターンを小片に分割した様子を示す図である。 図３は同半導体集積回路において、上下に隣接する２つの配線層でのダミーはターンの配置関係を示す図である。 図４は本発明の第２の実施の形態の半導体集積回路の要部構成を示す図である。
符号の説明
１ ダミーパターン（傾斜ダミーパターン）
２ 信号配線パターン（配線パターン）
３ 隣接配線層の信号配線パターン
５ 接続パターン
１１ 電位固定ダミーパターン
１２ 小片化ダミーパターン（フローティングダミーパターン）
１３ 上層のダミーパターン
（第１の実施の形態）
以下、本発明の実施の形態について、図１と図２とを参照して説明する。図１で、矩形のダミーパターン１は半導体集積回路を構成する複数の配線パターン群（実パターン群）のうちの２本の信号配線パターン２と同じ配線層において、この信号配線パターン２が配置されない空き領域に配置され、且つ信号配線パターン２に対してそれぞれ略４５度に傾斜して平行且つ等間隔に配置された幅が同じで長さが異なる矩形の複数のダミーパターン、また、信号配線パターン３はダミーパターン１や信号配線パターン２の配線層に隣接する配線層、例えば直ぐ上の配線層に位置する配線層に形成された配線であって、半導体集積回路の一部を構成する。図２において、ダミーパターン１２は、前記図１のダミーパターン１を小片に分割して配置したダミーパターンである。図１及び図２において、信号配線パターン２に隣接する複数のダミーパターン１やダミーパターン１２は、各々、信号配線パターン２から設定距離Ｓ１だけ離間して配置されている。
このように、図１又は図２に示した２つの信号配線パターン２の間に、信号配線パターン２（配線パターン）の方向（基準方向）に対して略４５度の角度をなす方向でダミーパターン１又は１２を配置する。図１では、ダミーパターン１の配置される配線層（第１の配線層）と異なる配線層（第２の配線層）に配線される信号配線パターン３（第２の信号配線パターン）に対しても略４５度にダミーパターン１が配置されるので、信号配線パターン３と交差するダミーパターン１の部分は、信号配線パターン３に沿って規則的に並び、これにより、ダミーパターン１が信号配線パターン３に及ぼす付加容量は、信号配線パターン３がどの位置にあっても、信号配線パターン３の単位長さに対して一定の大きさになる。また、図１に示す信号配線パターン３は水平方向であるが、ダミーパターン１が信号配線パターン２に対して略４５度に配置されることから、信号配線パターン３が垂直方向であっても同様に、付加容量の単位長さ当たりの増分量を均一にできる。また、信号配線パターン２についても、隣接する複数のダミーパターン１又は１２が設定距離Ｓ１という同一距離だけ離間して配置されているので、ダミーパターン１又は１２による付加容量の単位長さ当りの増分量を均一にできる。
尚、本実施の形態においては、信号配線パターン２及び３に対してダミーパターン１を略４５度に傾けて配置する構成を示したが、これは、図示しないが、少なくとも２本のダミーパターン１と１本の信号配線パターン３とが交差する程度にダミーパターン１が信号配線パターン２に対して所定の角度をなしていれば、その２本のダミーパターン１（複数の傾斜ダミーパターン）に対しては、１本の信号配線パターン３（第２の信号配線パターン）は、その位置によらず２本のダミーパターン１と１本の信号配線パターン３とは同一形状にて交差するため、傾斜角が略４５度の場合と同様に、単位長さ当たりの付加容量の増分量が均一にできる。ただし、この場合は、信号配線パターン３の方向が水平方向と垂直方向とでは単位長さ当たりの付加容量の増分量は異なる。
また、図１では、ダミーパターン１は同層内の信号配線パターン２と略４５度の角度で隣り合って配置されているので、ダミーパターン１が信号配線パターン２と直交又は平行な方向にて配置される場合に比べて少し離れる。すなわち、直交又は平行に配置されていれば信号配線パターン２の近傍では、ダミーパターン１の２つの頂点が信号配線パターン２と等距離にあるが、このダミーパターン１を略４５度傾けることにより、一方の頂点を残して他方の頂点が信号配線パターン２から離れるため、この分だけダミーパターン１が少し離れたことになる。これにより、信号配線パターン２に発生する付加容量を少なくできる。従って、同じ面積の空き領域にダミーパターンを敷き詰めたとき、略４５度で配置した方がより容量増分量を抑えることができるメリットがある。尚、本実施の形態では、信号配線パターン２とダミーパターン１とが略４５度の角度をなして配置される場合を示したが、他の変形例、例えば、直交又は平行以外の関係になるように、ダミーパターン１を信号配線パターン２に対して、上述したダミーパターン１の２つの頂点のうち一方を他方よりも信号配線−パターン２から遠ざけるような所定の角度だけ傾斜させることにより、同様に、信号配線パターン２の付加容量を低減する効果を得ることができる。
図２では、ダミーパターン１を小片に分割したダミーパターン１２を配置している。これにより、ダミーパターン１２を同層の信号配線パターン２に隣合わせて配置したときの付加的な容量はダミーパターンの大きさに依存するので、図２は図１に比べて、信号配線パターン２に対する付加容量を減らすことが可能である。しかしながら、データ量が増えることになるので小片化は最小限に抑えることが望ましい。
また、図３は、信号配線パターン３が形成された配線層において、その下層の配線層に形成された傾斜ダミーパターン１と略９０度の角度で交差するように複数の傾斜ダミーパターン１３を配置した構成を示している。即ち、この上層の複数のダミーパターン１３は、信号配線パターン２の配線方向を基準方向として、下層の複数のダミーパターン１の傾斜方向とは逆方向に略４５度の傾斜を持たせて配置されている。
図３では、隣接する２つの配線層での複数のダミーパターン１、１３のレイアウト関係を示したが、他の配線層についても、上下に隣接する２つの配線層間では、傾斜ダミーパターン同士は略９０度の角度で交差するように、各ダミーパターンが配置される。従って、上下に隣接する２つの配線層間では、１つの配線層に形成した複数のダミーパターン１とその配線層に隣接する他の配線に形成した複数のダミーパターン１３とが相互に重なり合う面積は、一定となる。その結果、上下に隣接する配線層のダミーパターン間に生じる付加容量は、どの２つの配線層間でも同一となって、均一化する。よって、寄生素子の抽出制度を高くすることが可能である。
尚、図３では、長く延びるダミーパターン１、１３について説明したが、図２のように小片のダミーパターン１２についても、上下に隣接する２つの配線層間でその傾斜ダミーパターンの交差角度を略９０度に設定しても良いのは勿論である。
以上、前記図１、図２及び図３において、ダミーパターン１、１２、１３の形状を矩形としたが、本発明は矩形に限られない。ダミーパターンの形状が矩形でない場合であっても、その矩形でない複数のダミーパターンを信号配線パターンに対して略４５度に傾斜して規則的に配置すれば、それ等のダミーパターンと、そのダミーパターンの配線層に隣接する他の配線層に形成した信号配線パターンとの交差面積は、その信号配線パターンがどの位置にあっても同一面積となるので、隣接配線層の信号配線パターンに対してダミーパターンが与える容量増分量はその信号配線パターンの隣接配線層内の位置に関わらず均一にできる。
また、図３に示したように、複数のダミーパターン１３を形成した配線層では、同一配線層の信号配線パターン３に対して、隣接する複数のダミーパターン１３が各々等しい設定距離Ｓ１だけ離間するように配置すれば、これ等のダミーパターン１３の存在に起因する同一配線層の信号配線パターン３に対する付加容量の単位長さ当りの増分量を均一にできる。但し、ダミーパターン１３の形状が複雑になると、傾斜ダミーパターン１３のデータ量が大きくなる。
（第２の実施の形態）
以下、第２の実施の形態について、図４を参照して説明する。同図で、ダミーパターン１１は電源又はグラウンド等の固定電位に接続したダミーパターン、ダミーパターン１２は信号配線パターン２を含む半導体集積回路上の複数の配線パターンの何れにも電気的に接続されないフローティングのパターン、接続パターン５はダミーパターン１１をつなぐ配線パターンであり、これらダミーパターン１１及び１２は、面積率の調整のために信号配線パターン２の配置されない領域に配置される。
図２に対して図４では、電源又はグラウンドに接続するダミーパターン１１が、信号配線パターン２に隣り合って配置される。このようにすると、２つの信号配線パターン２の間において、ダミーパターン１２を介して発生する容量結合が殆どなくなる。いわゆるシールディング効果が働き、クロストーク現象を抑えることができる。ここで、信号配線パターン２に隣合って配置されるダミーパターン１１は、全てが固定電位に接続されている必要はなく、少なくとも１つが固定電位に接続されていれば（図示せず）、少なくとも、その１つのダミーパターン１１については、本発明のシールディング効果を得ることができる。
また、ダミーパターン１２は、全てがフローティングダミーパターンである様子を示している。これにより、レイアウト修正が発生した場合においても、引き剥がすダミーパターンは、レイアウトが必要な箇所のみに抑えることができる。しかし、本実施の形態に示したように、ダミーパターン１２の全てがフローティングである必要はなく、ダミーパターン１２の一部がフローティングの状態であれば、このフローティングダミーパターン１２の近傍のレイアウト修正に対して、本発明の効果を得ることができる。しかし、レイアウト修正が発生した場合は、引き剥がさなければならないダミーパターン１２をできるだけ少なく抑えた方が再配線は容易であるので、ダミーパターン１２の５０％以上はフローティングダミーパターンであることが望ましい。
また、図示しないが、ダミーパターン１２を電源又はグラウンド等の固定電位へ接続し、ダミーパターン１１をフローティングダミーパターンにするというように、図４の状態と入れ替えると、シールディング効果は図４の配置と同様に得られ、信号配線パターン２に生じる付加的な容量値は図４の状態よりも小さくすることが可能となる。その理由は、信号配線パターン２に対して、電源又はグラウンドに接続されたダミーパターン１２が離れることにより付加容量が小さくなることと、電源又はグラウンドに電位を固定されたダミーパターン１２と信号配線パターン１２との間にフローティングのダミーパターン１１が介在することにより、キャパシタンスが直列接続になって、更に付加容量の低減が可能となるからである。この場合、信号配線パターン２に隣り合って配置されるフローティングのダミーパターン１１は、全てがフローティングである必要はなく、少なくとも一部がフローティングであれば、その一部のフローティングダミーパターン１１に関して、本発明の効果を得ることができる。
本発明にかかるダミーパターン配置では、実パターンである配線パターンに対してダミーパターンを略４５度などに傾斜させた状態で配置したので、配線パターンに生じさせる付加容量を小さくすることができると共に、隣接する配線層間のダミーパターンを直交させたので、隣接配線層間で発生する付加容量を均一化できて、タイミング収束性が向上させることができ、タイミング制約の厳しいＬＳＩ設計における半導体集積回路等に有用である。
本発明は、半導体回路設計において、自動配置配線時に生じる寄生素子を抽出する寄生素子抽出に係わり、特にＣＭＰ（Chemical Mechanical Polishing）において、回路がレイアウトされた半導体基板を完全に平坦化処理できるように、ＬＳＩレイアウト時にダミーパターンが配置された半導体集積回路に関するものである。
近年の半導体装置の高密度化や高集積化の要望に伴い、半導体回路の製造工程において、より微細なパターンの形成が求められている。一般的に、高密度化や高集積化された半導体装置は、基板上に絶縁膜で分離した配線層を複数設けた多層配線構造を有していることが多い。このような半導体装置を構成する配線層は上記製造工程における露光工程において各々が微細にパターニングされる必要がある。このとき、パターンマスクを設置する基板表面に凹凸があって平坦度が低いと、露光工程の解像度が落ちて微細なパターンが形成できないという不具合が生じる。ＣＭＰにおいても、ある配線層で配線混雑度に大きな差が生じると、完全に基板表面を平坦化処理することが困難である。即ち、ドライエッチングプロセスの際にウエハ上の各チップにおけるエッチング処理の状態を常に一定にするために、配線混雑度が低い配線領域にダミー配線と称するダミーパターン（又は、ダミーメタルと呼ぶ）を配置して各チップの面積率（開口率）を一定にしなければならない。
一方、配線間隔の広いところでは、ダミーパターンを挿入することになるが、そのパターンの存在によって周辺の配線に対して付加的な容量が発生し、結果として信号配線パターンの容量変動に起因する動作不良やノイズ発生等が原因となり、回路特性に影響を与えることになる。現在の高性能な半導体集積回路では、レイアウト設計時に配線間の容量を低減することは重要な課題である。また、ダミーパターン挿入によって付加的な容量が生じる場合でも可能な限り低減すること、又は付加容量を均一化することは、タイミング収束の観点において非常に重要な課題の１つといえる。
ダミーパターンの存在に起因して生じる付加的な容量を低減するには、配線パターンとの距離をできるだけ離すことで解決できる。しかしながら、もともと配線が行われている隙間にダミーパターンを配置することが目的であるため、配線パターンとの間に設けることができる距離にも制限がある。また、任意の配線パターンに対して一律に一定距離を離した場合には、付加的な容量の大きさは配線パターンの大きさに依存する関係上、付加的容量は不均一になる。そこで、従来のダミーパターン挿入技術として、特許文献３には、信号配線パターンの幅に応じてその信号配線パターンとダミーパターンとの間の距離を設定し、この設定距離未満となる場合にはダミーパターンを配置しないように制限する記載がある。この方法によれば、局所的なダミーメタル占有率（開口率）の低下を防止できるだけでなく、ダミーパターンの挿入に起因する既存配線パターンでの信号の性能の劣化を防止することができる。また、特許文献２のように、異層間にあるダミーパターンの位置がお互いに重ならないよう配置することにより、付加容量を低減する技術もある。通常、大きな容量が付加される状況は、パターン同士が上下層で重なる場合又は同層で左右に隣り合っている場合である。逆に、異なる配線層同士で上下層で重ならない対角方向にパターンが配置されている場合には、それら両パターンの間には容量が殆ど発生しない。この物理現象を利用したものが特許文献２である。
一方、付加容量を均一化するためには、配線パターンに対してダミーパターンが隣り合っている位置関係を常に同じ状態に保つことが一つの解決策となる。従来のダミーパターン挿入技術として、特許文献１には、ダミーパターン自体を十字形状にし、この十字形状の突き出し部分の長さは任意に変化できるものとする記載がある。この技術によれば、これ等の十字形状のダミーパターンに対して、その上層又は下層の配線層に形成された既存配線パターンが何処にあっても、その既存配線パターンに生じる付加容量をほぼ均一化することができる。また、既存配線パターンが配線格子にのらない場合であっても、十字形状の突き出し部分の長さを任意に変化させることにより、ダミーパターンと配線パターンとの配線間隔を自在に所定値に設定して、その各配線間隔を均一化することが可能である。
特開平６−６１２３０号公報（第３ページ、第１図） 特開２００２−２３１８１５号公報（第５ページ、第１図） 特開２００３−２８２５６９号公報（第９ページ、第１図）
しかしながら、特許文献１の技術では、ダミーパターンの存在に起因して上層又は下層の配線層の既存配線パターンに生じる付加容量をほぼ均一化できるものの、ダミーパターンが十字形状に形成されるため、データ量が大きくなる。例えば、４頂点で形成することができる矩形ダミーパターンに対して、十字形状を頂点座標で表現すると１２頂点になる。ダミーパターンは通常信号配線パターンよりも多い関係上、矩形ダミーパターンに比べて十字形状のダミーパターンは、データ量が２倍以上に増えることになる。データサイズが大きくなると、コンピュータ処理でも扱い難くなるため、少ないデータであることが望ましい。更に、特許文献１の技術では、十字形状のダミーパターンは、これと同一配線層の信号配線パターンと平行に配置されているため、ダミーパターンの存在に起因してその信号配線パターンに生じる付加容量が大きくなってしまう問題がある。
また、特許文献２では、上下に隣接する２つの配線層に各々形成するダミーパターンを相互に上下に重ならないように配置しているので、これ等のダミーパターンに付加的に発生する容量は大きくない。しかしながら、ダミーパターンを配置できる領域は制限されるために、信号配線パターン数が少ない場合であっても、異層間で配線パターン同士が互い違いに配置されていると、ダミーパターンを配置できず、開口率を満足な値にできない場合が起きるという問題がある。
更に、特許文献３では、信号配線パターンの種類に応じてダミーパターンとの間の離隔距離を制限しているが、この方法は、同一配線層間について制限しているものの、上下に隣接する２つの配線層に配置された配線パターンとダミーパターンとの間の付加容量については考慮しておらず、異層間に生じる付加容量が問題となる。
本発明の目的は、ダミーパターンが同一配線層の配線パターンに生じさせる付加容量を低減しながら、そのダミーパターンがその配線層の上層又は下層に隣接する配線層の配線パターンに生じさせる付加容量の変動を、少ないデータサイズで、均一化することにある。
上記目的を達成するために、本発明は、信号配線パターン等の配線パターンの配線方向に対して複数のダミーパターンの配線方向を４５度などに傾斜させて配置する。
すなわち、請求項１記載の発明の半導体集積回路は、複数の配線層の各配線層に、回路及び素子を接続するための複数の配線パターンからなる実パターン群が配置され、前記実パターン群が配置されない領域に複数のダミーパターンが配置された半導体集積回路において、前記複数のダミーパターンは、前記複数の配線パターンに含まれる一の配線パターンの方向を基準方向としたとき、前記基準方向に対して４５度の角度をなす方向で配置されることを特徴とする。
請求項２記載の発明は、前記請求項１記載の半導体集積回路において、前記複数のダミーパターンのうち、前記複数の配線パターンの何れか１つに隣接する複数のダミーパターンは、その隣接する配線パターンから等しい距離離れて配置されていることを特徴とする。
請求項３記載の発明は、前記請求項１又は２記載の半導体集積回路において、前記複数のダミーパターンは、各々、矩形であることを特徴とする。
請求項４記載の発明は、前記請求項３記載の半導体集積回路において、前記複数のダミーパターンは、互いに異なる大きさの複数の矩形を含むことを特徴とする。
請求項５記載の発明は、前記請求項１〜４の何れか１項に記載の半導体集積回路において、前記複数の配線層のうち、上下に隣接する２つの配線層の各々に配置された複数のダミーパターン同士は、９０度の角度で交差することを特徴とする。
請求項６記載の発明は、前記請求項１〜４の何れか１項に記載の半導体集積回路において、前記ダミーパターンは、固定電位に接続された電位固定ダミーパターンと、固定電位に接続されないフローティングダミーパターンとを備え、前記電位固定ダミーパターンのうち一部は、前記配線パターンに隣り合って配置されていることを特徴とする。
請求項７記載の発明は、前記請求項６記載の半導体集積回路において、前記フローティングダミーパターンは、前記複数のダミーパターンの数の５０％以上を占めることを特徴とする。
請求項８記載の発明は、前記請求項１〜４の何れか１項に記載の半導体集積回路において、前記複数のダミーパターンは、固定電位に接続された電位固定ダミーパターンと、固定電位に接続されないフローティングダミーパターンとを備え、前記フローティングダミーパターンの一部は、前記配線パターンに隣り合って配置されており、前記配線パターンに隣り合って配置されたフローティングダミーパターンに隣り合うダミーパターンが、前記電位固定ダミーパターンであることを特徴とする。
請求項９記載の発明は、前記請求項６〜８の何れか１項に記載の半導体集積回路において、前記固定電位は、電源電位又はグラウンド電位であることを特徴とする。
請求項１０記載の発明の半導体集積回路は、複数の配線層の各配線層に、回路及び素子を接続するための複数の配線パターンからなる実パターン群が配置され、前記実パターン群が配置されない領域に複数のダミーパターンが配置された半導体集積回路において、前記複数のダミーパターンは、前記複数の配線パターンに含まれる一の配線パターンの方向を基準方向としたとき、前記基準方向に対して所定の角度をなす方向に傾斜する複数の傾斜ダミーパターンであり、前記複数の配線層のうち第１の配線層に含まれる前記複数の傾斜ダミーパターンは、前記第１の配線層と異なる第２の配線層に含まれる前記複数の配線パターンとの間でも、平面から見て交差していることを特徴とする。
請求項１１記載の発明は、複数の配線層の各配線層に、回路及び素子を接続するための複数の配線パターンからなる実パターン群が配置され、前記実パターン群が配置されない領域に複数のダミーパターンが配置された半導体集積回路において、前記複数のダミーパターンは、前記複数の配線パターンに含まれる一の配線パターンの方向を基準方向としたとき、前記基準方向に対して所定の角度をなす方向に傾斜する複数の傾斜ダミーパターンであり、前記複数の傾斜ダミーパターンの一部の複数の傾斜ダミーパターンは、同一配線層の１つの配線パターンから等しい距離離れて配置されていることを特徴とする。
以上により、請求項１〜１１記載の発明では、１つの任意の配線パターンの方向として定めた基準方向に対して、例えば４５度の角度だけ傾斜させた複数のダミーパターンを備えており、これ等のダミーパターンは相互に平行に延びている。この状態において、これ等の４５度等の傾斜ダミーパターンの配線層の上層又は下層の隣接配線層に配線パターンが形成されている場合に、この配線パターンと前記４５度等の傾斜ダミーパターンとが交差する面積は、その配線パターンがその隣接配線層のどの位置に形成されていても、同一交差面積となる。従って、４５度等の傾斜ダミーパターンがその隣接配線層の配線パターンに対して生じさせる容量増加分は、その配線パターンの位置に関わらず均一になる。しかも、それ等の４５度などの傾斜ダミーパターンは、従来のような十字形状にする必要がなく、その十字形状の１２頂点未満の少ない頂点数の例えば４頂点の矩形に形成できるので、必要とするデータ量が少なくなる。更に、ダミーパターンが４５度などの角度に傾斜しているので、これ等の傾斜ダミーパターンが同一配線層の配線パターンの近傍に位置している場合には、従来のようにダミーパターンが配線パターンに対して平行又は直交して配置される場合と比較して、これ等の傾斜ダミーパターンが配線パターンに近接する部分の面積が少なくなって、これ等の傾斜ダミーパターンが配線パターンに生じさせる付加容量は小さくなる。加えて、複数の傾斜ダミーパターンの配置によって開口率を所望値にすることが可能である。
特に、請求項２記載の発明では、複数のダミーパターンは配線パターンから等しい距離に離れて配置されているので、配線パターンと同一の配線層に配置されたダミーパターンがその配線パターンに及ぼす単位長さ当りの付加容量は均一化される。
また、請求項５記載の発明では、４５度等の傾斜ダミーパターンは、異なる配線層のダミーパターンとの関係では、９０度の角度をなすように配置されるので、上下に隣接する２つの配線層間で交差するダミーパターン同士の交差面積が一定となって、異なる配線層のダミーパターン同士により生じる付加容量を均一化することができる。
更に、請求項６、７及び９に記載の発明では、配線パターンに隣り合うダミーパターンを固定電位に接続するので、他の配線パターンからの結合容量による影響をシールドすることができる。また、配線パターンに隣り合って配置されるダミーパターン以外にフローティングのダミーパターンを備えるので、レイアウト修正時に伴って引き剥がさなければならないダミーパターンを少なく抑えることができる。
加えて、請求項８に記載の発明では、配線パターンに隣り合って配置されるダミーパターンにフローティングダミーパターンを用いるので、レイアウト修正時に伴って引き剥がさなければならないダミーパターンを少なく抑えることができる。また、前記フローティングダミーパターンは、固定電位に接続された電位固定ダミーパターンと配線パターンとの間に介在するので、電位固定ダミーパターンが配線パターンから離れ且つ付加容量が直列接続されることになって、電位固定ダミーパターンが配線パターンに与える付加容量を低減することができる。
以上説明したように、請求項１〜１１記載の発明の半導体集積回路によれば、同一配線層に形成された配線パターンとダミーパターンとの間に生じる付加容量を低減できると共に、そのダミーパターンとその配線層と隣接する配線層の配線パターンとの間に生じる付加容量を均一化できて、寄生容量抽出の計算精度の向上を図ることができる。
特に、請求項２記載の発明によれば、同一配線層において、複数のダミーパターンの位置を配線パターンから等距離離れる位置としたので、それ等ダミーパターンが配線パターンに及ぼす単位長当りの付加容量を均一化することが可能である。
また、請求項５記載の発明によれば、上下に隣接する２つの配線層のダミーパターン同士の交差面積を、何れの２つの配線層間でも同一面積としたので、それ等ダミーパターン間に付加容量を均一化して、寄生容量抽出の計算精度の向上を図ることができる。
また、請求項６、７及び９に記載の発明によれば、配線パターンに隣り合う固定電位のダミーパターンによりシールド効果を得て、クロストークの影響を低減できると共に、配線引き剥がしが容易なフローティングダミーパターンを備えて、再配線を容易化することができる。
更に、請求項８に記載の発明によれば、配線パターンにフローティングダミーパターンを挟んで電位固定ダミーパターンを配置したので、電位固定ダミーパターンが配線パターンに与える付加容量を低減できて、寄生容量抽出の計算精度を高くすることができる。
（第１の実施の形態）
以下、本発明の実施の形態について、図１と図２とを参照して説明する。図１で、矩形のダミーパターン１は半導体集積回路を構成する複数の配線パターン群（実パターン群）のうちの２本の信号配線パターン２と同じ配線層において、この信号配線パターン２が配置されない空き領域に配置され、且つ信号配線パターン２に対してそれぞれ略４５度に傾斜して平行且つ等間隔に配置された幅が同じで長さが異なる矩形の複数のダミーパターン、また、信号配線パターン３はダミーパターン１や信号配線パターン２の配線層に隣接する配線層、例えば直ぐ上の配線層に位置する配線層に形成された配線であって、半導体集積回路の一部を構成する。図２において、ダミーパターン１２は、前記図１のダミーパターン１を小片に分割して配置したダミーパターンである。図１及び図２において、信号配線パターン２に隣接する複数のダミーパターン１やダミーパターン１２は、各々、信号配線パターン２から設定距離Ｓ１だけ離間して配置されている。
このように、図１又は図２に示した２つの信号配線パターン２の間に、信号配線パターン２（配線パターン）の方向（基準方向）に対して略４５度の角度をなす方向でダミーパターン１又は１２を配置する。図１では、ダミーパターン１の配置される配線層（第１の配線層）と異なる配線層（第２の配線層）に配線される信号配線パターン３（第２の信号配線パターン）に対しても略４５度にダミーパターン１が配置されるので、信号配線パターン３と交差するダミーパターン１の部分は、信号配線パターン３に沿って規則的に並び、これにより、ダミーパターン１が信号配線パターン３に及ぼす付加容量は、信号配線パターン３がどの位置にあっても、信号配線パターン３の単位長さに対して一定の大きさになる。また、図１に示す信号配線パターン３は水平方向であるが、ダミーパターン１が信号配線パターン２に対して略４５度に配置されることから、信号配線パターン３が垂直方向であっても同様に、付加容量の単位長さ当たりの増分量を均一にできる。また、信号配線パターン２についても、隣接する複数のダミーパターン１又は１２が設定距離Ｓ１という同一距離だけ離間して配置されているので、ダミーパターン１又は１２による付加容量の単位長さ当りの増分量を均一にできる。
尚、本実施の形態においては、信号配線パターン２及び３に対してダミーパターン１を略４５度に傾けて配置する構成を示したが、これは、図示しないが、少なくとも２本のダミーパターン１と１本の信号配線パターン３とが交差する程度にダミーパターン１が信号配線パターン２に対して所定の角度をなしていれば、その２本のダミーパターン１（複数の傾斜ダミーパターン）に対しては、１本の信号配線パターン３（第２の信号配線パターン）は、その位置によらず２本のダミーパターン１と１本の信号配線パターン３とは同一形状にて交差するため、傾斜角が略４５度の場合と同様に、単位長さ当たりの付加容量の増分量が均一にできる。ただし、この場合は、信号配線パターン３の方向が水平方向と垂直方向とでは単位長さ当たりの付加容量の増分量は異なる。
また、図１では、ダミーパターン１は同層内の信号配線パターン２と略４５度の角度で隣り合って配置されているので、ダミーパターン１が信号配線パターン２と直交又は平行な方向にて配置される場合に比べて少し離れる。すなわち、直交又は平行に配置されていれば信号配線パターン２の近傍では、ダミーパターン１の２つの頂点が信号配線パターン２と等距離にあるが、このダミーパターン１を略４５度傾けることにより、一方の頂点を残して他方の頂点が信号配線パターン２から離れるため、この分だけダミーパターン１が少し離れたことになる。これにより、信号配線パターン２に発生する付加容量を少なくできる。従って、同じ面積の空き領域にダミーパターンを敷き詰めたとき、略４５度で配置した方がより容量増分量を抑えることができるメリットがある。尚、本実施の形態では、信号配線パターン２とダミーパターン１とが略４５度の角度をなして配置される場合を示したが、他の変形例、例えば、直交又は平行以外の関係になるように、ダミーパターン１を信号配線パターン２に対して、上述したダミーパターン１の２つの頂点のうち一方を他方よりも信号配線−パターン２から遠ざけるような所定の角度だけ傾斜させることにより、同様に、信号配線パターン２の付加容量を低減する効果を得ることができる。
図２では、ダミーパターン１を小片に分割したダミーパターン１２を配置している。これにより、ダミーパターン１２を同層の信号配線パターン２に隣合わせて配置したときの付加的な容量はダミーパターンの大きさに依存するので、図２は図１に比べて、信号配線パターン２に対する付加容量を減らすことが可能である。しかしながら、データ量が増えることになるので小片化は最小限に抑えることが望ましい。
また、図３は、信号配線パターン３が形成された配線層において、その下層の配線層に形成された傾斜ダミーパターン１と略９０度の角度で交差するように複数の傾斜ダミーパターン１３を配置した構成を示している。即ち、この上層の複数のダミーパターン１３は、信号配線パターン２の配線方向を基準方向として、下層の複数のダミーパターン１の傾斜方向とは逆方向に略４５度の傾斜を持たせて配置されている。
図３では、隣接する２つの配線層での複数のダミーパターン１、１３のレイアウト関係を示したが、他の配線層についても、上下に隣接する２つの配線層間では、傾斜ダミーパターン同士は略９０度の角度で交差するように、各ダミーパターンが配置される。従って、上下に隣接する２つの配線層間では、１つの配線層に形成した複数のダミーパターン１とその配線層に隣接する他の配線に形成した複数のダミーパターン１３とが相互に重なり合う面積は、一定となる。その結果、上下に隣接する配線層のダミーパターン間に生じる付加容量は、どの２つの配線層間でも同一となって、均一化する。よって、寄生素子の抽出制度を高くすることが可能である。
尚、図３では、長く延びるダミーパターン１、１３について説明したが、図２のように小片のダミーパターン１２についても、上下に隣接する２つの配線層間でその傾斜ダミーパターンの交差角度を略９０度に設定しても良いのは勿論である。
以上、前記図１、図２及び図３において、ダミーパターン１、１２、１３の形状を矩形としたが、本発明は矩形に限られない。ダミーパターンの形状が矩形でない場合であっても、その矩形でない複数のダミーパターンを信号配線パターンに対して略４５度に傾斜して規則的に配置すれば、それ等のダミーパターンと、そのダミーパターンの配線層に隣接する他の配線層に形成した信号配線パターンとの交差面積は、その信号配線パターンがどの位置にあっても同一面積となるので、隣接配線層の信号配線パターンに対してダミーパターンが与える容量増分量はその信号配線パターンの隣接配線層内の位置に関わらず均一にできる。
また、図３に示したように、複数のダミーパターン１３を形成した配線層では、同一配線層の信号配線パターン３に対して、隣接する複数のダミーパターン１３が各々等しい設定距離Ｓ１だけ離間するように配置すれば、これ等のダミーパターン１３の存在に起因する同一配線層の信号配線パターン３に対する付加容量の単位長さ当りの増分量を均一にできる。但し、ダミーパターン１３の形状が複雑になると、傾斜ダミーパターン１３のデータ量が大きくなる。
（第２の実施の形態）
以下、第２の実施の形態について、図４を参照して説明する。同図で、ダミーパターン１１は電源又はグラウンド等の固定電位に接続したダミーパターン、ダミーパターン１２は信号配線パターン２を含む半導体集積回路上の複数の配線パターンの何れにも電気的に接続されないフローティングのパターン、接続パターン５はダミーパターン１１をつなぐ配線パターンであり、これらダミーパターン１１及び１２は、面積率の調整のために信号配線パターン２の配置されない領域に配置される。
図２に対して図４では、電源又はグラウンドに接続するダミーパターン１１が、信号配線パターン２に隣り合って配置される。このようにすると、２つの信号配線パターン２の間において、ダミーパターン１２を介して発生する容量結合が殆どなくなる。いわゆるシールディング効果が働き、クロストーク現象を抑えることができる。ここで、信号配線パターン２に隣合って配置されるダミーパターン１１は、全てが固定電位に接続されている必要はなく、少なくとも１つが固定電位に接続されていれば（図示せず）、少なくとも、その１つのダミーパターン１１については、本発明のシールディング効果を得ることができる。
また、ダミーパターン１２は、全てがフローティングダミーパターンである様子を示している。これにより、レイアウト修正が発生した場合においても、引き剥がすダミーパターンは、レイアウトが必要な箇所のみに抑えることができる。しかし、本実施の形態に示したように、ダミーパターン１２の全てがフローティングである必要はなく、ダミーパターン１２の一部がフローティングの状態であれば、このフローティングダミーパターン１２の近傍のレイアウト修正に対して、本発明の効果を得ることができる。しかし、レイアウト修正が発生した場合は、引き剥がさなければならないダミーパターン１２をできるだけ少なく抑えた方が再配線は容易であるので、ダミーパターン１２の５０％以上はフローティングダミーパターンであることが望ましい。
また、図示しないが、ダミーパターン１２を電源又はグラウンド等の固定電位へ接続し、ダミーパターン１１をフローティングダミーパターンにするというように、図４の状態と入れ替えると、シールディング効果は図４の配置と同様に得られ、信号配線パターン２に生じる付加的な容量値は図４の状態よりも小さくすることが可能となる。その理由は、信号配線パターン２に対して、電源又はグラウンドに接続されたダミーパターン１２が離れることにより付加容量が小さくなることと、電源又はグラウンドに電位を固定されたダミーパターン１２と信号配線パターン１２との間にフローティングのダミーパターン１１が介在することにより、キャパシタンスが直列接続になって、更に付加容量の低減が可能となるからである。この場合、信号配線パターン２に隣り合って配置されるフローティングのダミーパターン１１は、全てがフローティングである必要はなく、少なくとも一部がフローティングであれば、その一部のフローティングダミーパターン１１に関して、本発明の効果を得ることができる。
本発明にかかるダミーパターン配置では、実パターンである配線パターンに対してダミーパターンを略４５度などに傾斜させた状態で配置したので、配線パターンに生じさせる付加容量を小さくすることができると共に、隣接する配線層間のダミーパターンを直交させたので、隣接配線層間で発生する付加容量を均一化できて、タイミング収束性が向上させることができ、タイミング制約の厳しいＬＳＩ設計における半導体集積回路等に有用である。
本発明の第１の実施の形態の半導体集積回路の要部構成を示す図である。 同半導体集積回路の変形例を示し、ダミーパターンを小片に分割した様子を示す図である。 同半導体集積回路において、上下に隣接する２つの配線層でのダミーはターンの配置関係を示す図である。 本発明の第２の実施の形態の半導体集積回路の要部構成を示す図である。
符号の説明
１ ダミーパターン（傾斜ダミーパターン）
２ 信号配線パターン（配線パターン）
３ 隣接配線層の信号配線パターン
５ 接続パターン
１１ 電位固定ダミーパターン
１２ 小片化ダミーパターン（フローティングダミーパターン）
１３ 上層のダミーパターン

Claims (11)

  1. 複数の配線層の各配線層に、回路及び素子を接続するための複数の配線パターンからなる実パターン群が配置され、前記実パターン群が配置されない領域に複数のダミーパターンが配置された半導体集積回路において、
    前記複数のダミーパターンは、
    前記複数の配線パターンに含まれる一の配線パターンの方向を基準方向としたとき、前記基準方向に対して４５度の角度をなす方向で配置される
    ことを特徴とする半導体集積回路。
  2. 前記請求項１記載の半導体集積回路において、
    前記複数のダミーパターンのうち、前記複数の配線パターンの何れか１つに隣接する複数のダミーパターンは、その隣接する配線パターンから等しい距離離れて配置されている
    ことを特徴とする半導体集積回路。
  3. 前記請求項１又は２記載の半導体集積回路において、
    前記複数のダミーパターンは、各々、矩形である
    ことを特徴とする半導体集積回路。
  4. 前記請求項３記載の半導体集積回路において、
    前記複数のダミーパターンは、互いに異なる大きさの複数の矩形を含む
    ことを特徴とする半導体集積回路。
  5. 前記請求項１〜４の何れか１項に記載の半導体集積回路において、
    前記複数の配線層のうち、上下に隣接する２つの配線層の各々に配置された複数のダミーパターン同士は、９０度の角度で交差する
    ことを特徴とする半導体集積回路。
  6. 前記請求項１〜４の何れか１項に記載の半導体集積回路において、
    前記ダミーパターンは、
    固定電位に接続された電位固定ダミーパターンと、
    固定電位に接続されないフローティングダミーパターンとを備え、
    前記電位固定ダミーパターンのうち一部は、前記配線パターンに隣り合って配置されている
    ことを特徴とする半導体集積回路。
  7. 前記請求項６記載の半導体集積回路において、
    前記フローティングダミーパターンは、前記複数のダミーパターンの数の５０％以上を占める
    ことを特徴とする半導体集積回路。
  8. 前記請求項１〜４の何れか１項に記載の半導体集積回路において、
    前記複数のダミーパターンは、
    固定電位に接続された電位固定ダミーパターンと、
    固定電位に接続されないフローティングダミーパターンとを備え、
    前記フローティングダミーパターンの一部は、前記配線パターンに隣り合って配置されており、
    前記配線パターンに隣り合って配置されたフローティングダミーパターンに隣り合うダミーパターンが、前記電位固定ダミーパターンである
    ことを特徴とする半導体集積回路。
  9. 前記請求項６〜８の何れか１項に記載の半導体集積回路において、
    前記固定電位は、電源電位又はグラウンド電位である
    ことを特徴とする半導体集積回路。
  10. 複数の配線層の各配線層に、回路及び素子を接続するための複数の配線パターンからなる実パターン群が配置され、前記実パターン群が配置されない領域に複数のダミーパターンが配置された半導体集積回路において、
    前記複数のダミーパターンは、
    前記複数の配線パターンに含まれる一の配線パターンの方向を基準方向としたとき、前記基準方向に対して所定の角度をなす方向に傾斜する複数の傾斜ダミーパターンであり、
    前記複数の配線層のうち第１の配線層に含まれる前記複数の傾斜ダミーパターンは、
    前記第１の配線層と異なる第２の配線層に含まれる前記複数の配線パターンとの間でも、平面から見て交差している
    ことを特徴とする半導体集積回路。
  11. 複数の配線層の各配線層に、回路及び素子を接続するための複数の配線パターンからなる実パターン群が配置され、前記実パターン群が配置されない領域に複数のダミーパターンが配置された半導体集積回路において、
    前記複数のダミーパターンは、
    前記複数の配線パターンに含まれる一の配線パターンの方向を基準方向としたとき、前記基準方向に対して所定の角度をなす方向に傾斜する複数の傾斜ダミーパターンであり、
    前記複数の傾斜ダミーパターンの一部の複数の傾斜ダミーパターンは、同一配線層の１つの配線パターンから等しい距離離れて配置されている
    ことを特徴とする半導体集積回路。
JP2007507085A 2005-03-11 2006-03-03 半導体集積回路 Withdrawn JPWO2006095655A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005069696 2005-03-11
JP2005069696 2005-03-11
PCT/JP2006/304122 WO2006095655A1 (ja) 2005-03-11 2006-03-03 半導体集積回路

Publications (1)

Publication Number Publication Date
JPWO2006095655A1 true JPWO2006095655A1 (ja) 2008-08-14

Family

ID=36953254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007507085A Withdrawn JPWO2006095655A1 (ja) 2005-03-11 2006-03-03 半導体集積回路

Country Status (4)

Country Link
US (1) US7541625B2 (ja)
JP (1) JPWO2006095655A1 (ja)
CN (1) CN100481347C (ja)
WO (1) WO2006095655A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7709962B2 (en) * 2006-10-27 2010-05-04 Infineon Technologies Ag Layout structure having a fill element arranged at an angle to a conducting line
JP2010267933A (ja) 2009-05-18 2010-11-25 Elpida Memory Inc ダミーパターンの配置方法及びダミーパターンを備えた半導体装置
JP2012212697A (ja) * 2009-08-21 2012-11-01 Panasonic Corp 半導体装置
CN102270625A (zh) * 2010-06-04 2011-12-07 中芯国际集成电路制造(上海)有限公司 一种虚拟金属填充结构及带虚拟金属填充物的平面电感器
JP6094086B2 (ja) * 2012-08-02 2017-03-15 株式会社ニコン 撮像素子及び撮像装置
JP6560175B2 (ja) * 2016-09-13 2019-08-14 株式会社東芝 半導体装置
US11334703B2 (en) * 2017-06-29 2022-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit layouts with fill feature shapes
CN109240000B (zh) * 2018-11-14 2024-01-26 惠科股份有限公司 一种扇出线结构及显示装置
JP7357582B2 (ja) * 2020-04-20 2023-10-06 住友電気工業株式会社 フレキシブルプリント配線板
CN112366203B (zh) * 2020-10-23 2023-01-03 福建省晋华集成电路有限公司 图案布局以及其形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6413290A (en) * 1987-07-07 1989-01-18 Oki Electric Ind Co Ltd Semiconductor memory
JPH0661230A (ja) 1992-05-28 1994-03-04 Nec Corp 半導体集積回路装置
JPH10125681A (ja) 1996-08-27 1998-05-15 Toshiba Corp 半導体装置の製造方法
JP3156597B2 (ja) * 1996-09-04 2001-04-16 松下電器産業株式会社 画像情報復号化再生装置および画像情報復号化再生方法
US6441854B2 (en) * 1997-02-20 2002-08-27 Eastman Kodak Company Electronic camera with quick review of last captured image
JP3180729B2 (ja) * 1997-08-20 2001-06-25 日本電気株式会社 半導体装置
JP2002158278A (ja) 2000-11-20 2002-05-31 Hitachi Ltd 半導体装置およびその製造方法ならびに設計方法
JP3806016B2 (ja) 2000-11-30 2006-08-09 富士通株式会社 半導体集積回路
JP4469539B2 (ja) 2002-03-20 2010-05-26 株式会社リコー 半導体集積回路装置の製造方法
JP2004296864A (ja) * 2003-03-27 2004-10-21 Fujitsu Ltd 半導体装置及びパターン発生方法
JP2005057003A (ja) * 2003-08-01 2005-03-03 Sanyo Electric Co Ltd 半導体集積回路装置
US8073211B2 (en) * 2007-02-23 2011-12-06 General Electric Company Method and apparatus for generating variable resolution medical images

Also Published As

Publication number Publication date
US20080164496A1 (en) 2008-07-10
CN101128921A (zh) 2008-02-20
CN100481347C (zh) 2009-04-22
US7541625B2 (en) 2009-06-02
WO2006095655A1 (ja) 2006-09-14

Similar Documents

Publication Publication Date Title
JPWO2006095655A1 (ja) 半導体集積回路
US7342316B2 (en) Cross-fill pattern for metal fill levels, power supply filtering, and analog circuit shielding
US6943129B2 (en) Interconnection structure and method for designing the same
JP2006303220A (ja) 半導体装置
KR102345538B1 (ko) 라인 패턴들을 포함하는 반도체 소자
JPH09162279A (ja) 半導体集積回路装置およびその製造方法
US10854592B2 (en) Dummy cell arrangement and method of arranging dummy cells
US8552550B2 (en) Semiconductor device
US9437485B2 (en) Method for line stress reduction through dummy shoulder structures
US20070200245A1 (en) Semiconductor device and pattern generating method
US7315054B1 (en) Decoupling capacitor density while maintaining control over ACLV regions on a semiconductor integrated circuit
JP2006253498A (ja) 半導体集積回路装置
JP2003282569A (ja) 半導体集積回路装置及びダミーメタルの挿入方法
US9059165B2 (en) Semiconductor device having mesh-pattern wirings
US20110309522A1 (en) Semiconductor integrated circuit device comprising different level interconnection layers connected by conductor layers including conductor layer for redundancy
JP2005057003A (ja) 半導体集積回路装置
JP2006165040A (ja) 半導体装置及び半導体装置のパターン設計方法
US7689963B1 (en) Double diamond clock and power distribution
JP2007012773A (ja) 多層配線を有する半導体装置
JP2009252806A (ja) 半導体装置及びそのレイアウト方法
JP2007129018A (ja) 半導体装置
JP2010165756A (ja) 半導体装置
CN112349679B (zh) 集成电路的连线网络、集成电路、芯片及电子设备
JP2009260147A (ja) 半導体集積回路装置
KR20090067802A (ko) 반도체 장치 및 그의 배선 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090226

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20111027