KR100396100B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100396100B1
KR100396100B1 KR10-2001-0008318A KR20010008318A KR100396100B1 KR 100396100 B1 KR100396100 B1 KR 100396100B1 KR 20010008318 A KR20010008318 A KR 20010008318A KR 100396100 B1 KR100396100 B1 KR 100396100B1
Authority
KR
South Korea
Prior art keywords
dummy pattern
connection wiring
semiconductor device
wiring
layer
Prior art date
Application number
KR10-2001-0008318A
Other languages
English (en)
Other versions
KR20010113457A (ko
Inventor
스미노준
오마에다다시
시미즈사토시
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20010113457A publication Critical patent/KR20010113457A/ko
Application granted granted Critical
Publication of KR100396100B1 publication Critical patent/KR100396100B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 배선과 더미 패턴간의 단락 불량을 억제할 수 있는 반도체 장치를 제공하는 것으로, 기판 상에 복수의 층이 마련되고, 각 층에 접속 배선이 형성되어 이루어지는 다층 배선 구조를 구비한 반도체 장치에 있어서, 상기 각 층의 소정 영역에, 접속 배선과 대략 동일 높이를 갖는 더미 패턴을, 그 외주부가 접속 배선에 인접하도록 마련하고, 그 더미 패턴을 적어도 외주부에 있어서 선 형상으로 형성하고, 또한, 선 형상으로 형성된 부분과 그 내측 부분의 간격을, 상기 접속 배선과 선 형상으로 형성된 부분의 간격 이하로 설정한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 기판 상에 복수의 층이 마련되고, 각 층에 소정 소자 및 그 소자를 전기적으로 접속하는 접속 배선이 형성되어 이루어지는 다층 배선 구조를 구비한 반도체 장치에 관한 것이다.
최근, 반도체 소자의 미세화에 따라, M0S 트랜지스터의 게이트 전극, 소자에의 저항성(ohmic) 전극 및 소자간의 상호 접속 배선 등의, 각종 배선의 미세화가 진행되고 있고, 이것에 대응할 수 있는 반도체 장치 내의 구조로서, 적층 구조로 되는 다층 배선 구조가 널리 사용되고 있다. 이 다층 배선 구조에서는, 칩 크기의 축소가 가능하고, LSI의 다기능·고속화를 도모할 수 있고 또한, 회로 설계에 있어서의 자유도가 향상되는 등의 이점이 있다. 또한, 한쪽, 다층 배선 구조에서는, 각 층에 있어서, 소자간의 상호 접속 배선(이하, 접속 배선이라고 함)이 존재하는 부분과 존재하지 않는 부분 사이에 단 차이가 발생하고, 접속 배선 다층화의 진행에 따라서, 그 단 차이가 증대할 가능성이 있다. 이러한 단 차이의 증대에 의해, 예컨대 상단 측의 층에 형성되는 접속 배선이 단선되는 등의 불량이 초래되는 경우가 있다. 종래에는, 다층 배선 구조에 있어서, 이러한 단 차이를 억제해야하고, 접속 배선이 존재하지 않는 부분에 배선과 대략 같은 높이를 갖는 더미 패턴이 마련되는 것이 일반적으로 알려져 있다.
도 7에, 종래의 다층 배선 구조를 구비한 반도체 장치에서 형성된 더미 패턴의 일례를 나타낸다. 기판(71)에 형성된 2개의 알루미늄계 합금제의 접속 배선(72a),(72b)에 대하여, 그들 접속 배선(72a),(72b)과 대략 같은 높이를 갖는 더미 패턴(73)이, 그 외주부가 인접하도록 마련되어 있다. 이러한 구성에 의해, 접속 배선(72a),(72b)이 존재하는 부분과 존재하지 않는 부분의 단 차이가 억제되고, 그 결과, 상단 측의 층에 형성되는 접속 배선(도시하지 않음)이 단선는 등의 불량을 회피할 수 있다.
그런데, 상기 더미 패턴(73)은 통상, 접속 배선(72a),(72b)이 존재하지 않는 부분에, 평면 형상으로 형성되는 것이고, 그 면적은 접속 배선(72a),(72b)의 그것과 비교하여 상당히 크다. 다층 배선 구조를 구성하기 위해서는, 노광에 의한 사진 제판을 이용한 패터닝이 반복되지만, 접속 배선(72a),(72b) 및 더미 패턴(73)이 이와 같은 크기 관계에 있는 경우, 노광에 있어서, 양자간에 표면 반사량의 차이가 발생한다. 이 차이에 따라서, 접속 배선간보다도, 접속 배선과 더미 패턴간의 차이(공간)가 좁게 되는 경향이 있는 것을 경험적으로 알고있다. 차이가 좁게 되면, 접속 배선과 더미 패턴 사이에서, 단락 불량이 발생하기 쉽게 된다. 특히 접속 배선의 재료로서 알루미늄계 합금을 이용하는 경우에는, 프로세스 중의 열 처리에 의해서 힐록(hillock : 알루미늄의 고층 성장)이 발생하는 경우가 있어, 접속 배선과 더미 패턴 사이에서, 단락 불량은 한층 더 발생하기 쉽게 된다.
또한, 상기 다층 배선 구조를 구성하는 반도체 장치에 있어서는, 일반적으로, 더미 패턴이 전기적으로 고립된 플로팅 상태에 있고, 이 상태에서는, 더미 패턴의 전위가 불안정하고, 인접하는 접속 배선에 대하여 배선 지연을 초래하는 경우가 있다.
본 발명은 상기 기술적 과제에 감안하여 된 것으로, 더미 패턴과 접속 배선 사이에서의 단락 불량을 억제할 수 있는 반도체 장치를 제공하는 것을 목적으로 한다. 또한, 본 발명은 더미 패턴이 양호한 전위 안정성을 확보할 수 있는 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명의 상기 및 그 밖의 목적, 특징, 국면 및 이익 등은 첨부 도면을 참조로 하여 설명하는 이하의 상세한 실시예로부터 더욱 명백해질 것이다.
도 1은 본 발명의 실시예 1에 따른 반도체 장치 내부의 배선 구조의 일부를 개략적으로 나타내는 평면도,
도 2는 본 발명의 실시예 2에 따른 반도체 장치 내부의 배선 구조의 일부를 개략적으로 나타내는 평면도,
도 3은 본 발명의 실시예 3에 따른 반도체 장치 내부의 배선 구조의 일부를 개략적으로 나타내는 평면도,
도 4는 본 발명의 실시예 4에 따른 반도체 장치 내부의 배선 구조의 일부를 개략적으로 나타내는 평면도,
도 5는 본 발명의 실시예 5에 따른 반도체 장치 내부의 배선 구조의 일부를 개략적으로 나타내는 종단면도,
도 6은 본 발명의 실시예 6에 따른 반도체 장치 내부의 배선 구조의 일부를 개략적으로 나타내는 종단면도,
도 7은 종래의 반도체 장치 내부의 배선 구조의 일부를 개략적으로 나타내는 평면도이다.
도면의 주요 부분에 대한 부호의 설명
2 : 접속 배선 3 : 더미 패턴
3a : 평면 형상 부분 3b : 선 형상 부분
10 : 반도체 장치 51 : 기판
52 : 접촉자 L1, L2, L3 : 층
본원의 청구항 1에 따른 발명은 기판 상에 복수의 층이 마련되고, 각 층에 소정의 소자 및 그 소자를 전기적으로 접속하는 접속 배선이 형성되어 이루어지는 다층 배선 구조를 구비한 반도체 장치에 있어서, 상기 각 층의 소정 영역에, 상기접속 배선과 대략 같은 높이를 갖는 더미 패턴이, 그 외주부가 접속 배선에 인접하도록 마련되고 있고, 상기 더미 패턴이 적어도 외주부에서 선 형상으로 형성되고, 선 형상으로 형성된 부분과 그 내측 부분의 간격이, 상기 접속 배선과 선 형상으로 형성된 부분과의 간격 이하로 설정되어 있는 것을 특징으로 한 것이다.
또한, 본원의 청구항 2에 따른 발명은, 청구항 1에 따른 발명에 있어서, 상기 더미 패턴이, 그 외주부에서 선 형상으로 형성된 부분의 내측에도 선 형상으로 형성되어 있는 것을 특징으로 한 것이다.
또한, 본원의 청구항 3에 따른 발명은, 청구항 1에 따른 발명에 있어서, 상기 더미 패턴이 고립된 접속 배선에 대하여, 그 접속 배선의 양측에 마련되어 있는 것을 특징으로 한 것이다.
또한, 본원의 청구항 4에 따른 발명은, 청구항 1에 따른 발명에 있어서, 상기 더미 패턴을 구성하는 각 부분이, 각각, 도전성의 접촉자를 거쳐서, 기판에 접속되어 있는 것을 특징으로 한 것이다.
또한, 본원의 청구항 5에 따른 발명은, 청구항 1에 따른 발명에 있어서, 상기 더미 패턴을 구성하는 각 부분이, 각각, 도전성의 접촉자를 거쳐서, 그 더미 패턴이 형성된 층의 상단 측의 층에 형성된 접속 배선에 접속되어 있는 것을 특징으로 한 것이다.
이하, 본 발명의 실시예에 대하여, 첨부 도면을 참조하면서 설명한다. 여기서 설명하는 반도체 장치는 기판 상에 복수의 층이 마련되고, 각 층에 소정의 소자 및 그 소자를 전기적으로 접속하는 접속 배선이 형성되어 이루어지는 다층 배선 구조를 구비하는 것이다.
(실시예 1)
도 1은 본 발명의 실시예 1에 따른 반도체 장치 내부의 배선 구조의 일부를 나타내는 평면도이다. 반도체 장치(10) 내에 마련되는 층의 베이스면(1) 상에는, 장치 내부에 내장되는 각종 소자(도시하지 않음)를 접속하는 배선으로서, 복수의 접속 배선(2)(2a, 2b, 2c, 2d)이 서로 소정 간격을 두고 형성되어 있다. 이들 접속 배선(2)의 재료로서는, 종래 기술에서 일반적으로 실행되는 바와 같이, 알루미늄계 합금이 이용된다.
또한, 상기 층의 베이스면(1)에는, 상기 접속 배선(2)이나 소자가 존재하지 않는 빈 영역에, 그 접속 배선(2)과 대략 같은 높이를 갖는 더미 패턴(3)이 마련되어 있다. 더미 패턴(3)은 그 외주부에서, 상기 빈 영역을 규정하는 접속 배선(2b),(2c)에 인접하도록 마련되므로, 베이스면(1) 상에 있어서, 접속 배선(2)이 존재하는 부분과 존재하지 않는 부분의 단 차이가 발생하지 않아, 그들 베이스면(1) 상의 구성보다도 상단 측의 층에 형성되는 접속 배선(도시하지 않음)의 단선을 회피할 수 있다.
이 실시예 1에서는, 상기 더미 패턴(3)이 평면 형상으로 형성되어 이루어지는 평면 형상 부분(3a)과, 그 평면 형상 부분(3a)의 주위에서 선 형상으로 형성되어 이루어지는 선 형상 부분(3b)으로 구성되어 있다. 그리고, 평면 형상 부분(3a)과 선 형상 부분(3b)의 간격이 상기 접속 배선(2b),(2c)과 선 형상 부분(3b)의 간격 이하로 설정되어 있다.
이러한 구조에 의하면, 접속 배선(2b),(2c)와 선 형상 부분(3b) 사이보다도, 선 형상 부분(3b)과 평면 형상 부분(3a) 사이에서, 차이(공간)이 좁게 되기 때문에, 노광에 의한 사진 제판을 이용하여 패터닝을 실행하는 데에 있어서, 단락 불량의 가능성을, 선 형상 부분(3b)과 평면 형상 부분(3a) 사이에, 즉, 더미 패턴(3) 내로 억제하는 것이 가능하게 된다. 이에 따라, 반도체 장치(10)에 있어서, 더미 패턴(3)과 접속 배선(2) 사이의 단락 불량에 대한 마진을 향상시켜, 단락 불량에 의한 생산율 저하를 개선할 수 있다. 또한, 접속 배선(2)의 재료로서 알루미늄계 합금을 이용하여, 그 표면에 힐록이 발생한 경우에도, 접속 배선과 더미 패턴 사이의 단락 불량을 충분히 억제하는 것이 가능하게 된다.
또한, 이 실시예 1에서는, 반도체 장치(10) 내에 마련되는 특정한 층의 베이스면(1) 상에 형성된 접속 배선(2) 및 더미 패턴(3)에 대하여 설명했지만, 이러한 내용은 다층 배선 구조를 구성하는 각 층에 대해서도 해당된다.
다음에, 본 발명의 다른 실시예에 대하여 설명한다. 또, 이하의 설명에서는 상기 실시예 1에 있어서의 경우와 마찬가지인 것에는, 동일 부호를 부여하여, 그 이상의 설명을 생략한다.
(실시예 2)
본 발명의 실시예 2에 따른 반도체 장치 내부의 배선 구조의 일부를 개략적으로 나타내는 평면도이다. 반도체 장치(20) 내에 마련되는 층의 베이스면(1) 상에는, 상기 실시예 1과 마찬가지로 접속 배선(2)이나 소자가 존재하지 않는 빈 영역에, 그 접속 배선(2)과 대략 같은 높이를 갖는 더미 패턴(23)이 마련되어 있다. 이 실시예 2에서는, 더미 패턴(23)이 그 외주부를 이루는 선 형상 부분(23d)과, 그 선 형상 부분(23d) 내측의 선 형상 부분(23c)과, 또한 내측의 선 형상 부분(23b)과, 패턴 중앙에 있어서 평면 형상으로 형성되어 이루어지는 평면 형상 부분(23a)으로 구성되어 있다. 그리고, 이들 각 선 형상 부분끼리의 간격 및 선 형상 부분(23b)과 평면 형상 부분(23a)의 간격은 상기 접속 배선(2)과 선 형상 부분(3b)의 간격 이하로 설정되어 있다.
이러한 구조에 의하면, 접속 배선(2b),(2c)과 선 형상 부분(3b)의 사이보다도, 각 선 형상 부분끼리의 사이 및 선 형상 부분(23b)과 평면 형상 부분(23a)의 사이에서, 차이가 좁게 되기 때문에, 노광에 의한 사진 제판을 이용하여 패터닝을 실행하는 데에 있어서, 단락 불량의 가능성을 각 선 형상 부분끼리의 사이 및 선 형상 부분(23b)과 평면 형상 부분(23a)의 사이에, 즉, 더미 패턴(23) 내에 확실하게 억제하는 것이 가능하게 된다. 이것에 의해, 반도체 장치(20)에 있어서, 더미 패턴(23)과 접속 배선(2) 사이의 단락 불량에 대한 마진을 한층 더 향상시킬 수 있고, 예컨대 접속 배선(2)간의 슈링크(수축)가 진행된 경우에도, 그들 사이의 단락 불량을 억제할 수 있다.
(실시예 3)
도 3은 본 발명의 실시예 3에 따른 반도체 장치 내부의 배선 구조의 일부를개략적으로 나타내는 평면도이다. 이 반도체 장치(30) 내에 마련되는 층의 베이스면(1) 상에는, 1개의 접속 배선(32)이 고립된 상태로 형성되어 있다. 본 실시예 3에서는, 상기 접속 배선(32)의 양측에, 더미 패턴(33),(34)이 마련되어 있다. 이들 더미 패턴(33),(34)은 각각 선 형상으로 형성되어 이루어지는 선 형상 부분(33a),(34a)과, 평면 형상으로 형성되어 이루어지는 평면 형상 부분(33b),(34b)으로 구성되고, 또한, 그 외주부에 있어서, 즉 접속 배선(32)에 인접하는 측에서, 선 형상으로 형성되어 있다. 그리고, 각 더미 패턴(33),(34)에 있어서, 선 형상 부분(33a),(34a)과 평면 형상 부분(33b),(34b)의 간격이, 상기 접속 배선(32)과 선 형상 부분(33a),(34a)의 간격 이하로 설정되어 있다.
이러한 구조에 의하면, 접속 배선(32)과 선 형상 부분(33a),(34a)의 사이보다도, 선 형상 부분(33a),(34a)과 평면 형상 부분(33b),(34b)의 사이에서, 공간이 좁게 되기 때문에, 노광에 의한 사진 제판을 이용하여 패터닝을 실행할 때에, 단락 불량의 가능성을, 선 형상 부분(33a),(34a)과 평면 형상 부분(33b),(34b)의 사이, 즉, 더미 패턴(33),(34) 내로 억제하는 것이 가능해진다. 이것에 의해, 반도체 장치(30)에 있어서, 더미 패턴(33),(34)과 접속 배선(32) 사이의 단락 불량에 대한 마진을 향상시킬 수 있다.
(실시예 4)
도 4는 본 발명의 실시예 4에 따른 반도체 장치 내부의 배선 구조의 일부를 개략적으로 나타내는 평면도이다. 이 반도체 장치(40)의 기판(1) 상에는, 상기 실시예 3에 있어서의 경우와 마찬가지로, 1개의 접속 배선(32)이 고립된 상태로 형성되어 있고, 이 접속 배선(32)의 양측에, 더미 패턴(43),(44)이 마련되고 있다. 이 실시예 4에서는, 더미 패턴(43),(44)이, 각각, 선 형상으로 형성되어 이루어지는 선 형상 부분(43a),(44a)과, 그 선 형상 부분(43a),(44a) 내측의 선 형상 부분(43b),(44b)과, 또한 내측의 선 형상 부분(43c),(44c)과, 그리고 내측의 선 형상 부분(파선으로 나타냄)으로 구성되어 있다. 그리고, 각 더미 패턴(43),(44)에 있어서, 선 형상 부분끼리의 간격이 선 형상 부분(43a),(44a)과 접속 배선(32)의 간격 이하로 설정되어 있다.
이러한 구조에 의하면, 접속 배선(32)과 선 형상 부분(43a),(44a)의 사이보다도, 선 형상 부분끼리의 사이에서, 공간이 좁게 되기 때문에, 노광에 의한 사진 제판을 이용하여 패터닝을 실행할 때에, 단락 불량의 가능성을, 선 형상 부분끼리의 사이 즉, 더미 패턴(43),(44) 내로 억제하는 것이 가능해진다. 이것에 의해, 반도체 장치(40)에 있어서, 더미 패턴(43),(44)과 접속 배선(32) 사이의 단락 불량에 대한 마진을 향상시킬 수 있다.
(실시예 5)
도 5는, 본 발명의 실시예 5에 따른 반도체 장치 내부의 배선 구조의 일부를 개략적으로 나타내는 종단면도이다. 이 도에서는, 반도체 장치(50)의 기판(51) 상에 마련된 2층 L1, L2가 나타내어져 있다. 이들 층 L1, L2는, 그 범위에 대하여, 절연성의 층간막(53),(55)에 의해 규정되고, 층간막(53),(55)은 각 층 L1, L2에 포함되는 구성(예컨대 소자, 접속 배선)을 밀봉하고 있다. 층 L2에는, 상기 실시예 1에 있어서의 경우와 마찬가지로, 접속 배선(2)에 인접하여, 그 외주부가 선 형상으로 형성된 더미 패턴(3)이 마련되어 있다. 이 경우에는, 층 L1의 상면이 접속 배선(2) 및 더미 패턴(3)이 배치되는 층 L2의 베이스면(1)으로 된다.
이 실시예 5에서는, 층 L2에 있어서 더미 패턴(3)을 구성하는 평면 형상 부분(3a) 및 선 형상 부분(3b)이, 각각, 도전성의 접촉자(52)를 거쳐서, 기판(51)으로 접속되어 있다. 이러한 구조에 의하면, 더미 패턴(3)을 구성하는 평면 형상 부분(3a) 및 선 형상 부분(3b)이 전기적으로 고립되어 플로팅 상태로 되는 것을 회피하여, 더미 패턴(3)의 전위를 안정하게 유지하는 것이 가능해진다. 이 결과, 더미 패턴(3)의 불안정한 전위에 근거하여 배선 지연의 발생을 회피할 수 있다.
(실시예 6)
도 6은 본 발명의 실시예 6에 따른 반도체 장치 내부의 배선 구조의 일부를 개략적으로 나타내는 종단면도이다. 이 도에서는, 반도체 장치(60)의 기판(51) 상에 마련된 3층 L1, L2 및 L3이 나타내어져 있다. 이들의 층 L1, L2 및 L3은 상기 실시예 5에 있어서의 경우와 마찬가지로, 그 범위에 대하여, 절연성의 층간막(53),(55) 및 (57)에 의해 규정되고, 층간막(53),(55) 및 (57)은, 각 층 L1, L2 및 L3에 포함되는 구성(예컨대 소자, 접속 배선)을 밀봉하고 있다. 층 L2에는, 상기 실시예 1에 있어서의 경우와 마찬가지로, 접속 배선(2)에 인접하여, 그 외주부가 선 형상으로 형성된 더미 패턴(3)이 마련되어 있다.
이 실시예 6에서는, 상기 더미 패턴(3)을 구성하는 평면 형상 부분(3a) 및 선 형상 부분(3b)이, 각각, 도전성의 접속자(61)를 거쳐서, 그 더미 패턴(3)이 형성된 층 L2의 상단 측의 층 L3에 형성된 접속 배선(62)과 접속되어 있다. 또한, 이 경우에는, 층 L2에 있어서의 접속 배선(2)이 접촉 소자(63),(65)를 거쳐서, 기판(51), 상단 측의 층 L3에 있어서의 접속 배선(62)에 접속되어 있다.
이러한 구조에 의하면, 더미 패턴(3)을 구성하는 평면 형상 부분(3a) 및 선 형상 부분(3b)이 전기적으로 고립되어 플로팅 상태로 되는 것이 회피되어, 더미 패턴(3)의 전위를 안정하게 유지하는 것이 가능해진다. 이 결과, 더미 패턴(3)이 불안정한 전위에 근거하는 배선 지연의 발생을 회피할 수 있다.
또, 본 발명은 예시된 실시예에 한정되는 것이 아니고, 본 발명의 요지를 일탈하지 않는 범위에 있어서, 여러 가지의 개량 및 설계 상의 변경이 가능한 것은 말할 것도 없다.
이상의 설명으로부터 분명한 바와 같이, 본원의 청구항 1에 따른 발명에 의하면, 기판 상에 복수의 층이 마련되고, 각 층에 소정의 소자 및 그 소자를 접속하는 접속 배선이 형성되어 이루어지는 다층 배선 구조를 구비한 반도체 장치에 있어서, 더미 패턴이 적어도 외주부에 있어서 선 형상으로 형성되고, 선 형상에 형성된 부분과 그 내측 부분의 간격이 상기 접속 배선과 선 형상으로 형성된 부분의 간격 이하로 설정되어 있기 때문에, 접속 배선과 더미 패턴 사이보다도, 더미 패턴 내에서 좁은 공간이 형성되고, 노광에 의한 사진 제판을 이용하여 패터닝을 실행할 때에, 단락 불량의 가능성을 더미 패턴 내로 억제하는 것이 가능해진다. 이 결과, 반도체 장치에 있어서, 더미 패턴과 접속 배선 사이의 단락 불량에 대한 마진을 향상시켜, 단락 불량에 의한 생산율 저하를 개선할 수 있다.
또한, 본원의 청구항 2에 따른 발명에 의하면, 기본적으로는, 청구항 1에 따른 발명과 마찬가지의 효과를 얻을 수 있고, 그 위에, 상기 더미 패턴이 그 외주부에서 선 형상으로 형성된 부분의 내측에서, 또한, 선 형상으로 형성되어 있기 때문에, 반도체 장치에 있어서, 더미 패턴과 접속 배선 사이의 단락 불량에 대한 마진을 한층 향상시켜, 단락 불량에 의한 생산율 저하를 개선할 수 있다.
또한, 본원의 청구항 3에 따른 발명에 의하면, 기본적으로는, 청구항 1에 따른 발명과 마찬가지의 효과를 얻을 수 있고, 그 위에, 상기 더미 패턴이, 고립된 접속 배선에 대하여, 그 접속 배선의 양측에 마련되어 있기 때문에, 더미 패턴과 접속 배선 사이의 단락 불량에 대한 마진을 한층 향상시키고, 단락 불량에 의한 생산율 저하를 개선할 수 있다.
또한, 본원의 청구항 4에 따른 발명에 의하면, 기본적으로는, 청구항 1에 따른 발명과 마찬가지의 효과를 얻을 수 있고, 그 위에, 상기 더미 패턴을 구성하는 각 부분이, 각각, 도전성의 접촉자를 거쳐서, 기판에 접속되어 있기 때문에, 상기 각 부분이, 전기적으로 고립되어 플로팅 상태로 되는 것이 회피되고, 더미 패턴의 전위를 안정하게 유지하는 것이 가능해진다. 이 결과, 더미 패턴의 불안정한 전위에 근거하는 배선 지연의 발생을 회피할 수 있다.
또한, 본원의 청구항 5에 따른 발명에 의하면, 기본적으로는, 청구항 1에 따른 발명과 마찬가지의 효과를 얻을 수 있고, 그 위에, 상기 더미 패턴을 구성하는 각 부분이, 각각, 도전성의 접촉자를 거쳐서, 그 더미 패턴이 형성된 층의 상단 측의 층에 형성된 접속 배선에 접속되어 있기 때문에, 상기 더미 패턴을 구성하는 각 부분이, 각각, 도전성의 접촉자를 거쳐서, 기판에 접속되어 있으므로, 상기 각 부분이 전기적으로 고립되어 플로팅 상태로 되는 것을 회피하여, 더미 패턴의 전위를 안정하게 유지하는 것이 가능해진다. 이 결과, 더미 패턴이 불안정한 전위에 근거하는 배선 지연의 발생을 회피할 수 있다.

Claims (5)

  1. 기판 상에 복수의 층이 마련되고, 각 층에 소정 소자 및 상기 소자를 전기적으로 접속하는 접속 배선이 형성되어 이루어진 다층 배선 구조를 구비한 반도체 장치에 있어서,
    상기 각 층의 소정 영역에, 상기 접속 배선과 대략 동일한 높이를 갖는 더미 패턴이, 그 외주부가 접속 배선에 인접되도록 마련되어 있고,
    상기 더미 패턴이 적어도 외주부에 있어서 선 형상으로 형성되고, 선 형상으로 형성된 부분과 그 내측 부분의 간격이, 상기 접속 배선과 선 형상으로 형성된 부분의 간격 이하로 설정되어 있는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 더미 패턴이 그 외주부에 있어서 선 형상으로 형성된 부분의 내측에도, 또한, 선 형상으로 형성되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 더미 패턴이 고립된 접속 배선에 대하여, 상기 접속 배선의 양측에 마련되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 더미 패턴을 구성하는 각 부분이 각각 도전성의 접촉자를 거쳐, 기판에 접속되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서,
    상기 더미 패턴을 구성하는 각 부분이, 각각, 도전성의 접촉자를 거쳐, 상기 더미 패턴이 형성된 층의 상단 측의 층에 형성된 접속 배선에 접속되어 있는 것을 특징으로 하는 반도체 장치.
KR10-2001-0008318A 2000-06-19 2001-02-20 반도체 장치 KR100396100B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000182944A JP2002009073A (ja) 2000-06-19 2000-06-19 半導体装置
JP2000-182944 2000-06-19

Publications (2)

Publication Number Publication Date
KR20010113457A KR20010113457A (ko) 2001-12-28
KR100396100B1 true KR100396100B1 (ko) 2003-08-27

Family

ID=18683600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0008318A KR100396100B1 (ko) 2000-06-19 2001-02-20 반도체 장치

Country Status (5)

Country Link
US (1) US6414393B2 (ko)
JP (1) JP2002009073A (ko)
KR (1) KR100396100B1 (ko)
DE (1) DE10107710A1 (ko)
TW (1) TW486789B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005370A (ja) * 2003-06-10 2005-01-06 Renesas Technology Corp 半導体装置の配線構造
US8410571B2 (en) * 2006-07-12 2013-04-02 United Microelectronics Corp. Layout of dummy patterns
US7566647B2 (en) * 2006-07-12 2009-07-28 United Microelectronics Corp. Method of disposing and arranging dummy patterns
JP2009081268A (ja) * 2007-09-26 2009-04-16 Nec Electronics Corp ヒロックの発生状況の評価パターン及びそれを備えた基板、並びに評価方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100230421B1 (ko) * 1997-04-22 1999-11-15 윤종용 반도체장치의 더미패턴 형성방법

Also Published As

Publication number Publication date
JP2002009073A (ja) 2002-01-11
US20010052649A1 (en) 2001-12-20
TW486789B (en) 2002-05-11
DE10107710A1 (de) 2002-01-10
KR20010113457A (ko) 2001-12-28
US6414393B2 (en) 2002-07-02

Similar Documents

Publication Publication Date Title
US8513115B2 (en) Method of forming an interconnect structure having an enlarged region
KR100396100B1 (ko) 반도체 장치
JP2009182228A (ja) 配線回路基板およびその製造方法
JP4536515B2 (ja) 集積回路を接続するための基板
US20110309522A1 (en) Semiconductor integrated circuit device comprising different level interconnection layers connected by conductor layers including conductor layer for redundancy
JPH06318589A (ja) 半導体集積回路装置
US6274934B1 (en) Semiconductor device and method of manufacturing thereof
JP2009169366A (ja) レチクル、配線およびビアのレイアウト方法、および半導体装置の製造方法
US7196421B2 (en) Integrated circuit having at least one metallization level
KR100506045B1 (ko) 반도체 소자의 제조방법
KR101173316B1 (ko) 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에의해 제조된 인쇄 회로기판
CN107293527B (zh) 具接垫间距改良结构的半导体元件
JP2009218526A (ja) クロック配線構造、半導体装置、及び半導体装置の製造方法
KR200309911Y1 (ko) 다층 배선
KR100668863B1 (ko) 반도체 소자 및 그 제조방법
KR20020031491A (ko) 더미패턴을 이용한 더미 커패시터 및 그 형성방법
JP2024140456A (ja) 回路基板
KR0179707B1 (ko) 반도체 장치의 다층 배선구조 및 그 제조방법
KR940005609B1 (ko) 단차가 없는 도전층 패턴 제조방법
KR20040038139A (ko) 반도체 소자의 텅스텐 콘택 플러그 형성방법
JPH10242647A (ja) 薄膜多層配線基板の層間接続構造
KR20070036218A (ko) 광학근접보정을 이용한 반도체소자의 금속배선 형성 방법
JPS6081841A (ja) 半導体装置
KR19990012275A (ko) 반도체 장치의 콘택홀 형성 방법
JP2000150638A (ja) 半導体装置の配線構造及びその形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080808

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee