KR101173316B1 - 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에의해 제조된 인쇄 회로기판 - Google Patents

인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에의해 제조된 인쇄 회로기판 Download PDF

Info

Publication number
KR101173316B1
KR101173316B1 KR1020060064639A KR20060064639A KR101173316B1 KR 101173316 B1 KR101173316 B1 KR 101173316B1 KR 1020060064639 A KR1020060064639 A KR 1020060064639A KR 20060064639 A KR20060064639 A KR 20060064639A KR 101173316 B1 KR101173316 B1 KR 101173316B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
window slit
forming
window
Prior art date
Application number
KR1020060064639A
Other languages
English (en)
Other versions
KR20080005818A (ko
Inventor
윤성호
이성규
김동민
황정호
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020060064639A priority Critical patent/KR101173316B1/ko
Publication of KR20080005818A publication Critical patent/KR20080005818A/ko
Application granted granted Critical
Publication of KR101173316B1 publication Critical patent/KR101173316B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에 의해 제조된 인쇄 회로기판에 관한 것으로, 본 발명에 따른 제조방법은 적어도 둘 이상의 베이스 일 면에 인쇄 회로기판의 제어회로를 구성하기 위한 회로패턴을 형성한 후에 상기 회로패턴과 인쇄 회로기판에 장착되는 소자 간의 배선을 위한 윈도우 슬릿의 형성을 위하여 윈도우 슬릿 기초 부재를 형성하는 단계와; 인쇄 회로기판의 기초 부재를 형성시키는 과정에서 회로패턴과 인쇄 회로기판에 장착되는 소자 간의 배선을 위한 윈도우 슬릿 기초부재를 제거하여 윈도우 슬릿을 형성시키는 단계를 포함하여 구성될 수 있다.
이와 같은 구성을 통하여 본 발명은 윈도우 슬릿의 형성시 물리적인 힘이 가해지지 않는 공정을 통해 수행되기 때문에 버르가 발생 되지 않고, 따라서 버르에 의한 배선의 불량 요인이 원천적으로 방지될 수 있으며, 윈도우 슬릿과 회로패턴 간의 공차를 최대한으로 줄일 수 있는 한편, 공정의 간이화와 제조비용의 절감이 가능하다.
윈도우 슬릿, 보드 온 칩, 에칭, 버르, 회로패턴

Description

인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에 의해 제조된 인쇄 회로기판{METHOD FOR MANUFACTURING PRINTED CIRCUIT BOARD AND PRINTED CIRCUIT BOARD MANUFACTURED BY THE SAME}
도 1은 본 발명의 일 실시예에 따른 인쇄 회로기판의 윈도우 슬릿 형성하기 위한 공정 중 베이스에 회로패턴을 형성시키기 위한 마스크의 형성과정을 나타내는 단면도이다.
도 2는 도 1에 도시된 마스크를 이용하여 베이스에 회로패턴이 형성된 상태를 나타내는 단면도이다.
도 3은 도 2에 도시된 회로패턴이 형성된 베이스의 상부에 다른 마스크를 형성시켜 윈도우 슬릿 형성 부재를 형성시키는 과정을 나타내는 단면도이다.
도 4는 도 3에 의해 윈도우 슬릿 형성 부재가 형성된 상태를 나타내는 단면도이다.
도 5는 인쇄 회로기판 기초 부재를 형성하는 과정 중 하나로 도 2에 도시된 것과 같이 회로패턴이 형성된 베이스와 도 4에 도시된 것과 같이 회로패턴과 윈도우 슬릿 형성 부재가 형성된 베이스를 합착시킨 상태를 나타내는 단면도이다.
도 6은 인쇄 회로기판 기초 부재를 형성하는 과정 중 하나로 베이스를 제거한 후에 베이스가 배치된 위치에 일부 회로패턴이 노출되도록 절연막이 형성된 상 태를 나타내는 단면도이다.
도 7은 절연물질에 의해 분리된 회로패턴을 전기적으로 연결시키기 위하여 비아가 형성된 상태를 나타내는 단면도이다.
도 8은 윈도우 슬릿 형성 부재를 제거하기 위하여 또 다른 마스크를 형성시킨 상태를 나타내는 단면도이다.
도 9는 윈도우 슬릿 형성 부재를 제거하여 윈도우 슬릿이 형성된 인쇄 회로기판의 구조를 나타내는 단면도이다.
도 10은 도 9에 도시된 인쇄 회로기판의 평면도이다.
도 11은 도 9에 도시된 인쇄 회로기판에 소자가 장착되어 배선된 상태를 나타내는 단면도이다.
도 12는 본 발명의 일 실시예에 따른 인쇄 회로기판의 제조방법를 나타내는 흐름도이다.
도 13은 도 12에 도시된 공정 중 인쇄 회로기판 기초 부재를 형성시키는 과정을 구체적으로 나타낸 흐름도이다.
*도면의 주요 부분에 대한 설명*
10 ... 제 1 베이스 10-1 ... 제 2 베이스
11 ... 제 1 회로패턴 11-1 ... 제 2 회로패턴
12 ... 윈도우 슬릿 형성 부재 12-1 ... 윈도우 슬릿
13 ... 절연 부재 14 ... 제 1 절연막
14-1 ... 제 2 절연막 15 ... 비아(Via)
20,30 ... 마스크 40 ... 제 1 마스크
40-1 ... 제 2 마스크 100 ... 인쇄 회로기판
100a,100b,100c,100d ... 인쇄 회로기판 기초 부재
110 ... 소자 111 ... 연결선
본 발명은 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에 의해 제조된 인쇄 회로기판에 관한 것이다.
일반적으로 PCB(Printed Circuit Board)라 불리 우는 인쇄 회로기판은 배선이 집적되어 다양한 소자들이 실장 되거나 소자 간의 전기적 연결이 가능하도록 구성되는 부품이다.
기술의 발전에 따라 다양한 형태와 다양한 기능을 갖게 되는 인쇄 회로기판이 제조되고 있고, 이러한 종류의 인쇄 회로기판 중에는 램(Ram), 메인보드, 랜 카드 등과 같은 인쇄 회로기판이 생산되고 있다. 특히 램과 같이 고속의 연산 성능이 요구되는 제품들은 전송 속도를 더욱 증가시키기 위하여 기존의 리드 프레임(Lead Frame)을 대체하게 되는 보드 온 칩(Board On Chip : BOC)을 이용하는 제품이 상용화되고 있다.
상기 BOC는 인쇄 회로기판에 일 회로패턴으로부터 다른 일 회로패턴에 이르는 관통구멍으로 형성되는 윈도우 슬릿(Window Slit)을 형성시키고, 상기 윈도우 슬릿에 인쇄 회로기판과 함께 회로를 구성하게 되는 소자를 장착하여 인쇄 회로기판관 소자가 전기적으로 연결될 수 있도록 구성된다. 이와 같이 구성되는 BOC는 인쇄 회로기판의 소자가 장착될 영역에 관통구멍(즉, 윈도우 슬릿)을 형성시켜야만 하는데, 이와 같은 윈도우 슬릿을 형성시키기 위해서, 종래에는 라우팅 가공 방식 또는 금형을 이용한 펀칭 가공 방식 등이 이용되고 있다.
그러나, 윈도우 슬릿을 형성시키기 위한 이들 가공 방식은 모두가 아래와 같은 문제점을 가지고 있다. 즉, 라우팅 가공 방식에 의하면, 소자와의 배선을 위해서 윈도우 슬릿의 테두리에 인접하여 형성되는 회로패턴이 고속으로 회전하는 라우터 비트에 의해 버르(Burr)가 발생되는 문제점이 있다. 이와 같이 발생 되는 버르는 배선의 불량을 유발하게 되고, 또한 주변 회로패턴과 전기적인 쇼트를 유발시키는 문제를 일으키기도 한다. 따라서, 종래에는 라우팅 가공 방식에 의해 윈도우 슬릿을 형성시키는 과정에서 발생 되는 버르를 제거하기 위하여 필수적으로 쉐이빙 라우팅 과정(일종의 연마 공정)을 거쳐야만 한다.
또한, 금형을 이용한 펀칭 가공 방식의 경우에 있어서는 펀칭에 의해서도 소자와의 배선을 위해서 윈도우 슬릿의 테두리에 인접하여 형성되는 회로패턴이 말끔하게 절삭되지 않기 때문에 펀칭 가공 공정에 의해서도 버르(Burr)가 발생 되는 문제점이 있다. 위에서 설명한 바와 같이 발생 된 버르는 배선의 불량을 유발하게 되고, 또한 주변 회로패턴과 전기적인 쇼트를 유발시키는 문제를 일으키기도 한다. 따라서, 펀칭 가공 방식에 있어서도 윈도우 슬릿을 형성시키는 과정에서 발생 되는 버르를 제거하기 위하여 필수적으로 쉐이빙 라우팅 과정(일종의 연마 공정)을 거쳐 야만 한다.
또한, 금형을 이용한 펀칭 가공의 경우에는 구비되어야 하는 금형이 매우 고가이고, 금형과 회로패턴과의 공차를 미세하게 조절해야하는 번거로움이 발생하게 된다. 더욱이 펀칭 공차는 윈도우 슬릿과 회로패턴과의 공차를 더욱 크게 발생시키게 되기 때문에 배선의 불량은 더욱 커질 수 있게 된다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위한 것으로 그 일 목적은 윈도우 슬릿의 테두리에 인접한 회로패턴에 버르 등과 같은 배선의 불량 요인이 발생되지 않도록 하면서 윈도우 슬릿을 형성시키고자 하는 것이다.
본 발명의 다른 일 목적은 보드 온 칩(Board On Chip) 구조의 인쇄 회로기판에 형성되는 윈도우 슬릿의 가공시 윈도우 슬릿과 회로패턴 간의 공차를 최소화 할 수 있도록 하는 것이다.
본 발명의 또 다른 일 목적은 보드 온 칩(Board On Chip) 구조의 인쇄 회로기판에 형성되는 윈도우 슬릿을 보다 간단한 공정을 통해 형성시킬 수 있도록 하는 데에 있다.
본 발명의 또 다른 일 목적은 보다 저가의 공정을 통해 보드 온 칩(Board On Chip) 구조의 인쇄 회로기판에 형성되는 윈도우 슬릿을 형성시킬 수 있도록 하는 데에 있다.
본 발명은 상기와 같은 문제들을 해결하고 동시에 본 발명에 따른 목적들을 이루기 위한 인쇄 회로기판의 제조방법과 상기 제조방법에 의해 제조된 인쇄 회로기판을 제공한다.
본 발명의 일 실시 형태에 따른 인쇄 회로기판의 제조방법은 적어도 둘 이상의 베이스 일 면에 인쇄 회로기판의 제어회로를 구성하기 위한 회로패턴을 형성한 후에 상기 회로패턴과 인쇄 회로기판에 장착되는 소자 간의 배선을 위한 윈도우 슬릿의 형성을 위하여 윈도우 슬릿 기초 부재를 형성하는 단계와; 인쇄 회로기판의 기초 부재를 형성시키는 과정에서 회로패턴과 인쇄 회로기판에 장착되는 소자 간의 배선을 위한 윈도우 슬릿 기초부재를 제거하여 윈도우 슬릿을 형성시키는 단계를 포함할 수 있다.
또한, Z본 발명의 다른 일 실시 형태에 따른 인쇄 회로기판은 위에서 설명한 기술적 특징을 포함할 수 있게 된다. 이와 같은 인쇄 회로기판은 회로패턴을 보호하기 위한 절연막과 상기 절연막의 일부 영역이 개방되어 회로패턴 중 일 부 영역이 외부로 노출되도록 형성되고, 컨택 부재(contact member)가 개방되는 다수개의 층으로 구성되는 회로 패턴들 사이에 각 층의 회로패턴이 서로 전기적으로 분리되도록 유전체가 적층되며, 상기 유전체에 의해 절연되는 상태로 상기 각 층간 회로 패턴의 전기적 연결을 위한 비아 및 소자의 장착을 위하여 관통되는 상태의 윈도우 슬릿을 포함하는 인쇄 회로기판으로 상기 소자의 장착을 위하여 형성되는 윈도우 슬릿이 위의 방법에 의해 형성될 수 있다.
여기서, 인쇄 회로기판의 기초 부재를 형성시키는 과정은 회로패턴이 서로 마주하도록 절연체를 이용하여 둘 이상의 베이스를 합착시키는 단계와; 베이스를 제거하고 베이스가 존재하던 위치에 절연막을 형성시키는 단계와; 서로 마주하도록 형성되는 양측의 회로패턴이 전기적으로 연결되도록 비아를 형성시키는 단계를 포함할 수도 있다.
그리고, 윈도우 슬릿 기초 부재의 형성은 레지스트 물질로 형성되는 마스크를 이용하여 증착 또는 도금 과정을 거쳐 형성시킬 수도 있고, 또는, 레지스트 물질로 형성되는 마스크를 이용하여 마스크로 이용되는 레지스트 물질과는 다른 물질로 제거되는 다른 레지스트 물질로 형성시킬 수도 있다.
여기서, 윈도우 슬릿 기초 부재를 증착 또는 도금 과정을 통해 형성시키는 경우에는 윈도우 슬릿 기초 부재의 제거시 에칭과정을 통해 제거시킬 수도 있으며, 이때, 윈도우 슬릿 기초 부재를 증착 또는 도금과 에칭을 할 수 있는 금속을 이용할 수도 있다. 그리고, 이와 같은 금속으로 구리를 이용할 수도 있다.
또한, 윈도우 기초 부재는 비아를 형성시키기 전 또는 비아를 형성시킨 후에 제거시켜 윈도우 슬릿을 형성시킬 수도 있다.
회로패턴 중 일부 영역이 소자 또는 다른 인쇄 회로기판과의 전기적 연결을 위하여 일 측면이 외부에 노출되도록 절연부재에 묻히는 상태로 형성시킬 수도 있다.
그리고, 윈도우 슬릿을 통해 어느 일 측의 회로패턴과 소자 간에 전기적 연결을 위한 배선을 하여 인쇄 회로기판에 소자를 장착시킬 수도 있다.
상기와 같은 본 발명의 특징들에 대한 이해를 돕기 위하여 이하 본 발명의 실시예들을 통해 본 발명에 따른 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제 조 방법에 의해 제조된 인쇄 회로기판을 설명한다.
이하 설명되는 실시예들에 의해 본 발명이 제한되는 것이 아니라 아래 설명되는 실시예들과 같이 본 발명이 실시될 수 있다는 것을 일 예로 하여 설명한 것이다. 즉, 본 발명은 아래 설명된 실시예를 통해 본 발명의 요지 범위 내에서 다양한 변형 실시가 가능하며, 이러한 변형 실시예는 본 발명의 요지 범위 내에 속한다 할 것이다.
이하 설명되는 실시예의 이해를 돕기 위하여 첨부된 도면에 기재된 부호에 있어서, 각 실시예에서 동일한 작용을 하게 되는 구성요소 중 관련된 구성요소는 동일 연장 선상의 숫자로 표기하였다.
그리고, 이하 설명되는 실시예는 본 발명의 기술적인 특징을 이해시키기에 가장 적합한 실시예들을 기초로 하여 설명될 것이다. 또한, 이하 설명되는 실시예에서는 복층의 구조를 갖는 인쇄 회로기판을 기초로 하여 설명되나 다수개의 층으로 구성되는 회로기판을 제조하는 과정은 이하 설명되는 실시예를 통해 충분히 이해될 수 있을 것이다.
도 1을 참조하여 보면, 회로패턴을 형성시키기 위하여 마스크(20)가 형성되는 과정을 나타나 있다. 상기 마스크(20)는 회로패턴(11,11-1)을 형성시키기 위한 베이스(10,10-1) 상에 감광성 포토 레지스트 등을 이용하여 회로설계에 따른 회로패턴(11,11-1)과 동일한 패턴을 갖는 마스크(20)를 형성시킨다(S1).
상기 도 1에는 제 1 베이스(10)를 기초로 하여 나타내었으나, 이하 설명되는 바와 같이 상기 제 1 베이스와 절연부재(13)를 통해 합착 되는 제 2 베이스(10-1) 상에 형성되는 마스크도 동일한 과정을 통해 제 2 회로패턴(11-1)을 형성시킬 수 있다. 다만, 제 2 회로패턴(11-1)은 설계 사양에 따라 상기 제 1 회로패턴(11)과 다른 패턴으로 형성될 수 있다. 여기서, 상기 베이스(10)는 이하 설명되는 바와 같이 윈도우 슬릿 기초부재(12)가 금속 재질로 형성될 때, 증착 또는 도금 공정이 용이하게 이루어질 수 있도록 하기 위하여 금속 재질로 구성될 수 있으며, 상기 금속 재질의 일 예로는 이하 설명되는 바와 같이 베이스의 제거가 용이하게 될 수 있도록 하기 위하여 구리를 이용할 수도 있다.
상기 마스크(20)를 이용하여 증착 또는 도금 과정과 같은 일반적으로 잘 알려져 있는 공정을 통해 상기 베이스(10,10-1)에는 제 1 회로패턴(11) 및 제 2 회로패턴(11-1)이 형성된다.
이와 같이 회로패턴이 형성되는 어느 일 베이스에는 상기 회로패턴이 형성된 면과 동일한 면에 윈도우 슬릿을 형성시키기 위한 기초부재를 더 형성시키기 위하여 마스크가 형성된다. 지금 설명되는 실시예에서는 윈도우 슬릿(12-1)을 형성시키기 위한 윈도우 슬릿 기초부재(12)가 형성되는 제 1 베이스(10)를 중점으로 하여 설명하도록 하겠다.
상기 단계(S1) 이후에는 윈도우 슬릿 기초부재 형성단계(S2)로 위에서 언급한 바와 같이 제 1 베이스(10)의 제 1 회로패턴(11)이 형성된 면과 동일한 면에 윈도우 슬릿 기초부재(12)를 형성시키기 위하여 마스크(30)가 형성된다. 상기 마스크(30)는 위에서 설명한 제 1 회로패턴(11)을 형성시키기 위한 마스크(20)와 같이 감광성 포토 레지스트를 이용하여 형성될 수 있다. 상기 마스크(30)를 통해 윈도우 슬릿 기초부재(12)는 증착 또는 도금 공정을 통해 형성될 수도 있다. 이때, 상기 윈도우 슬릿 기초부재(12)는 이후 설명되는 단계(S4)에서와 같이 에칭 공정을 통해 상기 윈도우 슬릿 기초부재(12)의 제거하기 위해서는 에칭이 가능한 물질로 형성되어야 한다. 이와 같은 물질로는 금속이 적합할 수가 있고, 금속 중에서 에칭이 가장 용이한 구리를 이용할 수도 있다. 다만, 이하 설명되는 바와 같이 다른 물질로도 윈도우 슬릿 기초부재(12)의 형성이 가능하기 때문에 윈도우 슬릿 기초부재(12)로 적용되는 물질은 금속에 한정되지 않는다.
즉, 상기 윈도우 슬릿 기초부재(12)는 상기 증착 또는 도금 공정에 형성되는 것 이외에도 상기 윈도우 슬릿 기초부재(12)를 형성시키기 위한 마스크(30)와는 다른 물질에 의해 제거될 수 있는 다른 물질의 레지스트를 이용하여 형성될 수도 있다.
즉, 상기 윈도우 슬릿 기초부재(12)는 어떠한 특정 물질에 한정되는 것이 아니라 공정의 수행을 용이하게 할 수 있는 물질이면 적용이 가능하다. 또한, 윈도우 슬릿 기초부재(12)를 형성시키는 공정 또한, 상기 언급된 공정 이외에도 적용 가능한 물질에 적합한 공정으로 수행될 수 있다.
상기 마스크(30)를 통해 윈도우 슬릿 기초부재(12)를 증착이나 도금 또는 레지스트를 통해 형성된 후에는 상기 윈도우 슬릿 기초부재(12)를 형성시키기 위한 마스크(30)가 제거되어 도 4에 도시된 것과 같이 제 1 베이스(10)의 어느 일 면에 제 1 회로패턴(11)과 동일한 면에 윈도우 슬릿 기초부재(12)가 형성된다. 상기 윈도우 슬릿 기초부재(12)는 상기 윈도우 슬릿(12-1)이 형성되어야 하는 위치에 형성 되며, 이때, 상기 제 1 회로패턴(11) 또는 제 2 회로패턴(11-1) 중 외부로 노출되는 회로패턴의 영역과 인접한 범위 또는 접하는 범위로 형성될 수 있다.
상기와 같이 어느 일 베이스에 회로패턴이 형성되고, 다른 일 베이스에 회로패턴과 윈도우 슬릿 기초부재가 형성된 후에는 상기 두 베이스가 절연부재를 포함하도록 구성하고 두 베이스 사이의 회로패턴이 횔로설계 사양에 따라 전기적으로 연결되도록 구성하여 인쇄 회로기판 기초부재를 형성하게 된다(S3).
상기와 같이 인쇄 회로기판 기초부재를 형성시키는 과정 중 처음 과정으로는 제 1 베이스(10)에 윈도우 슬릿 기초부재(12)가 형성된 후, 상기 제 1 베이스(10)와 다른 제 2 베이스(10-1)를 절연부재(13)에 의해 서로 전기적으로 이격 되도록 합착시킨다(S3a).
상기와 같이 절연부재(13)를 통해 회로패턴이 형성된 베이스와 회로패턴과 윈도우 슬릿 기초부재가 형성된 베이스를 합착시킨 후에 각 베이스(10,10-1)를 제거시킨다. 상기 각 베이스(10,10-1)가 제거된 위치에는 각 회로패턴(11,11-1)이 외부로 노출되지 않도록 절연막(14,14-1)을 형성시킨다(S3b). 이때, 각 절연막(14,14-1)은 상기 윈도우 슬릿 기초부재(12)는 물론 상기 윈도우 슬릿 기초부재(12)와 인접한 위치 또는 상기 윈도우 슬릿 기초부재(12)와 접한 위치에 있는 제 1 회로패턴(11) 또는 제 2 회로패턴(11-1) 중 일부의 영역이 노출되도록 형성될 수 있다.
상기와 같이 절연막(14,14-1)이 형성된 후에는 도 7에 도시된 것과 같이 제 1 회로패턴(11)과 제 2 회로패턴(11-1)이 전기적으로 연결될 수 있도록 비아(15)를 형성시키게 된다. 이때 비아(15)를 형성시키는 방식은 드릴링 작업을 통해 구멍을 형성시킨 후에 도금 등의 방식을 통해 상기 드릴링 작업에 의해 형성된 구멍에 전기 전도층을 형성시키는 공정으로 수행될 수 있다.
이와 달리 상기 비아(15)를 형성시키는 과정은 제 1 베이스(10)와 제 2 베이스(10-1)를 제거한 후에 제 1 절연막(14)과 제 2 절연막(14-1)을 형성시키 전에 수행될 수도 있다. 이와 같이 상기 비아(15)의 형성단계가 선택 가능한 이유는 회로패턴(11,11-1)이 각 베이스(10,10-1)의 일 면 상에 형성되어 일 측면을 제외한 나머지 부분이 절연부재(13)에 묻히는 상태로 형성되기 때문에 가능하다. 또한, 상기 설명과 같이 각 회로패턴(11,11-1)이 절연부재(13)에 묻히는 상태로 형성되기 때문에 컨택부재(도시되지 않음)의 결합도와 회로패턴(11,11-1) 자체의 박리현상을 방지할 수도 있게 된다.
윈도우 기초부재를 제거하게 된다(S4). 상기와 같이 비아(15)가 형성된 이후에는 도 8에 도시된 것과 같이 윈도우 슬릿 기초부재(12)를 제거하기 위하여 제 1 마스크(40)와 제 2 마스크(40-1)를 형성시킨다. 상기 제 1 마스크(40)와 제 2 마스크(40-1)는 윈도우 슬릿 기초부재(12)를 제거하기 위한 것으로 제 1 마스크(40)와 제 2 마스크(40-1)는 에칭 공정을 통해 윈도우 슬릿 기초부재(12)를 제거할 경우에 적용되는 것이 바람직하다. 따라서, 에칭 공정이 아닌 다른 공정에 의해 상기 윈도우 슬릿 기초부재(12)를 제거하는 경우에는 제 1 마스크(40)와 제 2 마스크(40-1)를 형성시키지 않을 수도 있다. 즉, 상기 설명된 바와 같이 예를 들어 감광성 포토 레지스트와 같은 물질로 제 1 마스크(40)와 제 2 마스크(40-1)를 형성시킨 경우에 는 제 1 마스크(40)와 제 2 마스크(40-1)를 형성시키지 않고서도 상기 윈도우 슬릿 기초부재(12)의 제거가 가능하다.
상기 단계(S4)를 통해 윈도우 슬릿 기초부재(12)를 제거하게 되면, 도 9에 도시된 것과 같이 인쇄 회로기판(100)은 설계 사양에 따라 소자(110)가 장착되는 위치에 윈도우 슬릿(12-1)이 형성된다.
이와 같은 공정을 통해 소자(110)의 장착을 위한 윈도우 슬릿(12-1)이 기계적인 가공에 의하지 아니하고 형성되기 때문에 회로패턴(11,11-1)이 물리적인 힘을 받지 않게 되어 버르가 전혀 발생 되지 않게 된다. 다시 말해서 배선의 불량이나 윈도우 슬릿과 회로패턴 간의 공차에 의한 문제가 전혀 발생되지 않는 것을 알 수 있게 된다.
상기 과정을 통해 인쇄 회로기판(100)이 제조된 후에는 상기 인쇄 회로기판(100)의 어느 일 측에 소자(110)를 장착하고, 어느 일 회로패턴, 예를 들어 제 1 회로패턴(11)의 노출된 영역(즉, 연결단자)에 연결선(111)으로 소자(110)와 회로패턴(11)을 전기적으로 연결하게 된다. 이와 같은 과정을 통해 보드 온 칩 구조의 인쇄 회로기판(100)을 구성할 수 있게 된다.
상기와 같이 설명된 인쇄 회로기판의 제조방법은 상기 설명된 각 단계를 순차적으로 수행하여 제조되어야만 하는 것이 아니라 설계 사양에 따라 상기 각 공정의 단계가 본 발명의 기술적 사상의 범위 내에서 다양한 변형을 포함 할 수 있도록 선택적으로 혼용되어 수행될 수도 있다.
이상에서와 같이 본 발명에 따르면, 소자가 장착되어 보드 온 칩 구조의 인쇄 회로기판에 형성되는 윈도우 슬릿의 형성시 윈도우 슬릿의 테두리에 인접한 회로패턴에 물리적인 힘이 가해지지 않기 때문에 윈도우 슬릿의 테두리와 회로패턴에 버르가 발생되지 않는다. 따라서, 버르에 의한 배선의 불량 요인이 원천적으로 방지될 수 있다.
또한, 본 발명에 의하면, 물리적인 힘이 가해지지 않는 상태로 보드 온 칩(Board On Chip) 구조의 인쇄 회로기판에 형성되는 윈도우 슬릿을 형성하게 되므로 가공시 윈도우 슬릿과 회로패턴 간의 공차를 최대한으로 줄일 수 있게 된다.
그리고, 또한 본 발명에 의하면, 윈도우 슬릿의 형성을 인쇄 회로기판 기초부재를 형성시키는 과정에 함께 형성시키게 되므로 간단한 공정의 간이화가 가능하게 된다.
그리고, 또한 본 발명에 의하면, 금형을 이용한 가공 고정이 불필요하게 되고, 또한 쉐이빙 라우팅과 같은 부수적인 공정이 불필요하게 되기 때문에 제조비용을 절감할 수 있게 된다.

Claims (16)

  1. 적어도 둘 이상의 베이스 일 면에 인쇄 회로기판의 제어회로를 구성하기 위한 회로패턴을 형성한 후에 상기 회로패턴과 인쇄 회로기판에 장착되는 소자 간의 배선을 위한 윈도우 슬릿의 형성을 위하여 윈도우 슬릿 기초 부재를 형성하는 단계와;
    인쇄 회로기판의 기초 부재를 형성시키는 과정에서 회로패턴과 인쇄 회로기판에 장착되는 소자 간의 배선을 위한 윈도우 슬릿 기초부재를 제거하여 윈도우 슬릿을 형성시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 인쇄 회로기판의 제조방법.
  2. 제 1 항에 있어서, 상기 인쇄 회로기판의 기초 부재를 형성시키는 단계는
    회로패턴이 서로 마주하도록 절연체를 이용하여 둘 이상의 베이스를 합착시키는 단계와;
    베이스를 제거하고 베이스가 존재하던 위치에 절연막을 형성시키는 단계와;
    서로 마주하도록 형성되는 양측의 회로패턴이 전기적으로 연결되도록 비아를 형성시키는 단계를 포함하는 것을 특징으로 하는 인쇄 회로기판의 제조방법.
  3. 제 1 항에 있어서, 상기 윈도우 슬릿 기초 부재의 형성은 레지스트 물질로 형성되는 마스크를 이용하여 증착 또는 도금 과정을 거쳐 형성되는 것을 특징으로 하는 인쇄 회로기판의 제조방법.
  4. 제 1 항에 있어서, 상기 윈도우 슬릿 기초 부재의 제거는 에칭으로 수행되는 것을 특징으로 하는 인쇄 회로기판의 제조방법.
  5. 제 1 항, 제 3 항 또는 제 4 항 중 어느 한 항에 있어서, 상기 윈도우 슬릿 기초 부재는 증착 또는 도금과 에칭을 할 수 있는 금속으로 이루어지는 것을 특징으로 하는 인쇄 회로기판의 제조방법.
  6. 제 5 항에 있어서, 상기 금속은 구리인 것을 특징으로 하는 인쇄 회로기판의 제조방법.
  7. 제 1 항에 있어서, 상기 윈도우 슬릿 기초 부재는 레지스트 물질로 형성되는 마스크를 이용하여 마스크로 이용되는 레지스트 물질과는 다른 물질로 제거되는 다른 레지스트 물질로 형성되는 것을 특징으로 하는 인쇄 회로기판의 제조방법.
  8. 제 1 항에 있어서, 상기 윈도우 기초 부재는 비아를 형성시키기 전 또는 비아를 형성시킨 후에 제거되는 것을 특징으로 하는 인쇄 회로기판의 제조방법.
  9. 제 1 항에 있어서, 상기 회로패턴은 절연물질에 묻히는 상태로 형성되며, 회 로패턴 중 일부 영역이 소자 또는 다른 인쇄 회로기판과의 전기적 연결을 위하여 일 측면이 외부에 노출되도록 형성되는 것을 특징으로 하는 인쇄 회로기판의 제조방법.
  10. 제 1 항에 있어서, 상기 윈도우 슬릿을 형성시킨 후에는 어느 일 측의 회로패턴과 소자 간에 전기적 연결을 위한 배선을 하여 인쇄 회로기판에 소자를 장착하는 단계를 더 포함하는 것을 특징으로 하는 인쇄 회로기판의 제조방법.
  11. 회로패턴을 보호하기 위한 절연막과 상기 절연막의 일부 영역이 개방되어 회로패턴 중 일 부 영역이 외부로 노출되도록 형성되고, 컨택 부재가 개방되는 다수개의 층으로 구성되는 회로 패턴들 사이에 각 층의 회로패턴이 서로 전기적으로 분리되도록 유전체가 적층되며, 상기 유전체에 의해 절연되는 상태로 상기 각 층간 회로 패턴의 전기적 연결을 위한 비아 및 소자의 장착을 위하여 관통되는 상태의 윈도우 슬릿을 포함하는 인쇄 회로기판으로
    상기 소자의 장착을 위하여 형성되는 윈도우 슬릿이 적어도 둘 이상의 베이스 일 면에 인쇄 회로기판의 제어회로를 구성하기 위한 회로패턴을 형성한 후에 상기 회로패턴과 인쇄 회로기판에 장착되는 소자 간의 배선을 위한 윈도우 슬릿의 형성을 위하여 윈도우 슬릿 기초 부재를 형성하는 단계와;
    인쇄 회로기판의 기초 부재를 형성시키는 과정에서 회로패턴과 인쇄 회로기판에 장착되는 소자 간의 배선을 위한 윈도우 슬릿 기초부재를 제거하여 윈도우 슬 릿을 형성시키는 단계를 포함하는 제조방법에 의해 형성되는 윈도우 슬릿인 것을 특징으로 하는 인쇄 회로기판.
  12. 제 11 항에 있어서, 상기 인쇄 회로기판의 기초 부재를 형성시키는 단계는
    회로패턴이 서로 마주하도록 절연체를 이용하여 둘 이상의 베이스를 합착시키는 단계와;
    베이스를 제거하고 베이스가 존재하던 위치에 절연막을 형성시키는 단계와;
    서로 마주하도록 형성되는 양측의 회로패턴이 전기적으로 연결되도록 비아를 형성시키는 단계를 포함하는 제조방법에 의해 형성되는 윈도우 슬릿인 것을 특징으로 하는 인쇄 회로기판.
  13. 제 11 항에 있어서, 상기 윈도우 슬릿 기초 부재는 증착 또는 도금과 에칭을 할 수 있는 금속으로 이루어지는 제조방법에 의해 형성되는 윈도우 슬릿인 것을 특징으로 하는 인쇄 회로기판.
  14. 제 11 항에 있어서, 상기 윈도우 슬릿 기초 부재는 레지스트 물질로 형성되는 마스크를 이용하여 마스크로 이용되는 레지스트 물질과는 다른 물질로 제거되는 다른 레지스트 물질로 형성되는 제조방법에 의해 형성되는 윈도우 슬릿인 것을 특징으로 하는 인쇄 회로기판.
  15. 제 11 항에 있어서, 상기 윈도우 기초 부재는 비아를 형성시키기 전 또는 비아를 형성시킨 후에 제거되는 제조방법에 의해 형성되는 윈도우 슬릿인 것을 특징으로 하는 인쇄 회로기판.
  16. 제 11 항에 있어서, 상기 윈도우 슬릿을 형성시킨 후에는 어느 일 측의 회로패턴과 소자 간에 전기적 연결을 위한 배선을 하여 인쇄 회로기판에 소자를 장착하는 단계를 더 포함하는 제조방법에 의해 형성되는 윈도우 슬릿인 것을 특징으로 하는 인쇄 회로기판.
KR1020060064639A 2006-07-10 2006-07-10 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에의해 제조된 인쇄 회로기판 KR101173316B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060064639A KR101173316B1 (ko) 2006-07-10 2006-07-10 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에의해 제조된 인쇄 회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060064639A KR101173316B1 (ko) 2006-07-10 2006-07-10 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에의해 제조된 인쇄 회로기판

Publications (2)

Publication Number Publication Date
KR20080005818A KR20080005818A (ko) 2008-01-15
KR101173316B1 true KR101173316B1 (ko) 2012-08-10

Family

ID=39215860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060064639A KR101173316B1 (ko) 2006-07-10 2006-07-10 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에의해 제조된 인쇄 회로기판

Country Status (1)

Country Link
KR (1) KR101173316B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101480557B1 (ko) * 2008-07-16 2015-01-08 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307935A (ja) 1998-04-27 1999-11-05 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2001168151A (ja) 1999-12-13 2001-06-22 Hitachi Cable Ltd 半導体素子搭載用配線テープとそれを用いた半導体装置
JP2004253554A (ja) 2003-02-19 2004-09-09 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2005236194A (ja) 2004-02-23 2005-09-02 Cmk Corp プリント配線板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307935A (ja) 1998-04-27 1999-11-05 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2001168151A (ja) 1999-12-13 2001-06-22 Hitachi Cable Ltd 半導体素子搭載用配線テープとそれを用いた半導体装置
JP2004253554A (ja) 2003-02-19 2004-09-09 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2005236194A (ja) 2004-02-23 2005-09-02 Cmk Corp プリント配線板の製造方法

Also Published As

Publication number Publication date
KR20080005818A (ko) 2008-01-15

Similar Documents

Publication Publication Date Title
US7365006B1 (en) Semiconductor package and substrate having multi-level vias fabrication method
US7338892B2 (en) Circuit carrier and manufacturing process thereof
US20080277154A1 (en) Process for making stubless printed circuit boards
US7216422B2 (en) Method of forming a capacitor assembly in a circuit board
KR100990588B1 (ko) 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법
KR101452791B1 (ko) 파인 피치 상호접속부 및 그 제조 방법
KR101164957B1 (ko) 인쇄회로기판 및 그 제조방법
US20170365540A1 (en) Package structure
JP2007095927A (ja) 配線基板およびその製造方法
WO2006112337A1 (ja) 半導体装置および半導体装置の製造方法
KR20010071080A (ko) 고밀도 상호접속 공통 회로기판 상에 증착된 박막층에서의응력을 제어하는 방법
KR101089986B1 (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
KR20010088866A (ko) 고밀도 내부연결 인쇄 배선기판의 응력 완화 방법에 따른퇴적된 박막 축적 층의 디멘션화를 위한 배선기판 형성방법 및 그 배선기판
KR101173316B1 (ko) 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에의해 제조된 인쇄 회로기판
KR100584966B1 (ko) 패키지 기판 및 그 제조 방법
KR20040023773A (ko) 도체 배선 패턴의 형성 방법
JPH06236959A (ja) リードフレーム及び電子部品搭載基板
KR20110093407A (ko) 인쇄회로기판 및 그 제조방법
TWI651022B (zh) 多層線路結構及其製作方法
US7213335B2 (en) Method for manufacturing printed circuit boards
JP2018088442A (ja) プリント配線板およびその製造方法
US20230298986A1 (en) Package substrate and manufacturing method thereof
KR100652132B1 (ko) 인쇄 회로 기판 및 이의 제작 방법
KR100494463B1 (ko) 고성능 반도체 실장용 인쇄회로기판의 제조방법
KR20230033484A (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150706

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160707

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180710

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 8