KR100506045B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR100506045B1 KR100506045B1 KR1019980024879A KR19980024879A KR100506045B1 KR 100506045 B1 KR100506045 B1 KR 100506045B1 KR 1019980024879 A KR1019980024879 A KR 1019980024879A KR 19980024879 A KR19980024879 A KR 19980024879A KR 100506045 B1 KR100506045 B1 KR 100506045B1
- Authority
- KR
- South Korea
- Prior art keywords
- dummy contact
- global line
- line
- semiconductor device
- contact
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 길이가 매우 긴 글로벌 라인의 주위에 다른 층들이 없거나 이웃한 층들이 멀리 떨어져 있을 때, 상기 글로벌 라인 위에 더미콘택을 효과적으로 형성시켜 줌으로써, 글로벌 라인의 끊어짐이나 휘어지는 현상을 방지하고 신호를 안정적으로 전달할수 있는 방법이다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 메탈라인(Metal line)이 가늘고 길이가 상당히 긴 글로벌 라인(Global line)으로 사용될 때, 상기 라인상의 중간 중간에 효과적으로 더미 콘택(Dummy Contact)을 형성해 줌으로써, 상기 글로벌 라인이 손상되는 것을 방지하여 라인의 신뢰성과 안정적인 신호 전달을 도모할 수 있는 반도체 소자의 제조방법에 관한 것이다.
일반적으로 풀칩(Full Chip) 의 횡축과 종축을 달리는 글로벌 라인으로 사용되는 메탈-1과 메탈-2 라인은 타 라인보다 저항이 적고 길이가 보통 수천 ㎛ 이상으로 길다.
상기와 같이 매우 긴 글로벌 라인의 주위에 다른 층(Layer)들이 없거나 이웃한 층들이 멀리 떨어져 있는 경우, 이 라인은 쉽게 끊어지거나 또는 위로 뜨거나 깨지는 현상이 두드러지게 나타난다.
글로벌 라인으로 사용되는 메탈-1 또는 메탈-2 라인을 디파인(Define)하는 경우, 상기 라인들이 이웃한 라인과 가까이 있을 때와 멀리 있을 때, 상기 각 경우에 있어서는 공정상의 변수는 메탈의 두께, 길이, 재료의 종류 그리고 마스크의 종류에 따라 달라질 수 있다.
그러나 메탈이 서로 멀리 떨어져 있을 때는 메탈의 식각률이 더 빨리 진행되고, 식각된 폴리머가 옆표면에 달라붙어 프로파일 기울기가 심해져서(마이크로 로딩 이펙트) 어디엔가 원치 않는 브릿지(bridge)가 있을 수 있고, 이로 인해 회로 특성을 나쁘게 할 수 있다. 그리고 셀의 토폴로지(topology)는 이웃한 지역보다 높은게 사실이다.
따라서 상기의 문제를 해결하기 위해서 평탄화 작업을 해주지만 층간 절연막(IMO ; Inter Metal Oxide)을 무한정 두껍게 할 수는 없을 뿐더러, 그 한계가 있으며, 또한 실제 공정에서 메탈 라인은 여러 변수들로 인해 깎이고, 휘어지고, 구부러져 손상을 입는 등의 문제점이 있다.
따라서 본 발명은 상기의 문제점을 해결하기 위하여 가늘고 길이가 상당히 긴 글로벌 라인상에 부분적으로 더미콘택을 형성하여 줌으로써, 상기 글로벌 라인이 손상되는 것을 방지하여 라인의 신뢰성과 안정적인 신호 전달을 도모할 수 있는 반도체 소자의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은,
셀 영역 및 코어/주변회로 영역을 교차하며 지나는 글로벌 라인을 구비한 반도체 소자에 있어서,
소정 크기의 메탈로 이루어진 상기 글로벌 라인 상에 다른 신호 라인과 연결되지 않는 독립적인 더미 콘택을 형성하는 단계; 및
상기 더미 콘택과 소정 거리 이격되어 구비되는 T형 더미 콘택을 형성하는 단계
를 포함하는 것을 특징한다.
이하, 첨부된 도면을 참조하여 본 발명의 적합한 실시예에 대해 상세히 설명한다.
일반적으로 풀칩의 글로벌 라인으로 사용되는 것은 저항이 적은 알루미늄(AL) 또는 텅스텐(W) 등이며, 메탈-1 또는 메탈-2로 사용한다.
그러나 메탈라인을 생성시킬 때 발생하는 마이크로 로딩 효과, 예컨데 프로 파일 기울기의 생성, 식각률의 차이, 타층과의 사이즈 변화와 같은 마이크로 로딩 효과 및 단차 등의 문제로부터 메탈라인이 올바르게 생성되도록 본 발명에서는 콘택을 효과적으로 형성시켜 준다.
도 1 은 본 발명의 기술에 따라 셀 영역과 코어/주변회로 영역을 동시에 달리는 글로벌 라인(1)과, 상기 글로벌 라인(1)상에 설치되는 콘택(11,13)을 도시한 도면이다.
상기 도면에서 C-영역(14)과 주변회로 영역(7)에서는 상기 글로벌 라인(1)상에 어떠한 콘택이 형성되어 있지 않고, 글로벌 라인(1)은 콘택 A(11)와 콘택B(13)에 로컬 버스라인(9)와 연결된다.
도 2a 내지 도 2d 는 본 발명의 기술에 따라 글로벌 라인상에 더미콘택이 설치되는 상태를 도시한 도면이다.
도 2a 를 참조하면, 매우 긴 글로벌 라인(1)상의 중간중간에 더미콘택(15)을 형성한 것으로, 마치 메탈라인을 말뚝을 박듯이 고정시키는 것이다.
이 경우는 이웃한 메탈라인이 매우 가까이 있을 때 라인 쇼트를 방지하고자 할 경우 사용하면 매우 효과적이다.
따라서 상기 글로벌 라인(1)에 더미콘택을 형성하지 않은 종래의 경우에 비해 상기한 본 발명의 기술은 메탈라인의 휘어짐, 미스 얼라이언스, 끊어짐 등을 방지할 수 있다.
도 2b 와 도 2c 는 상기한 도 2a 의 경우를 각각 응용한 것으로, 글로벌 라인(1)상의 중간 중간에 더미콘택(15)을 형성한 다음, T 형 콘택(17)을 글로벌 라인(1)의 좌우에 형성시킴으로써 더욱 견고하게 글로벌 라인(1)을 고정시킬 수 있게 한 경우를 도시한 도면이다.
상기의 경우 글로벌 라인(1)을 견고하게 고정시킴은 물론, 좌,우 방향으로 글로벌 라인(1)이 치우치지 않도록 막아주고 있어 매우 긴 라인이 끊어지지 않고 계속 달릴 수 있게 하는 것이다. 예컨데, 다리와 다리를 받쳐주는 작은 섬과 같은 역할을 하는 것이다.
도 2c 를 참조하면, 상기 글로벌 라인(1)상에 더미콘택(15)을 형성하고, T 형 더미콘택(17)을 번갈아 형성한 것으로, 이웃한 메탈라인이 어느 정도 가까이 있을 때 형성하면 효과적인다.
도 2d 는 글로벌 라인(1)이 단차가 다른 층의 상부에 반 정도 걸쳐 있을 경우 콘택을 형성하는 상태를 도시한 도면으로서, 이 경우 반대편에 단차를 없앨 수 있는 층을 이용하여 T 형 더미콘택(17)으로 연결하면 글로벌 라인(1)의 옆으로 무너지는 것을 막을 수 있다.
도 3a 와 도 3b 는 T 형 더미콘택(17)과 더미콘택(15)이 형성되는 위치를 인접한 층과 함께 도시한 사시도이다.
상기 도면을 참조하면, 더미콘택(도 3b 의 15)은 글로벌 라인(1) 위에 독립적으로 형성하는 것으로, 다른 시그널 라인에 연결되지 않는 콘택이며, 주위에는 절연체와 평탄화 역할을 하는 층간 절연막(IMO : Inter Metal Oxide)(19) 또는 IPO(Inter Poly Oxide)가 둘러싸고 있다.
또한 T 형 더미콘택(도 3a 의 17)은 더미콘택을 영문 T 자 모양으로 형성한 것을 말하며, 상기 더미콘택(15,17)의 상하 두 층은 메탈-1(21)과 메탈-2(23) 에 국한되지 않으며, 다른 임의의 두 층을 연결하는 콘택이 될 수 있다.
한편, 상기에서 더미콘택이라고 정의한 것은 형성되는 콘택이 다른 층들과는 연결되지 않고, 단지 글로벌 라인(1)에만 연결되기 때문이다.
T 형으로 콘택을 연결한 것은, 주위를 둘러싸고 있는 IMO 에 의해 좌우, 상하, 사방으로 고정되도록 하기 위함이다.
만약의 경우, 더미콘택(15)의 아래층인 메탈-1 층(21)이 길게 또는 다른 라인에 연결되지 않아 더미콘택(15)이 파티클로 작용할 수 있으나 더미콘택은 중간 중간에 형성되므로 그 개수가 작고, 특히 T 형으로 연결해 주면 주위의 IMO(19) 에 의해 고정될 수 있으므로 이로 인한 라인들이 쇼트될 가능성은 적다.
또한 이러한 더미콘택으로 인한 저항은 무시할 정도로 적으므로 매우 긴 라인의 파손을 방지하며, 파티클의 감소와 라인간의 쇼트를 막고 불량 분석시에 자르고 증착시키는 작업이 줄어 들며, 옵션층(option layer)을 사용할 필요가 없어 레이아웃시 라인과 라인 사이의 공간을 더 많이 확보 할 수 있어 좋다.
아울러, 상기한 본 발명의 방법에 따라 더미콘택을 형성하였을 경우 라인이 가늘게 달릴지라도 끊어지거나 부서지지 않고, 하부층에 스트레스(stress)를 적게주어 반도체 소자의 신뢰성의 향상을 기대할 수 있다.
한편, 상기한 본 발명의 실시예에서의 더미콘택(15)은 메탈-1(21) 과 메탈-2(23) 사이의 메탈-2 콘택(M2CT;metal-2 contact)으로 설명되고 있으나, 메탈-1(21) 과 그 하부의 층과의 콘택도 사용이 가능하며, 레이아웃을 해야하는 어느 소자에서나 사용이 가능하다. 특히 매우 긴 라인이 중간에 아무런 콘택이 없이 달릴 때 사용하면 효과적이다.
이상 상술한 바와 같이, 라인의 길이가 매우 긴 글로벌 라인의 주위에 다른 층들이 없거나 이웃한 층들이 멀리 떨어져 있을 때, 상기 글로벌 라인 위에 더미콘택을 효과적으로 형성시켜 줌으로써, 글로벌 라인의 끊어짐이나 휘어지는 현상을 방지하고 신호를 안정적으로 전달할수 있다.
즉 상기한 본 발명은 메탈라인을 생성시킬 때 발생하는 마이크로 로딩 효과 및 단차 문제로부터 메탈라인을 올바르게 생성되도록 더미콘택을 효과적으로 박아주는 기술로서, 수 천 ㎛ 이상되는 라인이 연속하여 달릴 때 중간 중간에 더미콘택 형성하여 줌으로써 메탈라인의 휘어짐, 미스얼라이언스, 끊어짐 등을 방지할 수 있는 효과가 있다.
또한 T 형 더미콘택을 글로벌 라인의 좌우에 형성하여 줌으로써 더욱 견고하게 글로벌 라인을 고정시킴은 물론, 좌우로 치우치치 못하도록 막아 주게된다.
또한 글로벌 라인이 단차가 다른 층위에 절반정도 걸쳐 있을 경우에도, 반대편에 단차를 없앨 수 있는 층을 이용하여 더미콘택을 T 형으로 연결해 줄 경우, 글로벌 라인이 측방향으로 무너지는 현상을 방지할 수 있다.
한편, 상기한 본 발명의 기술은 반도체 디램소자 뿐만 아니라 기타 다른 소자에서의 레이아웃시에도 사용될 수 있다.
도 1 은 본 발명의 기술에 따라 셀 지역과 코어/주변회로 영역을 동시에 달리는 글로벌 라인(1)과, 상기 글로벌 라인(1)상에 설치되는 콘택(21,23)을 도시한 도면.
도 2a 내지 도 2d 는 본 발명의 기술에 따라 글로벌 라인상에 더미콘택이 설치되는 상태를 도시한 도면.
도 3a 와 도 3b 는 T형 더미콘택과 더미콘택이 형성된 상태를 도시한 도면.
<도면의 주요부분에 대한 부호의 설명>
1: 글로벌 라인(Global line) 3, 5: 셀영역
4, 6: 어레이(Array) 7: 주변회로 영역
9: 로컬 버스 라인(Local bus line) 11,13: 콘택
15: 더미콘택 17: T형 더미콘택
19: IMO(IPO)층 21: 제 1 메탈라인
23: 제 2 메탈라인
Claims (5)
- 셀 영역 및 코어/주변회로 영역을 교차하며 지나는 글로벌 라인을 구비한 반도체 소자에 있어서,소정 크기의 메탈로 이루어진 상기 글로벌 라인 상에 다른 신호 라인과 연결 되지 않는 독립적인 더미 콘택을 형성하는 단계; 및상기 더미 콘택과 소정 거리 이격되어 구비되는 T형 더미 콘택을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 T형 더미 콘택은 상기 글로벌 라인의 양측에 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 T형 더미 콘택은 상기 글로벌 라인 양측에 번갈아 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 T형 더미 콘택은 상기 글로벌 라인 일 측에만 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서,코어/주변회로 영역의 단차가 있는 영역에 부분적으로 걸쳐서 형성되는 상기 글로벌 라인은,단차가 낮은 일 측에 단차를 극복하는 층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980024879A KR100506045B1 (ko) | 1998-06-29 | 1998-06-29 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980024879A KR100506045B1 (ko) | 1998-06-29 | 1998-06-29 | 반도체 소자의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000003619A KR20000003619A (ko) | 2000-01-15 |
KR100506045B1 true KR100506045B1 (ko) | 2006-05-03 |
Family
ID=19541398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980024879A KR100506045B1 (ko) | 1998-06-29 | 1998-06-29 | 반도체 소자의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100506045B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100802222B1 (ko) * | 2006-05-17 | 2008-02-11 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0265273A (ja) * | 1988-08-31 | 1990-03-05 | Ricoh Co Ltd | 半導体装置 |
JPH0685080A (ja) * | 1992-08-31 | 1994-03-25 | Nippon Steel Corp | 半導体装置及びその製造方法 |
KR970052836A (ko) * | 1995-12-26 | 1997-07-29 | 김광호 | 더미 배선을 갖춘 반도체 장치 및 그 제조 방법 |
JPH09293721A (ja) * | 1995-12-15 | 1997-11-11 | Lsi Logic Corp | 集積回路構造の処理のためにパターンデザインを改善するための方法 |
JPH10335326A (ja) * | 1997-05-30 | 1998-12-18 | Matsushita Electric Ind Co Ltd | 半導体集積回路およびダミーメタルの配置方法 |
-
1998
- 1998-06-29 KR KR1019980024879A patent/KR100506045B1/ko not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0265273A (ja) * | 1988-08-31 | 1990-03-05 | Ricoh Co Ltd | 半導体装置 |
JPH0685080A (ja) * | 1992-08-31 | 1994-03-25 | Nippon Steel Corp | 半導体装置及びその製造方法 |
JPH09293721A (ja) * | 1995-12-15 | 1997-11-11 | Lsi Logic Corp | 集積回路構造の処理のためにパターンデザインを改善するための方法 |
KR970052836A (ko) * | 1995-12-26 | 1997-07-29 | 김광호 | 더미 배선을 갖춘 반도체 장치 및 그 제조 방법 |
JPH10335326A (ja) * | 1997-05-30 | 1998-12-18 | Matsushita Electric Ind Co Ltd | 半導体集積回路およびダミーメタルの配置方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20000003619A (ko) | 2000-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1316112B1 (en) | Improved chip crack stop design for semiconductor chips | |
US20090263951A1 (en) | Method for fabricating semiconductor device | |
US5448091A (en) | Method of making contact alignment for nonvolatile memory devices | |
KR100267108B1 (ko) | 다층배선을구비한반도체소자및그제조방법 | |
US9627314B2 (en) | Fuse structure and method of blowing the same | |
KR100532728B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR100363553B1 (ko) | 더미 패턴 영역을 가지는 낸드형 플래시 메모리 장치 | |
KR100506045B1 (ko) | 반도체 소자의 제조방법 | |
KR100268438B1 (ko) | 복수의 퓨즈들을 갖는 반도체 메모리 장치 | |
JP2006108489A (ja) | 半導体装置の製造方法 | |
KR20030021115A (ko) | 배선 설계 방법 | |
US20020036505A1 (en) | Evaluating pattern for measuring an erosion of a semiconductor wafer polished by a chemical mechanical polishing | |
KR100396100B1 (ko) | 반도체 장치 | |
JP3299486B2 (ja) | 半導体装置およびその製造方法 | |
KR0179838B1 (ko) | 반도체 소자의 절연막 구조 및 절연막 평탄화 방법 | |
US9196527B2 (en) | Fuse structure for high integrated semiconductor device | |
KR100245091B1 (ko) | 반도체 소자의 도전배선 형성방법 | |
KR100360152B1 (ko) | 배선 형성 방법 | |
KR100359158B1 (ko) | 반도체소자의 퓨즈 형성방법 | |
KR100680421B1 (ko) | 터널을 이용한 금속배선 형성방법 | |
KR100576466B1 (ko) | 반도체소자 | |
KR100939769B1 (ko) | 반도체 소자 및 그의 제조방법 | |
KR100654048B1 (ko) | 더미 산화막 블록을 구비한 다이 구분 마크 | |
CN101192604A (zh) | 集成电路元件、芯片及其制造方法 | |
KR20050086074A (ko) | 반도체 메모리 소자의 퓨즈박스 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |