KR100654048B1 - 더미 산화막 블록을 구비한 다이 구분 마크 - Google Patents

더미 산화막 블록을 구비한 다이 구분 마크 Download PDF

Info

Publication number
KR100654048B1
KR100654048B1 KR1020050134126A KR20050134126A KR100654048B1 KR 100654048 B1 KR100654048 B1 KR 100654048B1 KR 1020050134126 A KR1020050134126 A KR 1020050134126A KR 20050134126 A KR20050134126 A KR 20050134126A KR 100654048 B1 KR100654048 B1 KR 100654048B1
Authority
KR
South Korea
Prior art keywords
dummy oxide
die
contact hole
mark
region
Prior art date
Application number
KR1020050134126A
Other languages
English (en)
Inventor
최재영
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050134126A priority Critical patent/KR100654048B1/ko
Application granted granted Critical
Publication of KR100654048B1 publication Critical patent/KR100654048B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/54466—Located in a dummy or reference die

Abstract

본 발명은 더미 산화막 블록을 구비한 다이 구분 마크에 관한 것으로, 컨택 홀을 매립하는 도전성 물질의 화학적 기계적 연마 공정에서 다이 구분 마크에 디싱 현상이 발생하는 것을 방지하고 후속 구리 배선 공정에서 구리 잔류물이 남는 것을 방지하기 위한 것이다. 본 발명에 따른 다이 구분 마크는 칩 영역의 컨택 홀과 대응하여 스크라이브 영역의 층간 절연막에 형성되며, 컨택 홀과 동일하게 도전성 물질에 의하여 채워지는 매립 지역과, 매립 지역에 의하여 둘러싸인 다수 개의 더미 산화막 블록을 구비한다. 매립 지역의 밀도는 8~10%인 것이 바람직하며, 다수 개의 더미 산화막 블록은 컨택 홀과 동일한 패턴 밀도를 가지는 것이 바람직하고, 격자 패턴으로 배치될 수 있다.
다이 구분 마크, 컨택 홀, 스크라이브 영역, 화학적 기계적 연마 공정, 디싱 현상, 패턴 밀도, 더미 산화막 블록, 구리 잔류물

Description

더미 산화막 블록을 구비한 다이 구분 마크{Die Overlay Mark Having Dummy Oxide Blocks}
도 1은 종래 기술에 따른 다이 구분 마크의 형상을 나타내는 평면도.
도 2a 내지 도 2c는 종래의 다이 구분 마크에서 발생하는 불량을 설명하기 위한 단면도.
도 3은 본 발명의 실시예에 따른 다이 구분 마크의 형상을 나타내는 평면도.
도 4는 도 3의 "A" 부분을 확대하여 도시한 확대도.
<도면에 사용된 참조 번호의 설명>
10: 다이 구분 마크 11: 칩 영역
12: 스크라이브 영역 13: 소스/드레인
14: 게이트 15: 층간 절연막
16: 컨택 홀 17: 장벽 금속막
18: 도전성 물질 19: 디싱 현상
본 발명은 반도체 소자의 제조 기술에 관한 것으로서, 좀 더 구체적으로는 더미 산화막 블록을 구비한 다이 구분 마크에 관한 것이다.
반도체 기술의 비약적인 발전에 따라 손톱 만한 칩 크기에 십억 개 이상의 회로소자가 집적되고 있으며 소자의 동작 속도 또한 기하급수적으로 증가하고 있다. 반도체 소자가 나날이 고집적화, 고속화되면서 칩의 구조적, 재료적 측면에서도 많은 변화가 일어나고 있다. 그러한 예로, 구조적 측면에서는 금속 배선층이 증가하고 있으며, 소자 분리막으로 얕은 트렌치 분리(STI) 기술이 사용되고 있다. 또한 재료적 측면에서는 금속 배선과 층간 절연막의 소재로 각각 구리와 저유전율 물질이 사용되고 있다.
구리를 배선 물질로 사용하는 기술은 구리의 낮은 식각률(etch rate) 때문에 다마신(damascene)이라는 새로운 공법을 적용하고 있다. 다마신 공정은 화학적 기계적 연마(CMP) 공정이 반드시 필요로 하는데, 이러한 연마 공정은 피연마막의 패턴 밀도에 민감하게 영향을 받는다. 즉, 주변보다 패턴 밀도가 낮은 지역의 피연마막은 상대적으로 과도하게 연마가 이루어져 디싱(dishing), 침식(erosion) 등의 현상이 나타난다. 이러한 현상은 후속 공정에서 상층부에도 계속 영향을 주기 때문에 심각한 문제로 대두되고 있다.
특히, 스크라이브 영역(scribe lane)의 경우는 실제 칩 구동에 관여하지 않으나, 일련의 제조 공정을 진행할 때 필요한 각종 마크(mark), 키(key), 패턴(pattern)들이 있다. 후속 공정에서 다이(die)를 구분할 수 있게 하는 다이 구분 마크도 그 중의 일종이다. 이러한 다이 구분 마크의 설계가 잘못되면 전술한 바와 같이 화학적 기계적 연마 공정에서 디싱 등의 불량이 발생하여, 다이 구분 마크의 본래 기능을 발휘하지 못하는 문제가 나타나게 된다.
이하, 도면을 참조하여 종래 기술에 따른 다이 구분 마크와 그에 관련된 문제점을 설명한다.
도 1은 종래 기술에 따른 다이 구분 마크의 형상을 나타내는 평면도이다. 또한, 도 2a 내지 도 2c는 종래의 다이 구분 마크에서 발생하는 불량을 설명하기 위한 단면도이다.
먼저, 도 1을 참조하면, 종래의 다이 구분 마크(10)는 도시된 바와 같이 'L'자 형상으로 이루어지며, 그 폭(W1)과 길이(L1)는 각각 4㎛와 29㎛이다. 이러한 다이 구분 마크(10)의 폭과 길이는 칩 영역에 형성되는 컨택 홀의 크기(0.16㎛)보다 훨씬 큰 것이다. 따라서 컨택 홀에 도전성 물질을 채운 후 화학적 기계적 연마 공정을 진행할 때, 다이 구분 마크에는 디싱 불량이 발생하게 된다.
도 2a를 참조하면, 칩 영역(11)의 층간 절연막(15)에는 선택적 식각에 의하여 소스/드레인(13) 및 게이트(14)와 연결되는 컨택 홀(16)이 형성되고, 스크라이브 영역(12)의 층간 절연막(15)에는 다이 구분 마크(10)가 형성된다. 이때, 다이 구분 마크(10)의 폭(W1)은 컨택 홀(16)의 크기보다 훨씬 크다.
이어서, 도 2b에 도시된 바와 같이 장벽 금속막(17)을 증착하고 컨택 홀 매립용 도전성 물질(18)을 전면 증착한다. 이때, 다이 구분 마크(10)는 그 폭이 매우 넓기 때문에 도전성 물질(18)로 충분히 채워지지 않는다.
이어서, 도 2c에 도시된 바와 같이 화학적 기계적 연마 공정을 통하여 층간 절연막(15) 상부의 도전성 물질(18)과 장벽 금속막(17)을 제거한다. 이때, 다이 구 분 마크(10)는 도전성 물질(18)로 충분히 채워져 있지 않으므로 연마 공정에 의한 손상을 입게 되어 디싱 현상(19)이 나타난다.
이후, 구리 배선을 형성하기 위한 후속 공정에서 다이 구분 마크(10)에는 구리 잔류물들이 남게 되는 불량이 발생한다.
따라서 본 발명의 목적은 컨택 홀을 매립하는 도전성 물질의 화학적 기계적 연마 공정에서 다이 구분 마크에 발생하는 디싱 현상을 방지하기 위한 것이다.
본 발명의 다른 목적은 구리 배선 공정에서 다이 구분 마크에 구리 잔류물이 남는 것을 방지하기 위한 것이다.
이러한 목적들을 달성하기 위하여, 본 발명은 다음과 같은 구성을 가지는 다이 구분 마크를 제공한다.
본 발명에 따른 다이 구분 마크는, 칩 영역의 컨택 홀과 대응하여 스크라이브 영역의 층간 절연막에 형성되며, 컨택 홀과 동일하게 도전성 물질에 의하여 채워지는 매립 지역과, 매립 지역에 의하여 둘러싸인 다수 개의 더미 산화막 블록을 구비한다.
본 발명의 다이 구분 마크에서, 매립 지역의 밀도는 8~10%인 것이 바람직하다. 또한, 다수 개의 더미 산화막 블록은 컨택 홀과 동일한 패턴 밀도를 가지는 것이 바람직하며, 격자 패턴으로 배치될 수 있다.
실시예
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
도 3은 본 발명의 실시예에 따른 다이 구분 마크의 형상을 나타내는 평면도이고, 도 4는 도 3의 "A" 부분을 확대하여 도시한 확대도이다.
도 3과 도 4를 참조하면, 다이 구분 마크(20)는 스크라이브 영역(도 2a의 12)의 층간 절연막(도 2a의 15)에 형성되며, 칩 영역(도 2a의 11)의 컨택 홀(도 2a의 16)과 대응하여 형성된다. 다이 구분 마크(20)는 매립 지역(21, fill zone)과 다수 개의 더미 산화막 블록(22, dummy oxide block)으로 이루어진다.
매립 지역(21)은 층간 절연막을 선택적으로 식각하여 형성한 곳으로, 컨택 홀과 동일하게 도전성 물질(예컨대, 텅스텐)에 의하여 채워진다. 더미 산화막 블록(22)은 층간 절연막이 식각되지 않고 남아 있는 곳으로, 매립 지역(21)에 의하여 둘러싸인다. 더미 산화막 블록(22)은 규칙적인 패턴(예컨대, 격자패턴)으로 배치된다. 그러나, 더미 산화막 블록(22)의 패턴은 예시된 패턴 또는 그 밖의 특정 패턴으로 국한되지 않는다.
컨택 홀을 매립하는 도전성 물질의 화학적 기계적 연마 공정에서 다이 구분 마크(20)의 디싱 현상을 방지하려면 더미 산화막 블록(22)은 컨택 홀과 비슷한 패턴 밀도를 가지는 것이 바람직하다. 또한, 다이 구분 마크(20)의 전체 면적을 기준으로 할 때, 매립 지역(21)의 밀도는 8~10%인 것이 바람직하다.
도 4에 예시된 바와 같이, 더미 산화막 블록(22)은 각각의 가로 세로 길이가 약 4㎛이고, 인접한 다른 더미 산화막 블록과의 간격이 약 0.21㎛가 되도록 설계할 수 있다. 그러나 이러한 수치는 단지 하나의 예에 불과할 뿐이며, 얼마든지 변형하여 설계할 수 있다.
이상 설명한 바와 같이, 본 발명의 다이 구분 마크는 컨택 홀과 비슷한 패턴 밀도를 가지는 다수 개의 더미 산화막 블록을 구비하므로 컨택 홀을 매립하는 도전성 물질의 화학적 기계적 연마 공정에서 디싱 현상을 방지할 수 있다. 따라서 구리 배선을 형성하기 위한 후속 공정에서 다이 구분 마크의 디싱 발생 부위에 구리 잔류물들이 남게 되는 불량도 예방할 수 있다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (4)

  1. 칩 영역의 컨택 홀과 대응하여 스크라이브 영역의 층간 절연막에 형성되는 다이 구분 마크로서,
    상기 컨택 홀과 동일하게 도전성 물질에 의하여 채워지는 매립 지역과, 상기 매립 지역에 의하여 둘러싸인 다수 개의 더미 산화막 블록을 구비하는 다이 구분 마크.
  2. 제1항에 있어서,
    상기 매립 지역의 밀도는 8~10%인 것을 특징으로 하는 다이 구분 마크.
  3. 제1항에 있어서,
    상기 다수 개의 더미 산화막 블록은 상기 컨택 홀과 동일한 패턴 밀도를 가지는 것을 특징으로 하는 다이 구분 마크.
  4. 제1항에 있어서,
    상기 다수개의 더미 산화막 블록은 격자 패턴으로 배치되는 것을 특징으로 하는 다이 구분 마크.
KR1020050134126A 2005-12-29 2005-12-29 더미 산화막 블록을 구비한 다이 구분 마크 KR100654048B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134126A KR100654048B1 (ko) 2005-12-29 2005-12-29 더미 산화막 블록을 구비한 다이 구분 마크

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134126A KR100654048B1 (ko) 2005-12-29 2005-12-29 더미 산화막 블록을 구비한 다이 구분 마크

Publications (1)

Publication Number Publication Date
KR100654048B1 true KR100654048B1 (ko) 2006-12-05

Family

ID=37732128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134126A KR100654048B1 (ko) 2005-12-29 2005-12-29 더미 산화막 블록을 구비한 다이 구분 마크

Country Status (1)

Country Link
KR (1) KR100654048B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335205A (ja) 1997-05-29 1998-12-18 Nec Yamagata Ltd 半導体集積回路のパターン設計方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335205A (ja) 1997-05-29 1998-12-18 Nec Yamagata Ltd 半導体集積回路のパターン設計方法

Similar Documents

Publication Publication Date Title
KR100791697B1 (ko) 반도체 소자의 금속 배선 구조 및 이의 형성 방법
US10418322B2 (en) Method for making a photolithography mask intended for the formation of contacts, mask and integrated circuit corresponding thereto
KR100654048B1 (ko) 더미 산화막 블록을 구비한 다이 구분 마크
JP2007201481A (ja) 半導体装置及びその製造方法
JP2007027503A (ja) 半導体装置及び短絡検出方法
KR100562675B1 (ko) 반도체 소자의 제조방법
KR100800786B1 (ko) 반도체 소자의 다층 금속 배선 형성을 위한 오버레이 마크
KR100648634B1 (ko) 반도체 장치의 제조 방법
US6713782B2 (en) Polishing of conductive layers in fabrication of integrated circuits
CN101645435B (zh) 探测垫结构及其制造方法
KR20040005481A (ko) 듀얼 다마신 오버레이 마크 형성 방법
KR100877096B1 (ko) 더미 패턴을 갖는 반도체 소자 및 그 형성방법
KR20070013030A (ko) 반도체 소자의 정렬키 형성방법
JP2006108571A (ja) 半導体装置
KR100681679B1 (ko) 반도체 소자 제조 방법
KR100799068B1 (ko) 반도체 소자 제조 방법
KR20100045837A (ko) 입출력 패드 영역과 중첩되는 공정 모니터링 패턴을 포함하는 반도체 소자
KR100338956B1 (ko) 반도체칩의 패드영역 형성방법
KR100628220B1 (ko) 반도체 소자의 콘택 제조방법
KR100470390B1 (ko) 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법
US6765296B2 (en) Via-sea layout integrated circuits
KR100712812B1 (ko) 반도체 소자
KR100887019B1 (ko) 다중 오버레이 마크를 갖는 마스크
KR101037539B1 (ko) 반도체 소자 및 그의 형성 방법
KR100493848B1 (ko) 스크래치 검출용 웨이퍼 및 이를 이용한 스크래치 검출방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091026

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee