KR100939769B1 - 반도체 소자 및 그의 제조방법 - Google Patents

반도체 소자 및 그의 제조방법 Download PDF

Info

Publication number
KR100939769B1
KR100939769B1 KR1020060137160A KR20060137160A KR100939769B1 KR 100939769 B1 KR100939769 B1 KR 100939769B1 KR 1020060137160 A KR1020060137160 A KR 1020060137160A KR 20060137160 A KR20060137160 A KR 20060137160A KR 100939769 B1 KR100939769 B1 KR 100939769B1
Authority
KR
South Korea
Prior art keywords
storage node
bit line
gate
gates
active region
Prior art date
Application number
KR1020060137160A
Other languages
English (en)
Other versions
KR20080061949A (ko
Inventor
김규태
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060137160A priority Critical patent/KR100939769B1/ko
Publication of KR20080061949A publication Critical patent/KR20080061949A/ko
Application granted granted Critical
Publication of KR100939769B1 publication Critical patent/KR100939769B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Abstract

반도체 소자 및 그의 제조방법은, 다수의 활성영역을 갖는 실리콘 기판과, 상기 활성영역 하나에 이격해서 두 개가 배치되게 형성된 다수의 게이트와, 상기 게이트들 사이의 활성영역 부분과 연결되게 형성된 비트라인콘택과, 상기 게이트들 외측의 활성영역 부분들과 각각 연결되게 형성된 스토리지노드콘택과, 상기 게이트와 수직하는 방향을 따라 연장되게 활성영역들 사이 마다 형성되고, 해당 비트라인콘택과 연결된 다수의 비트라인 및 상기 각 스토리지노드콘택과 연결되게 형성된 스토리지노드를 포함하며, 상기 비트라인은, 해당 활성영역에 대해 어느 하나의 게이트 상부에 배치되게 돌출된 제1돌출부와 이웃하는 활성영역에 대해 다른 하나의 게이트 상부에 배치되게 돌출된 제2돌출부를 구비한 것을 특징으로 한다.

Description

반도체 소자 및 그의 제조방법{Semiconductor device and method manufacturing the same}
도 1은 본 발명의 실시예에 따른 반도체 소자의 비트라인을 도시한 단면도.
도 2a 및 도 2d는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100, 200 : 소자분리막 102, 202 : 활성영역
104, 204 : 게이트 106, 206 : 랜딩플러그
108, 208 : 제1층간절연막 110, 210 : 비트라인콘택
112, 212 : 베리어막 114, 214 : 배선용금속막
116, 216 : 하드마스크질화막 118, 218 : 비트라인
120, 220 : 스토리지노드콘택 122, 222 : 스토리지노드
124, 224 : 제2층간절연막 126, 226 : 제1돌출부
128, 228 : 제2돌출부 230 : 스토리지노드콘택 형성영역
본 발명은 반도체 소자 및 그의 제조방법에 관한 것으로서, 보다 자세하게는, 라인 타입 자기정렬콘택(Self Aligned Contact) 공정에서 스토리지 노드 콘택간의 브릿지 그리고, 스토리지 노드와 비트라인 간의 브릿지에 의한 오류를 방지할 수 있는 반도체 소자 및 그의 제조방법에 관한 것이다.
고집적 반도체 소자를 구현함에 있어서, 패턴의 임계 치수를 낮추는 것이 무엇보다 우선적으로 이루어져야 하지만, 이에 수반해서, 하부 패턴과 상부 패턴간의 안정적인 콘택도 확보되어야만 한다.
이것은 패턴의 미세화가 달성되더라도, 하부 패턴과 상부 패턴간의 안정적인 콘택이 이루어지지 않거나, 또는, 그들 간의 콘택 저항이 증가되면, 소자의 신뢰성 및 고속 구동을 얻지 못하기 때문이다.
따라서, 현재 고집적 반도체 소자, 예를들어, 256M급 이상의 메모리 소자의 제조시에는 하부 패턴과 상부 패턴, 즉, 접합영역과 비트라인 또는 접합영역과 캐패시터간 그리고, 비트라인콘택 및 스토리지노드콘택 형성시, 안정적인 콘택을 확보하기 위해 자기정렬콘택(Self Aligned Contact) 공정이 적용되고 있다.
한편, 상기와 같은 자기정렬콘택 공정을 이용한 스토리지노드콘택의 형성방법은, 스토리지노드콘택을 종래와 같이 홀 타입으로 형성하는 방법이 아닌, 스토리지노드콘택 형성영역부분을 라인으로 길게 노출시키고 식각하여 스토리지노드콘택을 형성하는 라인 타입의 자기정렬콘택 공정이 주로 이용된다.
그러나, 자세하게 도시하고 설명하지는 않았지만, 상기와 같은 자기정렬콘택 공정을 이용한 라인 타입의 스토리지노드콘택 제조방법은, 스토리지 노드 콘택간 분리를 위해 절연막 형성 후 CMP로 평탄화시키는 공정에서 비트라인 하드마스크막이 노출될때까지 CMP를 실시하는데, CMP가 과도하게 진행할 경우 비트라인 하드마스크막의 잔량이 부족하게 된다.
결과적으로, 스토리지 노드가 비트라인 근처까지 내려오게 되어 스토리지 노드와 비트라인 간의 공간 마진이 부족하게 됨에 따른 스토리지 노드 콘택과 비트라인 간의 브릿지를 유발하게 된다.
또한, 스토리지 노드 콘택과 스토리지 노드 간의 오버 랩 마진을 향상시키기 위해 스토리지 노드 콘택을 등방성 식각하는 경우에 서로 인접한 스토리지 노드 콘택 간의 브릿지를 유발하게 된다.
본 발명은 스토리지 노드 콘택과 비트라인간의 브릿지를 방지할 수 있는 반도체 소자 및 그의 제조방법을 제공한다.
또한, 본 발명은 서로 인접한 스토리지 노드 콘택들 간의 브릿지를 방지할 수 있는 반도체 소자 및 그의 제조방법을 제공한다.
일 실시예에 있어서, 반도체 소자 및 그의 제조방법은, 다수의 활성영역을 갖는 실리콘 기판; 상기 활성영역 하나에 이격해서 두 개가 배치되게 형성된 다수의 게이트; 상기 게이트들 사이의 활성영역 부분과 연결되게 형성된 비트라인콘택; 상기 게이트들 외측의 활성영역 부분들과 각각 연결되게 형성된 스토리지노드콘택; 상기 게이트와 수직하는 방향을 따라 연장되게 활성영역들 사이 마다 형성되고, 해 당 비트라인콘택과 연결된 다수의 비트라인; 및 상기 각 스토리지노드콘택과 연결되게 형성된 스토리지노드;를 포함하며, 상기 비트라인은, 해당 활성영역에 대해 어느 하나의 게이트 상부에 배치되게 돌출된 제1돌출부와 이웃하는 활성영역에 대해 다른 하나의 게이트 상부에 배치되게 돌출된 제2돌출부를 구비한다.
다른 실시예에 있어서, 반도체 소자 및 그의 제조방법은, 다수의 활성영역을 갖는 실리콘기판 상에 상기 활성영역 하나에 이격해서 두 개가 배치되게 다수의 게이트를 형성하는 단계; 상기 게이트들 외측의 활성영역 부분과 연결되게 비트라이콘택을 형성하는 단계; 상기 게이트들 외측의 활성영역 부분들과 각각 연결되게 스토리지노드콘택을 형성하는 단계; 상기 게이트와 수직하는 방향을 따라 연장됨과 아울러 상기 활성영역들 사이 마다 배치되고, 해당 비트라인콘택과 연결되게 스토리지노드를 형성하는 단계;를 포함하며, 상기 비트라인은, 해당 활성영역에 대해 어느 하나의 게이트 상부에 배치되게 돌출된 제1돌출부와 이웃하는 활성영역에 대해 다른 하나의 게이트 상부에 배치되게 돌출된 제2돌출부를 구비하도록 형성한다.
상기 스토리지노트콘택은 게이트의 상부로 확장되게 형성한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 반도체 소자 및 그의 제조방법을 설명하도록 한다.
스토리지노드와 비트라인간의 공간 마진을 확보하기 위하여 비트라인 하드마스크질화막의 높이를 두껍게 형성하여 공간 마진을 확보할 수 있다. 그러나, 하드마스크질화막의 높이를 무한정 증가시킬 경우 비트라인의 쓰러짐이 발생하여 무한 정 높일 수는 없고, 그에 따라, 비트라인의 높이를 증가시켜 스토리지노드와 비트라인 간의 공간 마진을 확보하는 것에는 한계가 있다.
따라서, 본 발명은 비트라인을 형성함에 있어서, 실리콘기판 상에 비트라인용 하드마스크질화막을 종래보다 더 두껍게 형성하고, 상기 하드마스크질화막을 패터닝하여 인접한 비트라인을 향하여 하나의 셀 안에 각각 두 개의 돌출부를 갖는 지그재그형의 비트라인을 형성한다.
이 경우, 본 발명은 하드마스크질화막을 증착하여 비트라인을 형성시, 상기 하드마스크질화막을 지즈재그형의 돌출부를 갖는 구조로 형성함으로써, 비트라인간의 쓰러짐을 방지할 수 있다
또한, 비트라인이 상기와 같은 지즈재그형의 돌출부를 갖음으로써, 상기 돌출부가 스토리지노드콘택들 간의 접촉을 방지할 수 있어 스토리지노드콘택 간의 브릿지를 방지할 수 있다.
게다가, 본 발명은 비트라인용 하드마스크질화막을 종래보다 더 두껍게 형성함으로써, 스토리지노드와 비트라인 간의 공간을 증가시킴에 따라 상기 스토리지노드와 비트라인 간의 공간 마진을 확보할 수 있음으로써, 스토리지노드와 비트라인간의 브릿지를 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 소자의 비트라인을 도시한 단면도로서, 이를 설명하면 다음과 같다.
도 1을 참조하면, 소자분리막(100)에 의해 구획된 다수의 활성영역(102)을 갖는 실리콘기판의 상기 하나의 활성영역(102)상에, 서로 이격되도록 두 개의 게이 트(104)가 배치되며 상기 게이트(104)들 사이에는 랜딩플러그(106)가 형성되고, 상기 랜딩플러그(106) 및 상기 게이트(104)들을 포함한 실리콘 기판 상에 제1층간절연막(108)이 형성된다.
그리고, 상기 랜딩플러그(106) 상에 활성영역(100) 부분들과 비트라인(118) 간을 연결하기 위한 비트라인콘택(110)이 형성되며, 상기 게이트(104)의 상부로 확장되며 외측의 활성영역 부분들과 각각 연결되도록 스토리지노드콘택(120)이 형성된다.
또한, 상기 게이트(104)와 수직하는 방향을 따라서 상기 활성영역(100)들 사이 마다의 비트라인콘택(110)과 연결되고 베리어막(112), 배선용금속막(114) 및 하드마스크질화막(116)으로 이루어진 다수의 비트라인(118)이 형성된다. 상기 하드마스크질화막(116)은 종래의 그것 보다 2∼3배 정도 더 두껍게 형성된다.
상기 비트라인(118)은, 해당 활성영역(102)에 대해 어느 하나의 게이트(104) 상부에 배치되게 돌출된 제1돌출부(126)와 이웃하는 활성영역(102)에 대해 다른 하나의 게이트(104) 상부에 배치되게 돌출된 제2돌출부(128)의 지그재그 형태로 이루어진다.
아울러, 상기 각 스토리지노드콘택(120)과 연결되도록 스토리지노드(122)가 형성되며, 상기 스토리지노드(122)를 포함한 실리콘 기판 상에 제2층간절연막(124)이 형성된다.
여기서, 본 발명은 하드마스크질화막이 종래보다 2∼3배 정도 더 두껍게 증착되어 비트라인이 형성됨으로써, 스토리지노드콘택간의 분리를 위한 CMP 공정시에 도 하드마스크질화막의 잔량이 충분하여 스토리지노드와 비트라인 간의 공간을 증가시켜 상기 스토리지노드와 비트라인 간의 브릿지를 방지할 수 있다.
또한, 본 발명은 비트라인이 제1돌출부 및 제1돌출부를 갖는 지그재그형태로 형성됨으로써, 스토리지노드콘택과 스토리지노드간의 오버랩 마진확보를 위한 스토리지노드콘택 식각 후의 습식 세정 공정에서 발생되는 인접한 스토리지노드콘택간의 브릿지를 방지할 수 있다.
도 2a 및 도 2d는 본 발명의 실시예에 따른 반도체 소자의 비트라인을 형성하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 2a를 참조하면, 소자분리막(200)에 의해 구획되고, 다수의 활성영역(202)을 갖는 실리콘기판 상에, 상기 활성영역(202) 하나에는 서로 이격되게 배치되도록 두 개의 게이트(204)를 형성하고, 상기 게이트(204)들 사이에 랜딩플러그(206)를 형성하고, 그런 다음, 상기 랜딩플러그를 포함한 실리콘기판 사에 제1층간절연막(208)을 형성한다. 계속해서, 상기 랜딩플러그(206) 상에 후속의 비트라인과 연결되도록 비트라인콘택(210)을 형성하고, 상기 비트라인콘택(210)을 포함한 실리콘기판 상에 베리어막(212), 배선용금속막(214) 및 하드마스크질화막(216)을 차례로 형성하여 비트라인(218)을 형성한다.
이 때, 상기 하드마스크질화막(216)은 종래 보다 2∼3배 정도 더 두껍게 형성하도록 한다. 또한, 상기 비트라인(218)은, 해당 활성영역(202)에 대해 어느 하나의 게이트(204) 상부에 배치되게 돌출된 제1돌출부(226)와 이웃하는 활성영역(202)에 대해 다른 하나의 게이트(204) 상부에 배치되게 돌출된 제2돌출부(228) 의 지그재그 형태로 형성한다.
계속해서, 상기 게이트(204)들 외측의 활성영역(202) 부분들과 연결되게 각각 스토리지노드콘택 형성 영역(230)을 형성한다.
도 2b를 참조하면, 상기 하드마스크질화막(216)을 SAC 식각하여 스토리지노드용콘택 형성 영역(230)을 노출시킨다.
도 2c를 참조하면, 상기 스토리지노드콘택 형성 영역(230)을 습식 세정을 수행하여 스토리지노드콘택 형성 영역(230)의 상부를 접시모양으로 확장되도록 형성한다. 이때, 상기 스토리지노드콘택 형성 영역(230)은 상기 게이트(204)의 상부로 확장되게 형성하도록 한다.
도 2d를 참조하면, 상기 접시모양으로 형성된 스토리지노드콘택 형성 영역(230)을 스토리지노드콘택용 도전막으로 매립하여 스토리지노드콘택(220)을 형성하고, 상기 스토리노드콘택(220)을 포함한 실리콘기판 상에 층간절연막(224)을 형성하고, 그런 다음, 다시 상기 제2층간절연막(224)을 식각하여 스토리지노드(222)를 형성하여, 본 발명의 실시예에 따른 반도체 소자를 완성한다.
이 경우 본 발명은, 하드마스크질화막을 증착하여 비트라인을 형성시, 상기 하드마스크질화막을 지즈재그형의 돌출부를 갖는 구조로 형성함으로써, 비트라인의 쓰러짐을 방지할 수 있다.
또한, 비트라인이 상기와 같은 지즈재그형의 돌출부를 갖음으로써, 상기 돌출부로 스토리지노드콘택 들 간의 보호막 역할을 하여 스토리지노드콘택 간의 브릿지를 방지할 수 있다.
게다가, 본 발명은 비트라인용 하드마스크질화막을 종래보다 더 두껍게 형성함으로써, 스토리지노드콘택과 비트라인 간의 공간을 증가시켜 상기 스토리지노드콘택과 비트라인 간의 공간 마진을 확보할 수 있음으로써, 그에 따른 스토리지노드와 비트라인 간의 브릿지를 방지할 수 있다.
이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 하드마스크질화막을 증착하여 비트라인을 형성시, 상기 하드마스크질화막을 지즈재그형의 돌출부를 갖는 구조로 형성함으로써, 비트라인간의 쓰러짐을 방지할 수 있다.
또한, 비트라인이 상기와 같은 지즈재그형의 돌출부를 갖음으로써, 상기 돌출부로 스토리지노드콘택들 간의 보호막 역할을 하여 스토리지노드콘택 간의 브릿지를 방지할 수 있다.
게다가, 본 발명은 비트라인용 하드마스크질화막을 종래보다 더 두껍게 형성함으로써, 스토리지노드와 비트라인 간의 공간을 증가시켜 상기 스토리지노드콘택과 비트라인 간의 공간 마진을 확보할 수 있음으로써, 그에 따른 스토리지노드와 비트라인 간의 브릿지를 방지할 수 있다.

Claims (4)

  1. 다수의 활성영역을 갖는 실리콘 기판;
    상기 활성영역 하나에 이격해서 두 개가 배치되게 형성된 다수의 게이트;
    상기 게이트들 사이의 활성영역 부분과 연결되게 형성된 비트라인콘택;
    상기 게이트들 외측의 활성영역 부분들과 각각 연결되게 형성된 스토리지노드콘택;
    상기 게이트와 수직하는 방향을 따라 연장되게 활성영역들 사이 마다 형성되고, 해당 비트라인콘택과 연결된 다수의 비트라인; 및
    상기 각 스토리지노드콘택과 연결되게 형성된 스토리지노드;를 포함하며,
    상기 비트라인은, 해당 활성영역에 대해 어느 하나의 게이트 상부에 배치되게 돌출된 제1돌출부와 이웃하는 활성영역에 대해 다른 하나의 게이트 상부에 배치되게 돌출된 제2돌출부를 구비한 것을 특징으로 하는 반도체 소자.
  2. 제 1 항에 있어서,
    상기 스토리지노드콘택은 게이트의 상부로 확장되어 형성된 것을 특징으로 하는 반도체 소자.
  3. 다수의 활성영역을 갖는 실리콘기판 상에 상기 활성영역 하나에 이격해서 두 개가 배치되게 다수의 게이트를 형성하는 단계;
    상기 게이트들 사이의 활성영역 부분과 연결되게 비트라인콘택을 형성하는 단계;
    상기 게이트들 외측의 활성영역 부분들과 각각 연결되게 스토리지노드콘택을 형성하는 단계;
    상기 게이트와 수직하는 방향을 따라 연장됨과 아울러 상기 활성영역들 사이 마다 배치되고, 해당 비트라인콘택과 연결되게 비트라인을 형성하는 단계; 및
    상기 각 스토리지노드콘택과 연결되도록 스토리지노드를 형성하는 단계;를 포함하며,
    상기 비트라인은, 해당 활성영역에 대해 어느 하나의 게이트 상부에 배치되게 돌출된 제1돌출부와 이웃하는 활성영역에 대해 다른 하나의 게이트 상부에 배치되게 돌출된 제2돌출부를 구비하도록 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 3 항에 있어서,
    상기 스토리지노드콘택은 게이트의 상부로 확장되게 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020060137160A 2006-12-28 2006-12-28 반도체 소자 및 그의 제조방법 KR100939769B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060137160A KR100939769B1 (ko) 2006-12-28 2006-12-28 반도체 소자 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137160A KR100939769B1 (ko) 2006-12-28 2006-12-28 반도체 소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20080061949A KR20080061949A (ko) 2008-07-03
KR100939769B1 true KR100939769B1 (ko) 2010-01-29

Family

ID=39814142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137160A KR100939769B1 (ko) 2006-12-28 2006-12-28 반도체 소자 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100939769B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668843B1 (ko) 2005-05-06 2007-01-16 주식회사 하이닉스반도체 반도체 소자의 스토리지 노드 콘택 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668843B1 (ko) 2005-05-06 2007-01-16 주식회사 하이닉스반도체 반도체 소자의 스토리지 노드 콘택 형성방법

Also Published As

Publication number Publication date
KR20080061949A (ko) 2008-07-03

Similar Documents

Publication Publication Date Title
KR101610831B1 (ko) 비트 라인 배선이 비트 라인 콘택 상에서 그 폭이 확장되고 그 레벨이 낮아지는 반도체 소자 및 그 제조방법
CN110634869A (zh) 存储器阵列及其制造方法
US7247906B2 (en) Semiconductor devices having DRAM cells and methods of fabricating the same
KR101096186B1 (ko) 패턴의 무너짐을 방지하는 반도체장치 제조 방법
US7145195B2 (en) Semiconductor memory device and method of manufacturing the same
US8017992B2 (en) Flash memory device and method of fabricating the same
KR100587636B1 (ko) 반도체 소자의 캐패시터 형성 방법
US7678689B2 (en) Method of fabricating memory device
KR100939769B1 (ko) 반도체 소자 및 그의 제조방법
KR20180006740A (ko) 반도체 소자 및 그 제조 방법
KR100905830B1 (ko) 반도체 소자 및 그의 제조 방법
JPH11168192A (ja) 半導体記憶装置
US8766368B2 (en) Semiconductor devices having double-layered metal contacts and methods of fabricating the same
JP2013235908A (ja) 半導体記憶装置の製造方法
US20230298999A1 (en) Semiconductor memory device
KR100825814B1 (ko) 콘택 배리어를 구비한 반도체 소자 및 그 제조 방법
CN109427686B (zh) 隔离结构及其形成方法
KR100636670B1 (ko) 랜딩 플러그 콘택 마스크 및 이를 이용한 플러그 제조 방법
KR100929643B1 (ko) 반도체 소자 및 그의 제조 방법
KR100345066B1 (ko) 에스램소자의제조방법
KR100549000B1 (ko) 스토리지 노드들을 갖는 반도체소자 및 그 제조방법
KR100487514B1 (ko) 반도체 장치 및 그의 제조 방법
KR20040057783A (ko) 반도체소자의 비트라인 형성 방법
KR101733771B1 (ko) 반도체 장치 및 그 제조방법
KR100942981B1 (ko) 반도체소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee