KR100360152B1 - 배선 형성 방법 - Google Patents

배선 형성 방법 Download PDF

Info

Publication number
KR100360152B1
KR100360152B1 KR1019990067990A KR19990067990A KR100360152B1 KR 100360152 B1 KR100360152 B1 KR 100360152B1 KR 1019990067990 A KR1019990067990 A KR 1019990067990A KR 19990067990 A KR19990067990 A KR 19990067990A KR 100360152 B1 KR100360152 B1 KR 100360152B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating film
forming
layer
wiring
Prior art date
Application number
KR1019990067990A
Other languages
English (en)
Other versions
KR20010059994A (ko
Inventor
김대영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990067990A priority Critical patent/KR100360152B1/ko
Publication of KR20010059994A publication Critical patent/KR20010059994A/ko
Application granted granted Critical
Publication of KR100360152B1 publication Critical patent/KR100360152B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

본 발명은 습식 방법으로 배선 연결 라인(Line)이 형성될 통로를 만들고 그 통로에 인접 배선간의 또는 인접 콘택간의 연결 라인을 형성하여 상기 연결 라인에 의한 단차 발생을 방지하기 위한 배선 형성 방법에 관한 것이다.
본 발명의 배선 형성 방법은 습식 방법으로 배선 연결 라인이 형성될 통로를 만들고 그 통로에 인접 배선간의 또는 인접 콘택간의 연결 라인을 형성하므로, 상기 연결 라인에 의한 단차가 발생되지 않고 인접 배선 또는 인접 콘택을 서로 연결시키므로 소자의 생산성을 향상시키는 특징이 있다.

Description

배선 형성 방법 {Method for forming metal line}
본 발명은 배선 형성 방법에 관한 것으로, 특히 습식 방법의 사용으로 배선 연결 라인을 형성하여 소자의 생산성을 향상시키는 배선 형성 방법에 관한 것이다.
소자의 고집적에 따라 배선의 크기가 점점 작아지고, 굴곡이 심해져 증착 후, 포토(Photo)와 식각하는 공정이 점점 어려워지는 경향이 있다.이하, 첨부된 도면을 참고로 하여 종래기술에 따른 배선 형성방법에 관하여 설명한다.
도 1은 일반적인 배선 연결 라인을 나타낸 레이아웃도로서, 같은 층에 형성되는 배선(1, 2) 간에 금속층과 같은 전도성 물질층으로 형성된 내부연결배선(3)으로 연결한 것을 도시한다.도 2a 내지 도 2c는 종래기술에 따른 배선 형성 방법을 나타낸 공정 단면도로서, 도 1의 선I-I에 따른 단면도이다.먼저, 절연기판(11) 상부에 다수 개의 하부배선(12)을 형성하고, 전체표면 상부에 제1절연막(13), 제2절연막(14) 및 제3절연막(15)의 적층구조를 형성한다.다음, 콘택마스크를 식각마스크로 상기 적층구조를 식각하여 상기 하부배선(12)을 노출시키는 콘택홀을 형성한다. (도 2a 참조)그 다음, 전체표면 상부에 텅스텐층(16)을 형성한다. (도 2b 참조)다음, 상기 하부배선(12) 중에서 서로 연결될 부분을 보호하는 마스크를 식각마스크로 상기 텅스텐층(16)을 식각하여 상기 하부배선(12)을 연결하는 내부연결배선(16a)을 형성한다.(도 2c 참조)
그러나, 종래의 배선 형성 방법은 증착, 마스크 및 식각 순서로 공정을 하여 배선 연결 라인을 형성하기 때문에 상기 배선 연결 라인에 의해 단차가 발생되는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 습식 방법으로 내부연결배선이 형성될 통로를 만들고 그 통로에 인접한 배선 또는 인접 콘택 간에 내부연결배선을 형성하여 단차의 발생을 방지하는 배선 형성 방법을 제공하는데 그 목적이 있다.
도 1은 일반적인 배선 연결 라인을 나타낸 레이아웃도.
도 2a 내지 도 2c는 종래기술에 따른 배선 형성 방법을 나타낸 공정 단면도.
도 3a 내지 도 3f는 본 발명의 제1실시예에 따른 배선 형성 방법을 나타낸 공정 단면도.
도 4a 내지 도 4f는 본 발명의 제 2 실시예에 따른 배선 형성 방법을 나타낸 공정 단면도.
도 5a 내지 도 5d는 본 발명의 제 3 실시예에 따른 배선 형성 방법을 나타낸 공정 단면도.
<도면의 주요부분에 대한 부호의 설명>
1, 2 : 배선 3, 16a, 48 : 내부연결배선,11, 31, 41: 절연 기판 12, 42 : 하부배선13, 43 : 제1층간절연막 14, 33, 44 : 제2층간절연막15, 45 : 제3층간절연막 16, 35, 47 : 텅스텐층32 : 제1층간절연막패턴 34, 46 : 다결정실리콘층36 : 배선 및 내부연결배선
이상의 목적을 달성하기 위한 본 발명에 따른 배선 형성 방법은,절연기판 상부에 배선 간의 연결통로로 예정되는 부분에 제1층간절연막패턴을 형성하는 공정과,전체표면 상부에 상기 제1층간절연막패턴과 식각선택비 차이를 갖는 제2층간절연막을 형성하는 공정과,배선으로 예정되는 부분을 노출시키는 식각마스크로 상기 제2층간절연막을 식각하여 트랜치를 형성하되, 상기 트랜치는 상기 제1층간절연막패턴의 양측에 형성하는 공정과,상기 트랜치에 노출되는 제1층간절연막패턴을 습식식각공정으로 제거하여 상기 트랜치 간을 연결시키는 연결통로를 형성하는 공정과,전체표면 상부에 도전층을 형성하는 공정과,상기 도전층을 소정 두께 에치백하여 제거한 후 상기 제1층간절연막을 제거하여 배선과 상기 배선을 연결하는 내부연결배선을 형성하는 공정을 포함하는 것을 제1특징으로 한다.이상의 목적을 달성하기 위한 본 발명에 따른 배선 형성 방법은,절연기판 상부에 다수 개의 하부배선을 형성하는 공정과,전체표면 상부에 제1층간절연막, 제2층간절연막 및 제3층간절연막의 적층구조를 형성하되, 상기 제2층간절연막은 상기 제1층간절연막 및 제3층간절연막과 식각선택비 차이를 갖는 박막으로 형성하는 공정과,콘택마스크를 식각마스크로 상기 적층구조를 식각하여 상기 하부배선을 노출시키는 콘택홀을 형성하는 공정과,상기 콘택홀 중에서 서로 연결될 부분의 제2층간절연막을 습식식각공정으로 제거하여 제거하여 상기 콘택홀 간을 연결시키는 연결통로를 형성하는 공정과,전체표면 상부에 소정 두께의 다결정실리콘층을 형성하는 공정과,상기 콘택홀을 포함한 전체표면 상부에 금속층을 형성하는 공정과,
상기 금속층을 소정 두께 에치백하여 제거한 후 상기 제1층간절연막, 제2층간절연막 및 다결정실리콘층을 제거하여 상기 콘택홀 및 연결통로를 통하여 상기 하부배선을 연결하는 내부연결배선을 형성하는 공정을 포함하는 것을 제2특징으로 한다.상기와 같은 본 발명에 따른 배선 형성 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.도 3a 내지 도 3f는 본 발명의 제1실시예에 따른 배선 형성 방법을 나타낸 공정 단면도로서, 도 1의 선I-I에 따른 단면도이다.먼저, 절연기판(31) 상부에 제1층간절연막(도시안됨)을 형성하고, 내부연결배선이 형성될 부분을 보호하는 식각마스크로 상기 제1층간절연막을 식각하여 제1층간절연막패턴(32)을 형성한다. (도 3a 참조)다음, 전체표면 상부에 제2층간절연막(33)을 형성한다. (도 3b 참조)그 다음, 배선이 형성될 부분을 노출시키는 식각마스크로 상기 제2층간절연막(33)을 식각하여 트렌치를 형성한다. 이때, 상기 트렌치는 상기 제1층간절연막패턴(32)으로 격리되어 있다. (도 3c 참조)다음, 상기 제1층간절연막패턴(32)을 습식식각공정으로 제거하여 트랜치 간에 연결통로를 형성한다.그 다음, 전체표면 상부에 다결정실리콘층(34)을 소정 두께 형성한다. 이때, 상기 다결정실리콘층(34)은 스텝 커버리지(Step Coverage)가 양호하기 때문에 제2층간절연막(33), 트렌치 및 연결통로의 표면에 소정 두께 형성되며, 후속공정에서 텅스텐층의 증착공정을 용이하게 하기 위해 형성된다. (도 3d 참조)다음, 전체표면 상부에 텅스텐층(35)을 형성한다.그 다음, 상기 텅스텐층(35)을 에치 백(Etchback)하여 상기 트랜치 및 연결통로에 잔존시키되, 상기 제2층간절연막(33)보다 낮게 잔존되게 한다. (도 3e 참조)다음, 상기 제2층간절연막(33) 및 다결정 실리콘층(34)을 에치 백하여 제거함으로써 배선 및 내부연결배선(36)을 동시에 형성한다. 이때, 상기 다결정실리콘층(34)은 제2층간절연막(33)의 측벽 및 트랜치 간의 연결통로부분 상에 형성되어 있던 다결정실리콘층(34)은 그대로 남아 있다.이하, 본 발명의 다른 실시예에 대하여 설명한다.도 4a 내지 도 4f는 본 발명의 제 2 실시예에 따른 배선 형성 방법을 나타낸 공정 단면도로서, 도 3a 내지 도 3c 까지의 공정을 실시하고, 제1층간절연막패턴(32)을 제거하여 트랜치 간에 연결통로를 형성한 다음, 다결정실리콘층(34)의 증착공정 없이 배선 및 내부연결배선(36)을 형성한 것을 도시한다.
도 5a 내지 도 5d는 본 발명의 제 3 실시예에 따른 배선 형성 방법을 나타낸 공정 단면도로서, 도 1 의 선I-I에 따른 단면도를 나타낸다.먼저, 절연기판(41) 상부에 다수 개의 하부배선(42)을 형성한다.다음, 전체표면 상부에 제1층간절연막(43), 제2층간절연막(44) 및 제3층간절연막(45)의 적층구조를 형성하되, 상기 제2층간절연막(44)은 상기 제1층간절연막(43) 및 제3층간절연막(45)과 식각선택비 차이를 갖는 박막을 이용하여 형성된다.그 다음, 콘택으로 예정되는 부분을 노출시키는 콘택마스크를 식각마스크로 상기 적층구조를 식각하여 상기 하부배선(42)을 노출시키는 콘택홀을 형성한다. (도 5a 참조)다음, 상기 콘택홀을 통하여 노출되는 제2층간절연막(44)을 제거하여 콘택홀을 연결시키는 연결통로를 형성하되, 상기 콘택홀 중에서 서로 연결될 부분의 제2층간절연막(44)을 제거한다. 이때, 상기 제2층간절연막(44)은 습식식각공정으로 제거되며, 습식식각공정으로 언더 컷(undercut)을 유발시켜 콘택홀 간에 연결통로를 확보한다.그 다음, 전체표면 상부에 다결정실리콘층(46)을 소정 두께 형성한다. (도 5b 참조)
다음, 상기 콘택홀을 포함한 전체표면 상부에 텅스텐층(47)을 형성한다.그 다음, 상기 텅스텐층(47)을 에치 백하여 상기 콘택홀 및 연결통로에 잔존시키되, 상기 제3층간절연막(45)보다 낮게 잔존되게 한다.다음, 상기 제3층간절연막(45), 제2층간절연막(44), 다결정실리콘층(46) 및 소정 두께의 텅스텐층(47)을 제거하여 상기 하부배선(42) 간을 연결하는 내부연결배선(48)을 형성한다. (도 5d 참조)
본 발명의 배선 형성 방법은 습식 방법으로 배선 연결 라인이 형성될 통로를 만들고 그 통로에 인접 배선간의 또는 인접 콘택간의 연결 라인을 형성하므로, 상기 연결 라인에 의한 단차가 발생되지 않고 인접 배선 또는 인접 콘택을 서로 연결시키므로 소자의 생산성을 향상시키는 효과가 있다.

Claims (6)

  1. 절연기판 상부에 배선 간의 연결통로로 예정되는 부분에 제1층간절연막패턴을 형성하는 공정과,
    전체표면 상부에 상기 제1층간절연막패턴과 식각선택비 차이를 갖는 제2층간절연막을 형성하는 공정과,
    배선으로 예정되는 부분을 노출시키는 식각마스크로 상기 제2층간절연막을 식각하여 트랜치를 형성하되, 상기 트랜치는 상기 제1층간절연막패턴의 양측에 형성하는 공정과,
    상기 트랜치에 노출되는 제1층간절연막패턴을 습식식각공정으로 제거하여 상기 트랜치 간을 연결시키는 연결통로를 형성하는 공정과,
    전체표면 상부에 도전층을 형성하는 공정과,
    상기 도전층을 소정 두께 에치백하여 제거한 후 상기 제1층간절연막을 제거하여 배선과 상기 배선을 연결하는 내부연결배선을 형성하는 공정을 포함하는 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 도전층은 다결정실리콘층과 텅스텐층의 적층구조인 것을 특징으로 하는 배선 형성 방법.
  3. 제 1 항에 있어서,
    상기 도전층은 텅스텐층인 것을 특징으로 하는 배선 형성 방법.
  4. 절연기판 상부에 다수 개의 하부배선을 형성하는 공정과,
    전체표면 상부에 제1층간절연막, 제2층간절연막 및 제3층간절연막의 적층구조를 형성하되, 상기 제2층간절연막은 상기 제1층간절연막 및 제3층간절연막과 식각선택비 차이를 갖는 박막으로 형성하는 공정과,
    콘택마스크를 식각마스크로 상기 적층구조를 식각하여 상기 하부배선을 노출시키는 콘택홀을 형성하는 공정과,
    상기 콘택홀 중에서 서로 연결될 부분의 제2층간절연막을 습식식각공정으로 제거하여 제거하여 상기 콘택홀 간을 연결시키는 연결통로를 형성하는 공정과,
    전체표면 상부에 소정 두께의 다결정실리콘층을 형성하는 공정과,
    상기 콘택홀을 포함한 전체표면 상부에 금속층을 형성하는 공정과,
    상기 금속층을 소정 두께 에치백하여 제거한 후 상기 제1층간절연막, 제2층간절연막 및 다결정실리콘층을 제거하여 상기 콘택홀 및 연결통로를 통하여 상기 하부배선을 연결하는 내부연결배선을 형성하는 공정을 포함하는 배선 형성 방법.
  5. 삭제
  6. 제 4 항에 있어서,
    상기 금속층은 텅스텐층인 것을 특징으로 하는 배선 형성 방법.
KR1019990067990A 1999-12-31 1999-12-31 배선 형성 방법 KR100360152B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990067990A KR100360152B1 (ko) 1999-12-31 1999-12-31 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990067990A KR100360152B1 (ko) 1999-12-31 1999-12-31 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20010059994A KR20010059994A (ko) 2001-07-06
KR100360152B1 true KR100360152B1 (ko) 2002-11-04

Family

ID=19635078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990067990A KR100360152B1 (ko) 1999-12-31 1999-12-31 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100360152B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100582410B1 (ko) * 2004-06-30 2006-05-22 주식회사 하이닉스반도체 반도체 장치 및 반도체 장치의 제조방법

Also Published As

Publication number Publication date
KR20010059994A (ko) 2001-07-06

Similar Documents

Publication Publication Date Title
KR920004541B1 (ko) 반도체 소자에서 식각베리어층을 사용한 콘택홀 형성방법
KR100256800B1 (ko) 콘택홀 제조방법
KR100215842B1 (ko) 반도체 장치의 배선구조 및 방법
KR100360152B1 (ko) 배선 형성 방법
US7429527B2 (en) Method of manufacturing self-aligned contact openings
TW202147514A (zh) 導線結構及其製造方法
KR100477825B1 (ko) 반도체소자 제조 방법
KR100278274B1 (ko) 반도체장치의스택콘택형성방법
JPH11186386A (ja) 半導体装置およびその製造方法
KR100248150B1 (ko) 반도체소자의 콘택홀형성방법
KR100284302B1 (ko) 반도체소자의금속배선형성방법
KR0154190B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR100304967B1 (ko) 반도체소자의 배선 및 그의 형성방법
KR100248805B1 (ko) 반도체 소자의 금속배선 형성방법
KR100456421B1 (ko) 반도체 소자의 제조 방법
KR960011250B1 (ko) 반도체 접속장치 제조방법
CN113808999A (zh) 导线结构及其制造方法
KR100226252B1 (ko) 반도체 소자 및 그의 제조방법
KR100257159B1 (ko) 반도체 소자의 제조 방법
JP2006351998A (ja) 半導体装置の製造方法及び半導体装置
KR20090077195A (ko) 반도체 소자 및 그 제조방법
KR20080029605A (ko) 반도체 소자 제조방법
KR20000045910A (ko) 반도체 소자의 퓨즈 박스 제조 방법
KR20010003442A (ko) 반도체 소자의 배선 형성방법
JPH0936222A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee