CN113808999A - 导线结构及其制造方法 - Google Patents
导线结构及其制造方法 Download PDFInfo
- Publication number
- CN113808999A CN113808999A CN202010552795.2A CN202010552795A CN113808999A CN 113808999 A CN113808999 A CN 113808999A CN 202010552795 A CN202010552795 A CN 202010552795A CN 113808999 A CN113808999 A CN 113808999A
- Authority
- CN
- China
- Prior art keywords
- spacer
- wire
- layer
- shaped
- conductive line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 125000006850 spacer group Chemical group 0.000 claims abstract description 77
- 238000000034 method Methods 0.000 claims abstract description 52
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000004020 conductor Substances 0.000 claims abstract description 11
- 238000000059 patterning Methods 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 88
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
Abstract
本发明提供一种导线结构及其制造方法。导线结构的制造方法包括以下步骤。提供基底。在基底上形成导体层。通过自对准双重图案化工艺在导体层上形成矩形环状间隔件。形成图案化光刻胶层。图案化光刻胶层暴露出矩形环状间隔件的第一部分与第二部分。第一部分与第二部分位于矩形环状间隔件的对角线上的两个角落处。利用图案化光刻胶层作为掩模，移除第一部分与第二部分，而形成第一间隔件与第二间隔件。第一间隔件与第二间隔件为L形。移除图案化光刻胶层。将第一间隔件的图案与第二间隔件的图案转移至导体层，而形成L形的第一导线与L形的第二导线。上述导线结构的制造方法可提升接触窗与导线之间的对准裕度。
Description
技术领域
本发明涉及一种半导体元件及其制造方法，尤其涉及一种导线结构及其制造方法。
背景技术
随着半导体技术的进步，元件的尺寸也不断地缩小。当积体电路的集成度增加时，导线的临界尺寸(critical dimension)以及导线与导线之间的距离会随着缩小。当导线的临界尺寸缩小时，会导致后续形成的接触窗难以与导线进行对准，而降低接触窗与导线之间的对准裕度(alignment margin)。此外，当导线与导线之间的距离缩小时，接触窗容易同时连接到相邻两条导线而产生短路的问题。
发明内容
本发明提供一种导线结构及其制造方法，其可提升接触窗与导线之间的对准裕度，且可防止在相邻两条导线之间产生短路的问题。
本发明提出一种导线结构的制造方法，包括以下步骤。提供基底。在基底上形成导体层。通过自对准双重图案化(self-alignment double patterning，SADP)工艺在导体层上形成矩形环状间隔件(spacer)。形成图案化光刻胶(photoresist)层。图案化光刻胶层暴露出矩形环状间隔件的第一部分与第二部分。第一部分与第二部分位于矩形环状间隔件的对角线上的两个角落处。利用图案化光刻胶层作为掩模，移除第一部分与第二部分，而形成第一间隔件与第二间隔件。第一间隔件与第二间隔件为L形。移除图案化光刻胶层。将第一间隔件的图案与第二间隔件的图案转移至导体层，而形成L形的第一导线与L形的第二导线。
本发明提出一种导线结构，包括第一导线与第二导线。第二导线位于第一导线的一侧。第一导线包括第一导线部与第一接垫(pad)部。第一导线部在第一方向上延伸，且具有第一端与第二端。第一接垫部连接于第一导线部的第一端。第二导线包括第二导线部与第二接垫部。第二导线部在第二方向上延伸，且具有第三端与第四端。第三端邻近于第一端，且第四端邻近于第二端。第二方向为第一方向的相反方向。第二接垫部连接于第二导线部的第四端。第一假想延伸部从第一导线部的第二端以远离第一导线部的第一端的方式在第一方向上延伸。第二假想延伸部从第二导线部的第三端以远离第二导线部的第四端的方式在第二方向上延伸。第一接垫部朝第二假想延伸部延伸但不与第二假想延伸部相交。第二接垫部朝第一假想延伸部延伸但不与第一假想延伸部相交。
基于上述，在本发明所提出的导线结构的制造方法中，通过自对准双重图案化工艺、图案化工艺与图案转移工艺形成L形的第一导线与L形的第二导线，因此可有效地简化工艺，以降低工艺复杂性。此外，由上述方法所制作的L形的第一导线与L形的第二导线可增加用来与后续形成的接触窗进行电性连接的面积，因此可有效地提高接触窗与第一导线之间的对准裕度以及接触窗与第二导线之间的对准裕度。此外，通过上述方法可弹性调整第一导线与第二导线之间的距离，因此可防止因接触窗同时连接到第一导线与第二导线所产生的短路问题。
此外，在本发明所提出的导线结构中，由于第一导线与第二导线分别具有第一接垫部与第二接垫部，因此可有效地提高接触窗与第一导线之间的对准裕度以及接触窗与第二导线之间的对准裕度。另外，由于第一接垫部朝第二假想延伸部延伸但不与第二假想延伸部相交，且第二接垫部朝第一假想延伸部延伸但不与第一假想延伸部相交，因此可防止因接触窗同时连接到第一导线与第二导线所产生的短路问题。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1G为本发明一实施例的导线结构的制造流程上视图；
图1H至图1I为本发明一实施例的接触窗的制造流程上视图；
图2A至图2I为沿图1A至图1I中的I-I’剖面线与II-II’剖面线的剖面图。
附图标号说明：
10:导线结构
100:基底
102,104,104a,104b,106,106a,106b:导体层
108,108a,108b:硬掩模层
110:芯图案
112:间隔件材料层
112a:矩形环状间隔件
114:图案化光刻胶层
116:介电层
118:接触窗
D1:第一方向
D2:第二方向
EP1,EP2:接垫部
IE1,IE2:假想延伸部
LP1,LP2:长边部
P1:第一部分
P2:第二部分
S1,S2:间隔件
SP1,SP2:短边部
T1:第一端
T2:第二端
T3:第三端
T4:第四端
W1,W2:导线
WP1,WP2:导线部
具体实施方式
请参照图1A与图2A，提供基底100。基底100可为半导体基底，如硅基底。另外，所属技术领域技术人员可依照产品需求在基底100上形成半导体元件(如，晶体管)与介电层(未示出)，于此省略其说明。
接着，在基底100上形成导体层102。导体层102可为单层结构或多层结构。举例来说，导体层102可为包括导体层104与导体层106的多层结构，但本发明并不以此为限。导体层104例如是掺杂多晶硅。导体层106例如是金属或金属化合物，如钨、氮化钨、铝、氮化钛或铜。
然后，可在导体层102上形成硬掩模层108。硬掩模层108例如是氮化硅或氧化硅。
接下来，请参照图1A至图1D与图2A至图2D，可通过自对准双重图案化(SADP)工艺在导体层102上形成矩形环状间隔件112a(请参照图1D与图2D)。举例来说，可通过自对准双重图案化工艺将矩形环状间隔件112a形成在硬掩模层108上，说明如下。
请参照图1A与图2A，可在导体层102上形成矩形的芯图案110。芯图案110的材料例如是碳、多晶硅、氧化硅或氮化硅。芯图案110可通过沉积工艺、光刻工艺与蚀刻工艺所形成。
请参照图1B与图2B，可在芯图案110上共形地形成间隔件材料层112。间隔件材料层112的材料例如是氧化硅或氮化硅。间隔件材料层112的形成方法例如是化学气相沉积法或原子层沉积法。
请参照图1C与图2C，可对间隔件材料层112进行蚀刻工艺，而形成环绕芯图案110的侧壁的矩形环状间隔件112a。矩形环状间隔件112a可包括长边部LP1、长边部LP2、短边部SP1与短边部SP2。短边部SP1连接于长边部LP1的一端与长边部LP2的一端。短边部SP2连接于长边部LP1的另一端与长边部LP2的另一端。上述蚀刻工艺例如是干式蚀刻工艺。
请参照图1D与图2D，可移除芯图案110。当芯图案110的材料为碳时，芯图案110的移除方法例如是灰化法(ashing)。当芯图案110的材料为多晶硅、氧化硅或氮化硅时，芯图案110的移除方法例如是湿式蚀刻法。
此外，虽然自对准双重图案化工艺是以上述方法为例来进行说明，但本发明并不以此为线。
请参照图1E与图2E，形成图案化光刻胶层114。图案化光刻胶层114可通过光刻工艺所形成。图案化光刻胶层114暴露出矩形环状间隔件112a的第一部分P1与第二部分P2。第一部分P1与第二部分P2位于矩形环状间隔件112a的对角线上的两个角落处。第一部分P1可包括部分短边部SP1，且第二部分P2可包括部分短边部SP2。第一部分P1中的部分短边部SP1的长度可为短边部SP1的总长度的三分之一至三分之二，且第二部分P2中的部分短边部SP2的长度可为短边部SP2的总长度的三分之一至三分之二。亦即，图案化光刻胶层114可暴露出部分短边部SP1与部分短边部SP2，但本发明并不以此为限。在另一些实施例，第一部分P1还可包括部分长边部LP1，且第二部分P2还可包括部分长边部LP2。亦即，图案化光刻胶层114还可暴露出部分长边部LP1与部分长边部LP2。
请参照图1F与图2F，利用图案化光刻胶层114作为掩模，移除第一部分P1与第二部分P2，而形成间隔件S1与间隔件S2。间隔件S1与间隔件S2为L形。第一部分P1与第二部分P2的移除方法例如是干式蚀刻法。在一些实施例中，由于位于矩形环状间隔件112a上方的图案化光刻胶层114的厚度较薄，因此在移除第一部分P1与第二部分P2的过程中，位于矩形环状间隔件112a上方的图案化光刻胶层114可能会被移除而暴露出矩形环状间隔件112a。如此一来，在移除第一部分P1与第二部分P2的过程中，可能会同时移除原本位于图案化光刻胶层114下方的部分矩形环状间隔件112a，而使得间隔件S1的高度与间隔件S2的高度低于矩形环状间隔件112a的高度(请参照图2E与图2F)，但本发明并不以此为限。在另一些实施例中，在移除第一部分P1与第二部分P2的过程中，如果位于矩形环状间隔件112a上方的图案化光刻胶层114未被移除，则间隔件S1的高度与间隔件S2的高度可约等于矩形环状间隔件112a的高度。
接着，移除图案化光刻胶层114。图案化光刻胶层114的移除方法例如是干式去光刻胶法(dry stripping)或湿式去光刻胶法(wet stripping)。
请参照图1G与图2G，将间隔件S1的图案与间隔件S2的图案转移至硬掩模层108与导体层102，而形成L形的硬掩模层108a、L形的硬掩模层108b、L形的导线W1与L形的导线W2。导线W1可包括导体层104a与导体层106a。导线W2可包括导体层104b与导体层106b。将间隔件S1的图案与间隔件S2的图案转移至硬掩模层108与导体层102的方法例如是利用间隔件S1与间隔件S2作为掩模，移除部分硬掩模层108与部分导体层102。部分硬掩模层108与部分所述导体层102的移除方法例如是干式蚀刻法。
然后，可移除移除间隔件S1与间隔件S2。在一些实施例中，在将间隔件S1的图案与间隔件S2的图案转移至硬掩模层108与导体层102的过程中，间隔件S1与间隔件S2可被逐渐消耗而移除，但本发明并不以此无限。在此情况下，硬掩模层108a与硬掩模层108b可能会因为作为蚀刻掩模而被部分移除，而使得硬掩模层108a的高度与硬掩模层108b的高度低于硬掩模层108的高度。举例来说，硬掩模层108a的高度与硬掩模层108b的高度可比硬掩模层108的高度低20％以下。在另一些实施例中，在将间隔件S1的图案与间隔件S2的图案转移至硬掩模层108与导体层102之后，若仍留有间隔件S1与间隔件S2，则可通过湿式蚀刻法移除间隔件S1与间隔件S2。在此情况下，硬掩模层108a的高度与硬掩模层108b的高度可约等于硬掩模层108的高度。
请参照图1H与图2H，可在导线W1与导线W2之间的基底100上形成介电层116。介电层116的材料例如是氧化硅。介电层116的形成方法例如是先形成覆盖硬掩模层108a与硬掩模层108b的介电材料层(未示出)，再对介电材料层进行化学机械研磨工艺，以暴露出硬掩模层108a与硬掩模层108b。
请参照图1I与图2I，形成多个接触窗118。接触窗118分别电性连接至导线W1与导线W2。接触窗118的材料例如是金属材料，如钨、铝、铜。接触窗118可通过内连线工艺所形成。在一些实施例中，还可在接触窗118与导线W1之间以及接触窗118与导线W2之间分别形成阻障层(未示出)。
基于上述实施例可知，在导线结构10(请参照图1G与图2G)的制造方法中，通过自对准双重图案化工艺、图案化工艺与图案转移工艺形成L形的导线W1与L形的导线W2，因此可有效地简化工艺，以降低工艺复杂性。此外，由上述方法所制作的L形的导线W1与L形的导线W2可增加用来与后续形成的接触窗118进行电性连接的面积，因此可有效地提高接触窗118与导线W1之间的对准裕度以及接触窗118与导线W2之间的对准裕度。另外，通过上述方法可弹性调整导线W1与导线W2之间的距离，因此可防止因接触窗118同时连接到导线W1与导线W2所产生的短路问题。
以下，通过图1G与图2G来说明本实施例的导线结构10。在本实施例中，虽然导线结构10的形成方法是以上述方法为例进行说明，但本发明并不以此为限。
请参照图1G与图2G，导线结构10包括导线W1与导线W2。在本实施例中，导线结构10是以包括多对导线W1与导线W2为例，但本发明并不以此为限。只要导线结构10包括至少一对导线W1与导线W2，即属于本发明所涵盖的范围。导线W2位于导线W1的一侧。导线W1与导线W2的形状可为L形。导线W1与导线W2可为单层结构或多层结构。导线W1可包括导体层104a与导体层106a。导线W2可包括导体层104b与导体层106b。
导线W1包括导线部WP1与接垫部EP1。导线部WP1在第一方向D1上延伸，且具有第一端T1与第二端T2。接垫部EP1连接于导线部WP1的第一端T1。接垫部EP1可垂直于导线部WP1。
导线W2包括导线部WP2与接垫部EP2。导线部WP2在第二方向D2上延伸，且具有第三端T3与第四端T4。第三端T3邻近于第一端T1，且第四端T4邻近于第二端T2。第二方向D2为第一方向D1的相反方向。接垫部EP2连接于导线部WP2的第四端T4。接垫部EP2可垂直于导线部WP2。接垫部EP1可平行于接垫部EP2。
假想延伸部IE1从导线部WP1的第二端T2以远离导线部WP1的第一端T1的方式在第一方向D1上延伸。假想延伸部IE2从导线部WP2的第三端T3以远离导线部WP2的第四端T4的方式在第二方向D2上延伸。接垫部EP1朝假想延伸部IE2延伸但不与假想延伸部IE2相交。接垫部EP2朝假想延伸部IE1延伸但不与假想延伸部IE1相交。假想延伸部IE1与导线部WP1可具有相同的宽度。假想延伸部IE2与导线部WP2可具有相同的宽度。此外，假想延伸部IE1与假想延伸部IE2为假想的构件，实际上并不存在。假想延伸部IE2的目的是用以描述接垫部EP1与导线W2之间的配置关系，且假想延伸部IE1的目的是用以描述接垫部EP2与导线W1之间的配置关系。
此外，导线结构10的各构件的材料、形成方法与配置方式已于上述实施例中进行详尽地说明，于此不再重复说明。
基于上述实施例可知，在导线结构10中，由于导线W1与导线W2分别具有接垫部EP1与接垫部EP2，因此可有效地提高接触窗118与导线W1之间的对准裕度以及接触窗118与导线W2之间的对准裕度。此外，由于接垫部EP1朝假想延伸部IE2延伸但不与假想延伸部IE2相交，且接垫部EP2朝假想延伸部IE1延伸但不与假想延伸部IE1相交，因此可防止因接触窗118同时连接到导线W1与导线W2所产生的短路问题。
综上所述，通过上述实施例的导线结构及其制造方法，可提升接触窗与导线之间的对准裕度，且可防止在相邻两条导线之间产生短路的问题。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。
Claims (10)
1.一种导线结构的制造方法，其特征在于，包括：
提供基底；
在所述基底上形成导体层；
通过自对准双重图案化工艺在所述导体层上形成矩形环状间隔件；
形成图案化光刻胶层，其中所述图案化光刻胶层暴露出所述矩形环状间隔件的第一部分与第二部分，且所述第一部分与所述第二部分位于所述矩形环状间隔件的对角线上的两个角落处；
利用所述图案化光刻胶层作为掩模，移除所述第一部分与所述第二部分，而形成第一间隔件与第二间隔件，其中所述第一间隔件与所述第二间隔件为L形；
移除所述图案化光刻胶层；以及
将所述第一间隔件的图案与所述第二间隔件的图案转移至所述导体层，而形成L形的第一导线与L形的第二导线。
2.根据权利要求1所述的导线结构的制造方法，其特征在于，所述自对准双重图案化工艺包括：
在所述导体层上形成矩形的芯图案；
在所述芯图案上共形地形成间隔件材料层；
对所述间隔件材料层进行蚀刻工艺，而形成环绕所述芯图案的侧壁的所述矩形环状间隔件；以及
移除所述芯图案。
3.根据权利要求1所述的导线结构的制造方法，其特征在于，所述矩形环状间隔件包括：
第一长边部、第二长边部、第一短边部与第二短边部，其中所述第一短边部连接于所述第一长边部的一端与所述第二长边部的一端，且所述第二短边部连接于所述第一长边部的另一端与所述第二长边部的另一端。
4.根据权利要求3所述的导线结构的制造方法，其特征在于，所述第一部分包括部分所述第一短边部，且所述第二部分包括部分所述第二短边部。
5.根据权利要求4所述的导线结构的制造方法，其特征在于，所述第一部分中的部分所述第一短边部的长度为所述第一短边部的总长度的三分之一至三分之二，且所述第二部分中的部分所述第二短边部的长度为所述第二短边部的总长度的三分之一至三分之二。
6.根据权利要求1所述的导线结构的制造方法，其特征在于，还包括：
在形成所述矩形环状间隔件之前，在所述导体层上形成硬掩模层；以及
将所述第一间隔件的图案与所述第二间隔件的图案转移至所述硬掩模层。
7.一种导线结构，其特征在于，包括：
第一导线；以及
第二导线，位于所述第一导线的一侧，其中
所述第一导线包括：
第一导线部，在第一方向上延伸，且具有第一端与第二端；以及
第一接垫部，连接于所述第一导线部的所述第一端，且
所述第二导线包括：
第二导线部，在第二方向上延伸，且具有第三端与第四端，其中所述第三端邻近于所述第一端，所述第四端邻近于所述第二端，且所述第二方向为所述第一方向的相反方向；以及
第二接垫部，连接于所述第二导线部的所述第四端，其中
第一假想延伸部从所述第一导线部的所述第二端以远离所述第一导线部的所述第一端的方式在所述第一方向上延伸，
第二假想延伸部从所述第二导线部的所述第三端以远离所述第二导线部的所述第四端的方式在所述第二方向上延伸，
所述第一接垫部朝所述第二假想延伸部延伸但不与所述第二假想延伸部相交，且
所述第二接垫部朝所述第一假想延伸部延伸但不与所述第一假想延伸部相交。
8.根据权利要求7所述的导线结构，其特征在于，所述第一导线与所述第二导线的形状包括L形。
9.根据权利要求7所述的导线结构，其特征在于，所述第一接垫部垂直于所述第一导线部，且所述第二接垫部垂直于所述第二导线部。
10.根据权利要求7所述的导线结构，其特征在于，所述第一接垫部平行于所述第二接垫部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010552795.2A CN113808999B (zh) | 2020-06-17 | 2020-06-17 | 导线结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010552795.2A CN113808999B (zh) | 2020-06-17 | 2020-06-17 | 导线结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113808999A true CN113808999A (zh) | 2021-12-17 |
| CN113808999B CN113808999B (zh) | 2024-02-27 |
Family
ID=78943414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010552795.2A Active CN113808999B (zh) | 2020-06-17 | 2020-06-17 | 导线结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113808999B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002064043A (ja) * | 2000-08-17 | 2002-02-28 | Toshiba Corp | 半導体装置とその製造方法および半導体装置パターン露光用マスク |
| US20140080069A1 (en) * | 2012-09-14 | 2014-03-20 | Macronix International Co., Ltd. | Double patterning by ptd and ntd process |
| CN204407323U (zh) * | 2015-02-25 | 2015-06-17 | 中芯国际集成电路制造(北京)有限公司 | 集成电路的虚拟图案以及半导体集成电路 |
| US20190318989A1 (en) * | 2018-04-12 | 2019-10-17 | International Business Machines Corporation | Tight pitch via structures enabled by orthogonal and non-orthogonal merged vias |
-
2020
- 2020-06-17 CN CN202010552795.2A patent/CN113808999B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002064043A (ja) * | 2000-08-17 | 2002-02-28 | Toshiba Corp | 半導体装置とその製造方法および半導体装置パターン露光用マスク |
| US20140080069A1 (en) * | 2012-09-14 | 2014-03-20 | Macronix International Co., Ltd. | Double patterning by ptd and ntd process |
| CN204407323U (zh) * | 2015-02-25 | 2015-06-17 | 中芯国际集成电路制造(北京)有限公司 | 集成电路的虚拟图案以及半导体集成电路 |
| US20190318989A1 (en) * | 2018-04-12 | 2019-10-17 | International Business Machines Corporation | Tight pitch via structures enabled by orthogonal and non-orthogonal merged vias |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113808999B (zh) | 2024-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11804381B2 (en) | Conductive wire structure | |
| TWI744933B (zh) | 導線結構及其製造方法 | |
| KR20040045055A (ko) | 2중 콘택 스페이서를 포함하는 반도체 소자 및 그 제조방법 | |
| US7429527B2 (en) | Method of manufacturing self-aligned contact openings | |
| CN113808999B (zh) | 导线结构及其制造方法 | |
| US6933229B2 (en) | Method of manufacturing semiconductor device featuring formation of conductive plugs | |
| CN110767627A (zh) | 半导体装置及其制作工艺 | |
| JP2003068742A (ja) | 半導体素子及びその製造方法 | |
| US20230043973A1 (en) | Semiconductor memory device and method of forming semiconductor device | |
| KR960016229B1 (ko) | 반도체소자의 콘택구조 및 그 제조방법 | |
| KR100208450B1 (ko) | 반도체 소자의 다중 금속층 형성 방법 | |
| KR100360152B1 (ko) | 배선 형성 방법 | |
| KR100324935B1 (ko) | 반도체 소자의 배선 형성방법 | |
| KR100859474B1 (ko) | 반도체 소자의 제조 방법 | |
| CN109920761B (zh) | 半导体元件的制作方法 | |
| KR100808369B1 (ko) | 반도체 소자의 제조방법 | |
| KR0149889B1 (ko) | 전계효과 소자의 전극 형성 방법 | |
| KR100506050B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100301245B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| JP2004228231A (ja) | 半導体装置およびその製造方法 | |
| KR100399934B1 (ko) | 반도체장치의콘택형성방법 | |
| JP2828089B2 (ja) | 半導体装置の製造方法 | |
| TWI223877B (en) | Interconnect structure and method of forming the same | |
| KR101043411B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR20000041077A (ko) | 반도체 장치의 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |