KR200309911Y1 - 다층 배선 - Google Patents

다층 배선 Download PDF

Info

Publication number
KR200309911Y1
KR200309911Y1 KR2019970019840U KR19970019840U KR200309911Y1 KR 200309911 Y1 KR200309911 Y1 KR 200309911Y1 KR 2019970019840 U KR2019970019840 U KR 2019970019840U KR 19970019840 U KR19970019840 U KR 19970019840U KR 200309911 Y1 KR200309911 Y1 KR 200309911Y1
Authority
KR
South Korea
Prior art keywords
wiring
insulating film
layer
metal
conductor
Prior art date
Application number
KR2019970019840U
Other languages
English (en)
Other versions
KR19990006382U (ko
Inventor
서유완
박준석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR2019970019840U priority Critical patent/KR200309911Y1/ko
Publication of KR19990006382U publication Critical patent/KR19990006382U/ko
Application granted granted Critical
Publication of KR200309911Y1 publication Critical patent/KR200309911Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 고안은 IMD층에 발생하는 크랙을 제거하여 제 1 금속 배선과 제 2 금속 배선의 단락을 방지하므로 배선의 신뢰성을 향상시키기 위한 다층 배선에 관한 것이다.
본 고안의 다층 배선은 기판상에 제 1 콘택홀을 갖으며 형성되는 제 1 절연막, 상기 제 1 콘택홀을 포함한 제 1 절연막상의 제 1 배선 영역에 형성되는 제 1 배선용 제 1 도전체, 상기 제 1 도전체상에 형성되는 다수 개의 제 2 콘택홀을 갖으며 상기 제 1 도전체를 포함한 제 1 절연막상의 소정 영역에 형성되는 제 2 절연막과, 상기 제 2 절연막을 포함한 제 1 절연막상에 형성되어 상기 다수 개의 제 2 콘택홀과 각각 전기적으로 연결되는 다수 개의 제 2 배선용 제 2 도전체를 포함하여 구성됨을 특징으로 한다.

Description

다층 배선
본 고안은 다층 배선에 관한 것으로, 특히 배선의 신뢰성을 향상시키는 다층 배선에 관한 것이다.
디바이스의 기능이 점점더 복잡해지고 많은 기능을 가짐에 따라 칩 내부의 소자간에 많은 연결선 즉 배선들이 필요하게 되었다.
소자의 금속 배선 구조는 회로상에서의 전류의 양과 금속 물질의 전류 흐름 능력 및 특정 공정에서의 금속의 두께 등 여러 가지 제약 조건에 의해서 결정되므로 금속 배선의 넓이를 조절하여야 하고 또한 한 층이 아닌 두 개 이상의 다층 구조를 갖는다.
상기 배선 중에서도 소자의 가장자리에 위치하는 소자의 입력단 및 출력단에는 많은 전류의 흐름이 있기 때문에 다른 내부 소자의 금속 배선의 넓이 보다 더 넓은 금속 배선이 필요하다.
종래의 다층 배선은 도 1에서와 같이, 기판(도시하지 않음)상에 제 1 콘택홀을 갖으며 형성되는 절연막(11), 상기 제 1 콘택홀을 포함하여 상기 절연막(11)상의 제 1 배선 영역에 제 1 금속층으로 형성되는 제 1 배선층(12), 상기 제 1 배선층(12)상에 한 개의 제 2 콘택홀을 갖으며 형성되는 IMD(Inter Metal Dielectric)층(14)과, 상기 제 2 콘택홀을 포함하여 상기 IMD층(14)상에 제 2 금속층으로 형성되는 한 개의 제 2 배선층(16)으로 구성된다.
그러나 종래의 다층 배선은 IMD층과 제 1, 제 2 금속 배선용 금속층의 서로 다른 열 팽창 계수로 상기 IMD층에 압력이 가해지므로 크랙(Crack)이 발생하여 상기 제 1 금속 배선과 제 2 금속 배선이 단락된다는 문제점이 있었다.
본 고안은 상기의 문제점을 해결하기 위해 안출한 것으로 IMD층에 발생하는 크랙을 제거하여 제 1 금속 배선과 제 2 금속 배선의 단락을 방지하므로 배선의 신뢰성을 향상시키는 다층 배선을 제공하는데 그 목적이 있다.
도 1은 종래의 다층 배선을 나타낸 구조 사시도
도 2는 본 고안의 실시예에 따른 다층 배선을 나타낸 구조 사시도
도면의 주요부분에 대한 부호의 설명
31: 절연막 32: 제 1 배선층
34: IMD층 36: 제 2 배선층
본 고안의 다층 배선은 기판상에 제 1 콘택홀을 갖으며 형성되는 제 1 절연막, 상기 제 1 콘택홀을 포함한 제 1 절연막상의 제 1 배선 영역에 형성되는 제 1 배선용 제 1 도전체, 상기 제 1 도전체상에 형성되는 다수 개의 제 2 콘택홀을 갖으며 상기 제 1 도전체를 포함한 제 1 절연막상의 소정 영역에 형성되는 제 2 절연막과, 상기 제 2 절연막을 포함한 제 1 절연막상에 형성되어 상기 다수 개의 제 2 콘택홀과 각각 전기적으로 연결되는 다수 개의 제 2 배선용 제 2 도전체를 포함하여 구성됨을 특징으로 한다.
상기와 같은 본 고안에 따른 다층 배선의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
본 고안의 실시예에 따른 다층 배선은 도 2에서와 같이, 기판(도시하지 않음)상에 제 1 콘택홀을 갖으며 형성되는 절연막(31), 상기 제 1 콘택홀을 포함하여 상기 절연막(31)상의 소정 영역에 제 1 배선 영역에 제 1 금속층으로 형성되는 제 1 배선층(32), 상기 제 1 배선층(32)을 포함한 절연막(31)상에 상기 제 1 배선층(32)상의 두 개의 제 2 콘택홀을 갖으며 형성되는 IMD(34)층과, 상기 IMD층(34)상에 상기 두 개의 제 2 콘택홀과 각각 전기적으로 연결되어 형성되는 두 개의 제 2 배선층(36)으로 구성된다. 여기서 상기 각 제 2 배선층(36)의 폭은 종래 기술에 따른 제 2 배선층(16)의 폭보다 좁다.
본 고안의 다층 배선은 IMD층상에 폭이 좁은 복수 개의 제 2 금속 배선을 형성하므로, 상기 IMD층상에 가해지는 압력을 분산시켜서 상기 IMD층상에 발생되는 크랙을 억제하여 제 1 금속 배선과 제 2 금속 배선의 단락을 방지하므로 배선의 신뢰성을 향상시키는 효과가 있다.

Claims (1)

  1. 기판상에 제 1 콘택홀을 갖으며 형성되는 제 1 절연막;
    상기 제 1 콘택홀을 포함한 제 1 절연막상의 제 1 배선 영역에 형성되는 제 1 배선용 제 1 도전체;
    상기 제 1 도전체상에 형성되는 다수 개의 제 2 콘택홀을 갖으며 상기 제 1 도전체를 포함한 제 1 절연막상의 소정 영역에 형성되는 제 2 절연막;
    상기 제 2 절연막을 포함한 제 1 절연막상에 형성되어 상기 다수 개의 제 2 콘택홀과 각각 전기적으로 연결되는 다수 개의 제 2 배선용 제 2 도전체를 포함하여 구성됨을 특징으로 하는 다층 배선.
KR2019970019840U 1997-07-25 1997-07-25 다층 배선 KR200309911Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970019840U KR200309911Y1 (ko) 1997-07-25 1997-07-25 다층 배선

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970019840U KR200309911Y1 (ko) 1997-07-25 1997-07-25 다층 배선

Publications (2)

Publication Number Publication Date
KR19990006382U KR19990006382U (ko) 1999-02-25
KR200309911Y1 true KR200309911Y1 (ko) 2003-05-17

Family

ID=49404462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970019840U KR200309911Y1 (ko) 1997-07-25 1997-07-25 다층 배선

Country Status (1)

Country Link
KR (1) KR200309911Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9691822B2 (en) 2015-01-23 2017-06-27 Samsung Display Co., Ltd. Organic light emitting diode display and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9691822B2 (en) 2015-01-23 2017-06-27 Samsung Display Co., Ltd. Organic light emitting diode display and manufacturing method thereof

Also Published As

Publication number Publication date
KR19990006382U (ko) 1999-02-25

Similar Documents

Publication Publication Date Title
US6501157B1 (en) Substrate for accepting wire bonded or flip-chip components
KR0169265B1 (ko) 반도체장치
US5418690A (en) Multiple wiring and X section printed circuit board technique
SG92715A1 (en) Electronic package for electronic components and method of making same
KR970067822A (ko) 반도체장치의 제조방법 및 반도체장치의 패키지
KR19980064367A (ko) 집적 회로 칩 패키지용 차동 쌍 구성
US4949220A (en) Hybrid IC with heat sink
KR920020618A (ko) 반도체 장치의 배선 접속 구조 및 그 제조방법
US4136356A (en) Wiring substrate for a matrix circuit
US6465890B1 (en) Integrated circuit package having offset segmentation of package power and/or ground planes and methods for reducing delamination in integrated circuit packages
KR960004074B1 (ko) 다층 금속 상호 접속부를 갖는 반도체 장치
US6896173B2 (en) Method of fabricating circuit substrate
KR200309911Y1 (ko) 다층 배선
KR870004519A (ko) 집적 반도체 회로
KR100268629B1 (ko) 반도체장치
US5527999A (en) Multilayer conductor for printed circuits
JPS63278399A (ja) 混成厚膜回路の構成方法
JPH08307056A (ja) 多層配線基板
KR100290790B1 (ko) 반도체 소자의 정전기 방지 구조 및 그 제조방법
JPH04188753A (ja) 多層配線半導体装置
JP2697345B2 (ja) 混成集積回路
JP2000307109A5 (ko)
JPH11135499A (ja) 半導体装置及びその製造方法
JPH06334065A (ja) 半導体搭載用多層基板
JPH07297218A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee