KR920020618A - 반도체 장치의 배선 접속 구조 및 그 제조방법 - Google Patents

반도체 장치의 배선 접속 구조 및 그 제조방법 Download PDF

Info

Publication number
KR920020618A
KR920020618A KR1019920005482A KR920005482A KR920020618A KR 920020618 A KR920020618 A KR 920020618A KR 1019920005482 A KR1019920005482 A KR 1019920005482A KR 920005482 A KR920005482 A KR 920005482A KR 920020618 A KR920020618 A KR 920020618A
Authority
KR
South Korea
Prior art keywords
layer
containing layer
aluminum
melting point
aluminum wiring
Prior art date
Application number
KR1019920005482A
Other languages
English (en)
Other versions
KR960015597B1 (ko
Inventor
다 가시 다가
Original Assignee
시기 모리야
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시기 모리야, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 시기 모리야
Publication of KR920020618A publication Critical patent/KR920020618A/ko
Application granted granted Critical
Publication of KR960015597B1 publication Critical patent/KR960015597B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음

Description

반도체 장치의 배선 접속 구조 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명에 따라서 배선 접속 구조의 실시예를 표시하는 부분단면도,
제2도는 제1도에 표시된 스루.홀부분을 확대하여 표시한 부분 단면도,
제3도는 이 발명의 배선 접속 구조의 제조방법의 제1공정에 있어서 단면구조를 표시하는 부분 단면도.

Claims (2)

  1. 적어도 2층의 알루미늄 배선이 접속공을 통하여 전기적으로 접속된 반도체 집적 회로 장치의 배선 접속 구조임으로 주 표면을 갖는 반도체 기판과 알루미늄 함유층과, 그 알루미늄 함유층의 위에 형성된 고융점 금속 함유층과를 포함, 상기 반도체 기판의 주표면상에 형성된 제1의 알루미늄 배선층과, 상기 고융점 금속 함유층의 표면에 달하는 관통공을 가지고 상기 제1의 알루미늄 배선층의 위에 형성된 절연층과, 상기 관통공을 통하여 상기 공유점 금속 함유층의 표면에 접촉함으로써 상기 제1의 알루미늄 배선층에 전기적으로 접속된 제1의 알루미늄 배선층과를 비치하여 상기 고융점 금속 함유층은 상기 제2의 알루미늄 배선층에 접속하는 접속부와 상기 제2의 알루미늄 배선층에 접촉하지 않은 비 접촉부와를 포함, 상기 접촉부는 상기 비 접촉부보다는 적은 막두깨를 가진 반도체 집적회로장치의 배선 접속 구조.
  2. 적어도 2층의 알루미늄 배선이 접속공을 통하여 전기적으로 접속된 반도체 집적 회로 장치의 배선 접속 구조의 제조 방법이었지, 알루미늄 함유층과 그 알루미늄 함유층의 위에 형성된 고융점 금속 함유층과를 포함하는 제1의 알루미늄 배선층을 반도체 기판의 주 표면상에 형성하는 공정과, 상기 제1의 알루미늄 배선층의 위에 절연층을 형성하는 공정과, 상기 절연층을 선택적으로 제거함으로써 적어도 상기 고융점 금속 함유층의 표면을 노출시키는 관통공을 형성하는 공정과, 상기 관통공을 통하여 그 표면이 노출되는 상기 고융점 금속 함유층의 부분의 막두깨가 감소되도록 상기 고융점 금속 함유층을 선택적으로 제거하느 공정과, 상기 관통공을 통하여 상기 고융점 금속 함유층의 표면에 접촉하도록 상기 절연층의 위에 제2의 알루미늄 배선층을 형성하는 공정과를 비치한 반도체 집적 회로장치의 배선 접속 구조의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920005482A 1991-04-05 1992-04-02 반도체 장치의 배선 접속 구조 KR960015597B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3073206A JP2921773B2 (ja) 1991-04-05 1991-04-05 半導体装置の配線接続構造およびその製造方法
JP1991-073206 1991-04-05
JP91-073206 1991-04-05

Publications (2)

Publication Number Publication Date
KR920020618A true KR920020618A (ko) 1992-11-21
KR960015597B1 KR960015597B1 (ko) 1996-11-18

Family

ID=13511448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920005482A KR960015597B1 (ko) 1991-04-05 1992-04-02 반도체 장치의 배선 접속 구조

Country Status (4)

Country Link
US (2) US5442238A (ko)
JP (1) JP2921773B2 (ko)
KR (1) KR960015597B1 (ko)
DE (1) DE4210821C2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627345A (en) * 1991-10-24 1997-05-06 Kawasaki Steel Corporation Multilevel interconnect structure
JPH06140396A (ja) * 1992-10-23 1994-05-20 Yamaha Corp 半導体装置とその製法
US5668413A (en) * 1994-02-18 1997-09-16 Ricoh Company, Ltd. Semiconductor device including via hole
JPH07240473A (ja) * 1994-03-01 1995-09-12 Fujitsu Ltd 半導体記憶装置およびその製造方法
KR970007967B1 (en) * 1994-05-11 1997-05-19 Hyundai Electronics Ind Fabrication method and semiconductor device
KR0161379B1 (ko) * 1994-12-23 1999-02-01 윤종용 반도체 소자의 다층배선 및 그 제조방법
KR0165813B1 (ko) * 1995-04-12 1999-02-01 문정환 접속홀의 플러그 형성 방법
US5892282A (en) * 1995-05-31 1999-04-06 Texas Instruments Incorporated Barrier-less plug structure
KR100424835B1 (ko) * 1995-05-31 2004-06-26 텍사스 인스트루먼츠 인코포레이티드 장벽을갖지않는반도체구조및이러한구조에서의금속간접속형성방법
US5705428A (en) * 1995-08-03 1998-01-06 Chartered Semiconductor Manufacturing Pte, Ltd. Method for preventing titanium lifting during and after metal etching
US5840624A (en) * 1996-03-15 1998-11-24 Taiwan Semiconductor Manufacturing Company, Ltd Reduction of via over etching for borderless contacts
US6433428B1 (en) 1998-05-29 2002-08-13 Kabushiki Kaisha Toshiba Semiconductor device with a dual damascene type via contact structure and method for the manufacture of same
US6261950B1 (en) * 1999-10-18 2001-07-17 Infineon Technologies Ag Self-aligned metal caps for interlevel metal connections
US7687917B2 (en) * 2002-05-08 2010-03-30 Nec Electronics Corporation Single damascene structure semiconductor device having silicon-diffused metal wiring layer
KR100752189B1 (ko) * 2006-08-07 2007-08-27 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
WO2012109572A1 (en) * 2011-02-11 2012-08-16 Brookhaven Science Associates, Llc Technique for etching monolayer and multilayer materials

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6706868A (ko) * 1967-05-18 1968-11-19
JPS58137231A (ja) * 1982-02-09 1983-08-15 Nec Corp 集積回路装置
US4900695A (en) * 1986-12-17 1990-02-13 Hitachi, Ltd. Semiconductor integrated circuit device and process for producing the same
JP2615076B2 (ja) * 1987-09-19 1997-05-28 株式会社日立製作所 半導体集積回路装置の製造方法
GB2211348A (en) * 1987-10-16 1989-06-28 Philips Nv A method of forming an interconnection between conductive levels
JPH02237135A (ja) * 1989-03-10 1990-09-19 Fujitsu Ltd 半導体装置の製造方法
JPH0319222A (ja) * 1989-06-15 1991-01-28 Matsushita Electron Corp 半導体装置の製造方法
US5422312A (en) * 1994-06-06 1995-06-06 United Microelectronics Corp. Method for forming metal via
US5470790A (en) * 1994-10-17 1995-11-28 Intel Corporation Via hole profile and method of fabrication

Also Published As

Publication number Publication date
DE4210821C2 (de) 1994-04-28
DE4210821A1 (de) 1992-10-08
JPH04307957A (ja) 1992-10-30
US5442238A (en) 1995-08-15
US5561084A (en) 1996-10-01
JP2921773B2 (ja) 1999-07-19
KR960015597B1 (ko) 1996-11-18

Similar Documents

Publication Publication Date Title
KR920005304A (ko) 반도체집적회로장치의 배선접속구조 및 그 제조방법
KR920020620A (ko) 반도체 집적회로장치의 배선접속구조 및 그 제조방법
KR920020618A (ko) 반도체 장치의 배선 접속 구조 및 그 제조방법
KR950030242A (ko) 반도체장치와 그 제조방법
KR890007386A (ko) 반도체 장치 및 그 제조방법
KR880013239A (ko) 반도체소자의 접속구멍형성 방법
KR960035835A (ko) 반도체장치와 그 제조방법
EP0459772A3 (en) Semiconductor circuit device, manufacturing method thereof, and method for forming wiring of the semiconductor circuit
KR970003772A (ko) 필름 캐리어, 필름 캐리어를 사용한 반도체 장치 및 반도체 소자를 장착하는 방법
KR930003260A (ko) 반도체 장치 및 그 제조 방법
KR930009052A (ko) 안티휴즈를 갖춘 반도체장치
KR950004532A (ko) 고집적 반도체 배선구조 및 그 제조방법
KR970003541A (ko) 반도체장치의 알루미늄계 금속배선
KR920001697A (ko) 수직형 반도체 상호 접촉 방법 및 그 구조
KR930020590A (ko) 알루미늄을 주성분으로 하는 금속박막의 에칭방법 및 박막트랜지스터의 제조방법
KR890015403A (ko) 반도체집적회로장치
KR920018849A (ko) 반도체장치 및 그의 제조방법
KR930014785A (ko) 다층금속 배선구조의 콘택제조방법
KR870004519A (ko) 집적 반도체 회로
KR870008388A (ko) 반도체장치 및 그 제조방법
KR910017624A (ko) 반도체집적회로장치
KR920013629A (ko) 반도체장치
KR930020639A (ko) 반도체 장치 및 그 제조방법
KR950027946A (ko) 반도체 소자의 금속배선 콘택 제조방법
KR930003255A (ko) 반도체 장치 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111019

Year of fee payment: 16

EXPY Expiration of term