KR930020639A - 반도체 장치 및 그 제조방법 - Google Patents
반도체 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR930020639A KR930020639A KR1019930003809A KR930003809A KR930020639A KR 930020639 A KR930020639 A KR 930020639A KR 1019930003809 A KR1019930003809 A KR 1019930003809A KR 930003809 A KR930003809 A KR 930003809A KR 930020639 A KR930020639 A KR 930020639A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- semiconductor substrate
- insulating film
- dummy
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
다층 배선이 그 위에 형성된 반도체 기판과 상기 반도체 기판상에 형성되어 있는 상기 다층 배선의 임의의 하층 배선과 상기 하층 배선이 피복되도록 상기 반도체 기판상에 형성된 적어도 1층으로 이루어지는 하층 절연막과, 상기 하층 절연막 상에 형성된 상기 다층 배선의 임의의 상층 배선과, 상기 상층 배선을 피복하도록 상기 반도체 기판상에 형성된 상층 절연막과, 상기 하층 절연막중에 형성되고 상기 상층 배선과 상기 반도체 기판 표면 또는 하층 배선과의 사이에 배치되어 있는 더미 배선과, 상기 상층 절연막, 상기 상층 배선, 상기 더미 배선 및 상기 하층 절연막을 통하여 상기 반도체 기판 표면 또는 상기 하층 배선이 노출되도록 형성되고, 그 측벽에서 상기 상층 배선 및 상기 더미 배선이 노출해 있는 접속 구멍내에 충전되어 있고 상기 상층 배선과 상기 반도체 기판 표면 또는 상기 하층 배선을 전기적으로 접속하는 접속 배선을 구비하여 전기 특성에 우수하고, 고집적화에 대응할 수 있는 반도체 장치 밑 제조 공정의 간단한 대층 배선 구조를 갖는 반도체 장치의 제조방법이 제공된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예의 반도체 장치의 단면도이다.
제2도는 제1도의 반도체 장치의 평면도이다.
제3도는 제1실시예의 반도체 장치의 제조공정 단면도이다.
제4도는 제1실시에의 반도체 장치의 제조공정 단면도이다.
제5도는 제1실시예의 반도체 장치의 제조공정 단면도이다.
제6도는 제2실시예의 반도체 장치의 단면도이다.
제7도는 제3실시예의 반도체 장치의 단면도이다.
제8도는 제4실시예의 반도체 장치의 단면도이다.
Claims (6)
- 반도체 기판(10), 상기 반도체 기판상에 형성된 하층 배선(2), 상기 하층 배선이 피복되도록 상기 반도체 기판상에 형성된 1층 이상으로 이루어지는 하층 절연막(3), 상기 하층 절연막 상에 형성된 상층 배선(4), 상기 상층 배선을 피복하도록 상기 반도체 기판상에 형성된 상층 절연막(5), 상기 하층 절연막 중에 형성되고 상기 상층 배선과 상기 반도체 기판 표면 또는 상기 하층 배선과의 사이에 배치되어 있는 더미 배선(20,21및 22), 상기 상층 절연막, 상기 상층 배선, 상기 더미 배선 및 상기 하층 절연막을 통해 상기 반도체 기판 표면 또는 상기 하층 배선이 노출하도록 형성되고 그 측벽에서 상기 상층 배선 및 상기 더미 배선이 노출해 있는 접속 구멍(9)내에 충전되어 상기 상층 배선과 상기 반도체 기판 표면 또는 상기 하층 배선을 전기적으로 접속하는 접속 배선(7)을 구비하는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 더미 배선(20)은 상기 다층 배선과 상기 접속 배선을 통해서만 전기적으로 접속하는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 더미 배선(21및 22)는 복수의 배선층으로 이루어지는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 더미 배선(21및 22)의 배선층중 적어도 1층은 상기 다층 배선중 1층에서 연장되어 있는 것을 특징으로 하는 반도체 장치.
- 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 상층 또는 하층 배선 혹은 그 쌍방에 바이패스(23)이 형성되고 있고, 상기 접속 구멍은 그 바이패스에 형성되어 있는 것을 특징으로 하는 반도체 장치.
- 반도체 기판에 하층 배선을 형성하는 공정, 상기 하층 배선이 형성된 상기 반도체 기판상에 절연막을 통해 더미 배선을 형성하는 공정, 상기 더미 배선이 형성된 상기 반도체 기판상에 절연막을 통해 상층 배선을 형성하는 공정, 상기 상층 배선을 피복하도록 상기 반도체 기판에 상층 절연막을 형성하는 공정, 상기 상층 절연막 및 상층 배선, 상기 상층 배선과 하층 배선 사이에 형성된 절연막, 상기 더미 배선을 차례로 에칭해서 상기 하층 배선 또는 상기 반도체 기판 표면을 노출시키고, 상기 상층 절연막, 상기 상층 배선, 상기 절연막, 상기 더미 배선 및 상기 하층 배선 또는 상기 반도체 기판 표면으로 포위된 접속 구멍을 형성하는 공정, 상기 접속 구멍내에 노출해 있는 상기 배선, 상기 더미 배선 및 상기 하층 배선 또는 상기 반도체 기판 표면상에 접속 배선을 선택 성장시킴으로서 상기 상층 배선, 상기 더미 배선 및 상기 하층 배선 또는 상기 반도체 기판 표면을 전기적으로 접속하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP92-089591 | 1992-03-14 | ||
| JP8959192 | 1992-03-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930020639A true KR930020639A (ko) | 1993-10-20 |
| KR970011056B1 KR970011056B1 (ko) | 1997-07-05 |
Family
ID=13975025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930003809A KR970011056B1 (ko) | 1992-03-14 | 1993-03-13 | 반도체 장치 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970011056B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3638778B2 (ja) | 1997-03-31 | 2005-04-13 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
-
1993
- 1993-03-13 KR KR1019930003809A patent/KR970011056B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970011056B1 (ko) | 1997-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920005304A (ko) | 반도체집적회로장치의 배선접속구조 및 그 제조방법 | |
| KR970077385A (ko) | 반도체 디바이스 및 반도체 디바이스용 패키지 | |
| KR960035835A (ko) | 반도체장치와 그 제조방법 | |
| KR900007085A (ko) | 반도체집적회로장치 및 그 제조방법 | |
| KR860001473A (ko) | 멀티레벨 실리콘 회로판 | |
| KR970077609A (ko) | 리드 에어 브리지를 갖는 집적회로 구조 및 그것을 제조하기 위한 방법 | |
| ATE67346T1 (de) | Planare verkettete schaltung fuer integrierte schaltkreise. | |
| KR960030391A (ko) | 전자적 패키지 | |
| KR870009472A (ko) | 3차원 집적회로와 그의 제조방법 | |
| KR980005659A (ko) | 반도체 장치 및 그 제조방법 | |
| KR970077744A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR970067822A (ko) | 반도체장치의 제조방법 및 반도체장치의 패키지 | |
| KR950004472A (ko) | 적층배선기판 및 그 제조방법 | |
| KR930001361A (ko) | 플립 칩 실장 및 결선 패키지 및 그 방법 | |
| KR920018843A (ko) | 자기-정합 접점 형성 방법 및 구조 | |
| KR970024015A (ko) | 다층 배선을 형성하는 방법(Method of Forming Multi-Layer Interconnection) | |
| KR920020618A (ko) | 반도체 장치의 배선 접속 구조 및 그 제조방법 | |
| KR920001697A (ko) | 수직형 반도체 상호 접촉 방법 및 그 구조 | |
| US4943841A (en) | Wiring structure for semiconductor integrated circuit device | |
| KR920007178A (ko) | 반도체 집적회로 | |
| KR920018849A (ko) | 반도체장치 및 그의 제조방법 | |
| KR910003783A (ko) | 반도체장치 및 그 제조방법 | |
| KR930020639A (ko) | 반도체 장치 및 그 제조방법 | |
| KR960032687A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR890005869A (ko) | 회로기판의 공동에 붙박힌 액티브 디바이스를 갖는 반도체 모듈 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| G160 | Decision to publish patent application | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071029 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |