KR970077744A - 박막 트랜지스터 및 그 제조 방법 - Google Patents

박막 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR970077744A
KR970077744A KR1019960017223A KR19960017223A KR970077744A KR 970077744 A KR970077744 A KR 970077744A KR 1019960017223 A KR1019960017223 A KR 1019960017223A KR 19960017223 A KR19960017223 A KR 19960017223A KR 970077744 A KR970077744 A KR 970077744A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
etch stopper
forming
insulating film
gate insulating
Prior art date
Application number
KR1019960017223A
Other languages
English (en)
Other versions
KR100194679B1 (ko
Inventor
배병성
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960017223A priority Critical patent/KR100194679B1/ko
Priority to US08/846,019 priority patent/US5920083A/en
Publication of KR970077744A publication Critical patent/KR970077744A/ko
Application granted granted Critical
Publication of KR100194679B1 publication Critical patent/KR100194679B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

본 발명은 박막 트랜지스터 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는, 에치 스토퍼, 게이트 전극, 소스/드레인 전극, 반도체층 및 고농도 콘택층으로 구성되어 있는 에치 스토퍼형 박막 트랜지스터 및 그 제조 방법에 관한 것이다. 게이트 배선, 상기 게이트 배선 양쪽에 제1, 제2데이터 배선 및 상기 게이트 배선과 연결되어 있는 게이트 전극을 형성하고 게이트 절연막을 형성하고 반도체층을 형성하고 반도체층 상부에 에치 스토퍼를 형성함과 동시에 제1, 제2 데이터 배선 상부에 각각 게이트 절연막의 제1, 제2 개구부를 형성하고 제1, 제2 개구부를 통하여 제1, 제2데이터 배선 및 반도체층을 연결하는 도전막을 형성하고 에치 스토퍼의 상부가 노출되도록 상기 도전막을 식각한다. 따라서, 본 발명에 따른 에치 스토퍼형 박막 트랜지스터 및 그 제조 방법은 배선에 대한 패턴 마스크, 반도체층에 대한 패턴 마스크, 콘택홀에 대한 패턴 마스크 및 게이트 전극 및 데이터 전극을 포함하는 도전막을 형성하는 패턴 마스크 즉 4매의 마스크만으로 제조가 가능하고 보호막이 에치스토퍼로 사용됨으로써 에치 스토퍼 공정을 생략하고 반도체층의 층의 두께를 최소화할 수 있고 도전막을 전극으로 사용함으로써 전극을 형성하는 공정을 생략할 수 있다.

Description

박막 트랜지스터 및 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 제1실시예에 따른 에치 스토퍼형 박막 트랜지스터의 구조를 도시한 배치도이고, 제4도는 본 발명의 제1실시예에 따른 완성된 에치 스토퍼형 박막 트랜지스터의 구조를 도시한 것으로 제3도에서 A-A 부분의 단면도이고, 제5도는 본 발명의 제1실시예에 따른 완성된 에치 스토퍼형 박막 트랜지스터의 구조를 도시한 것으로 제3도에서 B-B 부분의 단면도이다.

Claims (14)

  1. 기판 상기 기판 위에 형성되어 있으며 온/오프 신호를 인가하는 게이트 전극, 상기 기판 위에 형성되어 있으며 데이터 신호를 인가하는 데이터 전극, 상기 기판 위에 상기 게이트 전극 및 데이터 전극을 덮고 있으며 상기 데이터 전극 상부에 개구부를 갖는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있으며 상기 게이트 전극에 대응하는 부분에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있는 에치 스토퍼, 상기 반도체층 및 상기 게이트 절연막 위에 형성되어 있으며 상기 개구부를 통하여 상기 데이터 전극과 접촉하는 도전막을 포함하는 에치 스토퍼형 박막 트랜지스터.
  2. 제1항에서, 상기 도전막 하부에 형성되어 있는 콘택층을 더 포함하는 에치 스토퍼형 박막 트랜지스터.
  3. 제2항에서, 상기 콘택층과 상기 게이트 절연막 사이에 형성되어 있는 보호막을 더 포함하는 에치 스토퍼형 박막 트랜지스터.
  4. 제1항에서, 상기 도전막은 소스/드레인 전극인 에치 스토퍼형 박막 트랜지스터.
  5. 기판, 상기 기판 위에 형성되어 있는 게이트 배선, 상기 기판 위에 형성되어 있으며 상기 게이트 배선과 연결되어 있는 게이트 전극, 상기 기판 위에 형성되어 있으며 상기 게이트 배선을 중심으로 양쪽에 서로 분리되어 있는 제1부분 및 제2부분으로 이루어진 데이터 배선, 상기 데이터 배선의 제1부분 및 제2부분, 게이트 전극 및 게이트 배선을 덮으며 상기 제1부분 및 제2부분의 위에 제1, 제2 개구부를 갖는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있는 에치 스토퍼, 상기 반도체층 및 게이트 절연막 위에 형성되어 있으며 상기 제1, 제2 개구부를 통하여 각각 상기 데이터 배선과 연결되어 접촉하고 상기 에치 스토퍼를 중심으로 분리되어 있는 도전막을 포함하는 에치 스토퍼형 박막 트랜지스터.
  6. 제5항에서, 상기 도전막 하부에 형성되어 있는 콘택층을 더 포함하는 에치 스토퍼형 박막 트랜지스터.
  7. 제6항에서, 상기 콘택층과 상기 게이트 절연막 사이에 형성되어 있는 보호막을 더 포함하는 에치 스토퍼형 박막 트랜지스터.
  8. 제5항에서, 상기 도전막은 소스/드레인 전극인 에치 스토퍼형 박막 트랜지스터.
  9. 기판, 상기 기판 위에 형성되어 있는 게이트 배선, 상기 기판 위에 형성되어 있으며 상기 게이트 배선과 연결되어 있는 게이트 전극, 상기 기판 위에 형성되어 있으며 상기 게이트 배선을 중심으로 양쪽에 서로 분리되어 있는 제1부분 및 제2부분으로 이루어진 데이터 배선, 상기 게이트 전극을 덮는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있는 에치 스토퍼, 상기 반도체층 및 기판위에 형성되어 있으며 상기 제1, 제2 데이터 배선 및 반도체층과 접촉하여 서로를 연결하고 상기 에치 스토퍼를 중심으로 분리되어 있는 도전막을 포함하는 에치 스토퍼형 박막 트랜지스터.
  10. 제9항에서, 상기 제1, 제2 데이터 배tus의 상부와 상기 에치 스토퍼, 반도체층 및 게이트 절연막의 양측벽부에 개구부를 보호막을 더 포함하는 에치 스토퍼형 박막 트랜지스터.
  11. 게이트 배선, 상기 게이트 배선 양쪽에 제1, 제2 데이터 배선 및 상기 게이트 배선과 연결되어 있는 게이트 전극을 형성하는 단계, 게이트 절연막을 형성하는 단계, 반도체층을 형성하는 단계, 상기 반도체층 상부에 에치 스토퍼를 형성함과 동시에 상기 제1, 제2 데이터 배선 상부의 상기 게이트 절연막을 식각하여 제1, 제2 개구부를 형성하는 단계, 상기 제1, 제2 개구부를 통하여 상기 제1, 제2 데이터 배선 및 반도체층을 연결하는 도전막을 형성하고 상기 에치 스토퍼의 상부가 노출되도록 상기 도전막을 식각하는 단계를 포함하는 에치 스토퍼형 박막 트랜지스터의 제조방법.
  12. 제11항에서, 상기 반도체층 형성하는 단계 이후 보호막을 형성하는 단계를 더 포함하는 에치 스토퍼형 박막 트랜지스터의 제조 방법.
  13. 제12항에서, 상기 게이트 절연막의 제1, 제2 개구부를 형성하는 단계 이후 콘택층을 형성하는 단계를 더 포함하는 에치 스토퍼형 박막 트랜지스터의 제조 방법.
  14. 게이트 배선, 상기 게이트 배선 양쪽에 제1, 제2 데이터 배선 및 상기 게이트 배선과 연결되어 있는 게이트 전극을 형성하는 단계, 절연막과 비정질 실리콘층을 차례로 증착하고 상기 절연막 및 비정질 실리콘층을 동시에 식각하여 게이트 절연막 및 반도체층을 형성하는 단계, 보호막을 적층하고 식각하여 에치 스토퍼를 형성함과 동시에 상기 제1, 제2 데이터 배선 상부에 각각 제1, 제2개구부 및 반도체층 상부에 제3, 제4 개구부를 형성하는 단계, 상기 제1, 제2, 제3 개구부를 통하여 상기 제1, 제2 데이터 배선 및 반도체층을 연결하는 도전막을 형성하고 상기 에치 스토퍼의 상부가 노출되도록 상기 도전막을 식각하는 단계를 포함하는 에치 스토퍼형 박막 트랜지스터의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019960017223A 1996-05-21 1996-05-21 박막 트랜지스터 및 그 제조 방법 KR100194679B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960017223A KR100194679B1 (ko) 1996-05-21 1996-05-21 박막 트랜지스터 및 그 제조 방법
US08/846,019 US5920083A (en) 1996-05-21 1997-04-25 Thin-film transistor display devices having coplanar gate and drain lines

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960017223A KR100194679B1 (ko) 1996-05-21 1996-05-21 박막 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR970077744A true KR970077744A (ko) 1997-12-12
KR100194679B1 KR100194679B1 (ko) 1999-07-01

Family

ID=19459348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960017223A KR100194679B1 (ko) 1996-05-21 1996-05-21 박막 트랜지스터 및 그 제조 방법

Country Status (2)

Country Link
US (1) US5920083A (ko)
KR (1) KR100194679B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100338480B1 (ko) * 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
KR100390802B1 (ko) * 2001-05-24 2003-07-12 엘지.필립스 엘시디 주식회사 박막 트랜지스터 표시소자 제조방법

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3230664B2 (ja) * 1998-04-23 2001-11-19 日本電気株式会社 液晶表示装置とその製造方法
KR100321925B1 (ko) 1998-11-26 2002-10-25 삼성전자 주식회사 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
JP2001051303A (ja) * 1999-08-05 2001-02-23 Fujitsu Ltd 液晶表示装置及びその製造方法
KR100673331B1 (ko) * 2000-02-19 2007-01-23 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW507258B (en) * 2000-02-29 2002-10-21 Semiconductor Systems Corp Display device and method for fabricating the same
US6789910B2 (en) 2000-04-12 2004-09-14 Semiconductor Energy Laboratory, Co., Ltd. Illumination apparatus
US7633471B2 (en) 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
TW474023B (en) * 2001-02-27 2002-01-21 Hannstar Display Corp Thin film transistor process of liquid crystal display
JP2003007727A (ja) * 2001-06-22 2003-01-10 Sanyo Electric Co Ltd 化合物半導体装置
JP4042099B2 (ja) * 2002-04-22 2008-02-06 セイコーエプソン株式会社 デバイスの製造方法、デバイス及び電子機器
JP3787839B2 (ja) * 2002-04-22 2006-06-21 セイコーエプソン株式会社 デバイスの製造方法、デバイス及び電子機器
US7167217B2 (en) * 2002-08-23 2007-01-23 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method for manufacturing the same
US7359022B2 (en) * 2002-11-22 2008-04-15 Lg.Philips Lcd Co., Ltd. Wire structure of display device
DE10255626A1 (de) * 2002-11-28 2004-06-17 Infineon Technologies Ag Verfahren und Vorrichtung zum Anordnen von Kontaktierungselementen von Bauelementen eines integrierten Schaltkreises, Computerlesbares Speichermedium und Programm-Element
KR100497095B1 (ko) * 2002-12-26 2005-06-28 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자용 어레이 기판 및 그 제조방법
TWI338805B (en) * 2007-06-26 2011-03-11 Au Optronics Corp Transflective liquid crystal display panel and pixel structure thereof
CN102645801B (zh) * 2011-04-07 2014-10-29 京东方科技集团股份有限公司 薄膜晶体管阵列基板、彩膜基板、制作方法和显示设备
US20140340607A1 (en) * 2011-11-18 2014-11-20 Sharp Kabushiki Kaisha Semiconductor device, method for fabricating the semiconductor device and display device
KR101604163B1 (ko) 2011-12-21 2016-03-17 엘지디스플레이 주식회사 표시장치 및 그 제조방법
GB2498072B (en) 2011-12-21 2015-03-18 Lg Display Co Ltd Display device and method for manufacturing of the same
KR101901251B1 (ko) 2011-12-27 2018-09-27 엘지디스플레이 주식회사 산화물 반도체 박막트랜지스터 및 그의 제조 방법
US9379350B2 (en) * 2012-05-22 2016-06-28 Electronics And Telecommunications Research Institute Dual mode display apparatus and method of manufacturing the same
KR101878926B1 (ko) * 2012-05-22 2018-07-16 한국전자통신연구원 듀얼 모드 디스플레이 장치 및 그의 제조방법
CN102938394B (zh) * 2012-11-16 2015-01-07 京东方科技集团股份有限公司 显示装置、透反式薄膜晶体管阵列基板及其制作方法
CN103178021B (zh) 2013-02-28 2015-02-11 京东方科技集团股份有限公司 一种氧化物薄膜晶体管阵列基板及制作方法、显示面板
CN103367248A (zh) * 2013-07-01 2013-10-23 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置
CN103474468A (zh) * 2013-07-12 2013-12-25 福建华映显示科技有限公司 氧化物半导体薄膜晶体管
CN103489878B (zh) * 2013-10-09 2016-08-31 合肥京东方光电科技有限公司 一种阵列基板及其制备方法和显示装置
CN103985714B (zh) * 2013-12-31 2017-02-01 上海天马微电子有限公司 阵列基板及其制造方法
CN104766819B (zh) * 2014-01-06 2017-12-08 瀚宇彩晶股份有限公司 画素基板及其制造方法
CN104810375B (zh) * 2015-04-28 2018-09-04 合肥鑫晟光电科技有限公司 一种阵列基板及其制作方法和一种显示装置
CN105977266A (zh) * 2016-07-18 2016-09-28 深圳市华星光电技术有限公司 Tft基板及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604358A (en) * 1995-01-20 1997-02-18 Goldstar Co., Ltd. Device of thin film transistor liquid crystal display
KR980003739A (ko) * 1996-06-14 1998-03-30 구자홍 박막트랜지스터 어레이 기판 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100338480B1 (ko) * 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
KR100390802B1 (ko) * 2001-05-24 2003-07-12 엘지.필립스 엘시디 주식회사 박막 트랜지스터 표시소자 제조방법

Also Published As

Publication number Publication date
KR100194679B1 (ko) 1999-07-01
US5920083A (en) 1999-07-06

Similar Documents

Publication Publication Date Title
KR970077744A (ko) 박막 트랜지스터 및 그 제조 방법
KR880001179A (ko) 박막트랜지스터 배열기판의 제조방법
KR950010067A (ko) 반도체장치 및 그 제조방법
KR970013367A (ko) 반도체 장치 및 그 제조방법
KR950004532A (ko) 고집적 반도체 배선구조 및 그 제조방법
KR100374249B1 (ko) 반도체장치및그제조방법
JP2952887B2 (ja) 半導体装置およびその製造方法
KR910003783A (ko) 반도체장치 및 그 제조방법
KR970072497A (ko) 액티브 매트릭스 기판의 제조방법 및 그 방법에 의해 제조되는 액티브 매트릭스 기판
KR940012572A (ko) 반도체 장치에서의 콘택트 형성방법
KR870001655A (ko) 반도체장치의 제조방법
KR900003974A (ko) 반도체장치의 제조방법
KR890011059A (ko) 반도체 장치의 제조방법
KR970072452A (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
KR19990065705A (ko) 반도체 장치 및 그 제조 방법
KR970052290A (ko) 반도체 소자의 제조방법
KR970077457A (ko) 반도체소자 제조방법
KR960012324A (ko) 반도체소자의 게이트전극 콘택 및 그 제조방법
KR920003313A (ko) 고부하 저항기를 갖는 sram 및 그 제조방법
JPH04179127A (ja) 半導体装置
KR980005516A (ko) 반도체 소자의 콘택홀 형성방법
KR970054130A (ko) 반도체 메모리장치의 패드층 형성방법
KR960035810A (ko) 반도체 소자의 콘택 형성방법
KR960026751A (ko) 전계효과 소자 및 그 전극 형성 방법
KR950027946A (ko) 반도체 소자의 금속배선 콘택 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130115

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 17

EXPY Expiration of term