KR970054130A - 반도체 메모리장치의 패드층 형성방법 - Google Patents
반도체 메모리장치의 패드층 형성방법 Download PDFInfo
- Publication number
- KR970054130A KR970054130A KR1019950066972A KR19950066972A KR970054130A KR 970054130 A KR970054130 A KR 970054130A KR 1019950066972 A KR1019950066972 A KR 1019950066972A KR 19950066972 A KR19950066972 A KR 19950066972A KR 970054130 A KR970054130 A KR 970054130A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- layer
- pattern
- conductive layer
- insulating
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
고집적 메모리 소자를 구현할 수 있는 반도체 메모리장치의 패드층 형성방법에 대해 기재되어 있다.
이는, 활성영역과 비활성영역이 분리되고, 소오스/드레인 및 게이트로 이루어진 트랜지스터가 형성된 반도체 기판상에, 상기 게이트를 다른 도전층과 절연시키기 위한 절연층을 형성하는 단계, 결과물의 전면에 도전물질을 증착하여, 절연층 사이를 완전히 채우며, 절연층의 표면으로부터 일정 두께를 갖는 도전층을 형성하는 단계, 도전층 상에, 소오스/드레인에 대응되는 영역에 패턴을 형성하는 단계, 패턴의 측벽에 절연층 스페이서를 형성하는 단계, 패턴 및 스페이서를 식각 마스크로 사용하여 도전층을 패터닝하는 단계 및 패턴 및 절연층을 제거하는 단계를 포함하는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 바람직한 일 실시예에 의한 반도체 메모리장치의 제조방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
Claims (6)
- 활성영역과 비활성영역이 분리되고, 소오스/드레인 및 게이트로 이루어진 트랜지스터가 형성된 반도체 기판상에, 상기 게이트를 다른 도전층과 절연시키기 위한 절연층을 형성하는 단계, 결과물의 전면에 도전물질을 증착하여, 상기 절연층 사이를 완전히 채우며, 상기 절연층의 표면으로부터 일정 두께를 갖는 도전층을 형성하는 단계, 상기 도전층 상에, 상기 소오스/드레인에 대응되는 영역에 패턴을 형성하는 단계, 상기 패턴의 측벽에 절연층 스페이서를 형성하는 단계, 상기 패턴 및 상기 스페이서를 식각 마스크로 사용하여 상기 도전층을 패터닝하는 단계, 및 상기 패턴 및 절연층을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리장치의 패드층 형성방법.
- 제1항에 있어서, 상기 도전층 상에 형성되는 패턴은, 산화막 또는 질화막으로 형성되는 것을 특징으로 하는 반도체 메모리장치의 패드층 형성방법.
- 제1항에 있어서, 상기 도전층 상에 형성되는 패턴은, 산화막 상에 도전층의 적층된 구조인 것을 특징으로 하는 반도체 메모리장치의 패드층 형성방법.
- 제1항에 있어서, 상기 도전층 상에 형성되는 패턴은, 포토레지스트 패턴인 것을 특징으로 하는 반도체 메모리장치의 패드층 형성방법.
- 제1항에 있어서, 상기 도전층 상에 형성되는 패턴은 형성하고자 하는 패드층보다 작은 사이즈로 형성되는 것을 특징으로 하는 반도체 메모리장치의 패드층 형성방법.
- 제5항에 있어서, 상기 패턴은 500∼2000Å 정도의 폭을 갖도록 형성되는 것을 특징으로 하는 반도체 메모리장치의 패드층 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950066972A KR970054130A (ko) | 1995-12-29 | 1995-12-29 | 반도체 메모리장치의 패드층 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950066972A KR970054130A (ko) | 1995-12-29 | 1995-12-29 | 반도체 메모리장치의 패드층 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970054130A true KR970054130A (ko) | 1997-07-31 |
Family
ID=66637386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950066972A KR970054130A (ko) | 1995-12-29 | 1995-12-29 | 반도체 메모리장치의 패드층 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970054130A (ko) |
-
1995
- 1995-12-29 KR KR1019950066972A patent/KR970054130A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970008663A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR920003461A (ko) | 접촉영역 형성방법 및 그를 이용한 반도체장치의 제조방법 | |
| KR920010922A (ko) | 반도체기억장치 및 그 제조방법 | |
| KR920015622A (ko) | 집적 회로의 제조방법 | |
| KR970054130A (ko) | 반도체 메모리장치의 패드층 형성방법 | |
| KR980005912A (ko) | 반도체 장치의 금속콘택구조 및 그 제조방법 | |
| KR940022796A (ko) | 트랜지스터 격리방법 | |
| KR970054008A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR960026966A (ko) | 트랜지스터의 게이트 구조 및 그 제조방법 | |
| KR970077218A (ko) | 리프레쉬 특성을 개선하기 위한 콘택 형성 방법 | |
| KR950002039A (ko) | 반도체장치 및 그 제조방법 | |
| KR970072472A (ko) | 반도체 장치의 제조 방법 | |
| KR970003466A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR970030326A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR970053941A (ko) | 반도체 소자의 전하저장전극 제조방법 | |
| KR970051931A (ko) | 반도체 메모리 장치 및 그 제조 방법, 이에 사용되는 마스크 | |
| KR970018704A (ko) | 수직구조의 mos트랜지스터를 갖는 반도체장치 및 그 제조방법 | |
| KR970063740A (ko) | 반도체소자 및 제조방법 | |
| KR940002967A (ko) | 반도체장치 및 그 제조방법 | |
| KR950024346A (ko) | 반도체 메모리장치 제조방법 | |
| KR920015531A (ko) | 반도체 메모리소자의 커패시터 제조방법 | |
| KR960032738A (ko) | 고밀도 반도체 메모리장치의 제조방법 | |
| KR970052377A (ko) | 반도체 소자 제조 방법 | |
| KR950024351A (ko) | Eprom반도체 장치 및 이의 형성방법 | |
| KR950030332A (ko) | 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |