KR970063740A - 반도체소자 및 제조방법 - Google Patents
반도체소자 및 제조방법 Download PDFInfo
- Publication number
- KR970063740A KR970063740A KR1019960005412A KR19960005412A KR970063740A KR 970063740 A KR970063740 A KR 970063740A KR 1019960005412 A KR1019960005412 A KR 1019960005412A KR 19960005412 A KR19960005412 A KR 19960005412A KR 970063740 A KR970063740 A KR 970063740A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- trench
- forming
- oxide film
- field oxide
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체소자 및 제조방법에 관한 것으로, 단차감소는 물론 커패시터 용량을 증가시킬 수 있으므로 고집적소자제조에 적당하도록 한 것이다.
본 발명에 따른 반도체소자는 반도체기판; 상기 반도체기판에 형성되고, 활성영역과 필드영역을 정의해 주는 필드산화막; 상기 반도체기판의 활성영역에 형성된 게이트 절연막과 게이트전극; 상기 게이트전극 양측의 반도체기판에 형성된 불순물영역들; 상기 필드산화막과 필드산화막 하부의 반도체기판에 걸쳐 형성된 트렌치; 상기 트렌치내의 반도체기판에 형성된 절연막; 상기 트렌치에 형성되고, 상기 불순물영역들중 어느 한 영역과 연결되는 스토리지노드전극; 상기 스토리지노드전극의 노출된 표면위에 형성된 커패시터 유전체막; 상기 커패시터 유전체막위에 형성된 플레이트전극을 포함하여 구성된다. 또한 본 발명에 따른 반도체소자의 제조방법은 반도체기판을 준비하는 단계; 상기 반도체기판에 필드산화막을 형성하여 할성영역과 필드영역을 정의해 주는 단계; 상기 반도체기판의 활성영역에 게이트 산화막과, 상기 게이트 산화막위에 게이트전극을 형성하는 단계; 상기 게이트전극 양측의 반도체기판에 불순물 영역들을 형성하는 단계; 상기 필드산화막과 필드산화막 하부의 반도체기판을 선택적으로 제거하여 트렌치를 형성하는 단계; 상기 트렌치내의 반도체기판 부분에 절연막을 형성하는 단계; 상기 불순물영역들중 어느 한 영역이 노출되도록 상기 반도체기판의 활성영역에 콘택홀을 형성하는 단계; 상기 콘택홀을 포함한 트렌치에 상기 불순물영역과 전기적으로 연결되도록 스토리지노드전극을 형성하는 단계; 상기 스토리지노드전극의 노출된 표면위에 커패시터 유전체막을 형성하는 단계; 상기 커패시터 유전체막위에 플레이트전극을 형성하는 단계를 포함하여 이루어진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 반도체소자의 레이아웃도.
Claims (19)
- 반도체기판; 상기 반도체기판에 형성되고, 활성영역과 필드영역을 정의해 주는 필드산화막; 상기 반도체기판의 활성영역에 형성된 게이트 절연막 게이트전극; 상기 게이트전극 양측의 반도체기판에 형성된 불순물영역들; 상기 필드산화막과 필드산화막 하부의 반도체기판에 걸쳐 형성된 트렌치; 상기 트렌치내의 반도체기판에 형성된 절연막; 상기 트렌치에 형성되고, 상기 불순물영역들중 어느 한 영역과 연결되는 스토리지노드전극; 상기 스토리지노드전극의 노출된 표면위에 형성된 커패시터 유전체막; 상기 커패시터 유전체막위에 형성된 플레이트전극을 포함하여 구성된 것을 특징으로 하는 반도체소자.
- 제1항에 있어서, 상기 불순물영역들은 LDD영역을 포함하는 것을 특징으로 하는 반도체소자.
- 제1항에 있어서, 상기 절연막은 산화막인 것을 특징으로 하는 반도체소자.
- 제1항에 있어서, 상기 절연막은 트렌치내의 반도체기판의 노출된 표면내측 부분에 형성된 것을 특징으로 하는 반도체소자.
- 제1항에 있어서, 상기 게이트전극 상부에는 캡게이트 절연막이 형성되고, 측면에는 측벽이 형성된 것을 특징으로 하는 반도체소자.
- 제1항에 있어서, 상기 스토리지노드중 일부분은 필드산화막상에 형성되고, 다른 나머지 부분은 반도체기판의 활성영역상에 형성된 것을 특징으로 하는 반도체소자.
- 제1항에 있어서, 상기 스토리지노드는 활성영역과 수직방향으로 배열되어 있는 것을 특징으로 하는 반도체소자.
- 제1항에 있어서, 상기 스토리지노드는 게이트전극과 동일한 방향으로 배열되어 있는 것을 특징으로 하는 반도체소자.
- 반도체기판을 준비하는 단계; 상기 반도체기판에 필드산화막을 형성하여 활성영역과 필드영역을 정의해 주는 단계; 상기 반도체기판의 활성영역에 게이트 산화막과, 상기 게이트 산화막위에 게이트전극을 형성하는 단계; 상기 게이트전극 양측의 반도체기판에 불순물 영역들을 형성하는 단계; 상기 필드산화막과 필드산화막 하부의 반도체기판을 선택적으로 제거하여 트렌치를 형성하는 단계; 상기 트렌치내의 반도체기판 부분에 절연막을 형성하는 단계; 상기 불순물영역들중 어느 한 영역이 노출되도록 상기 반도체기판의 할성영역에 스토리지 콘택홀을 형성하는 단계; 상기 스토리지콘택홀을 포함한 트렌치에 상기 불순물영역과 전기적으로 연결되도록 스토리지노드전극의 노출된 표면위에 커패시터 유전체막을 형성하는 단계; 상기 커패시터 유전체막위에 플레이트전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 제조방법.
- 제9항에 있어서, 상기 게이트전극을 마스크로 상기 반도체기판의 활성영역에 LDD영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제9항에 있어서, 상기 게이트전극 상부와 측면에 캡게이트 절연막과 측벽을 각각 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제9항에 있어서, 상기 절연막은 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제12항에 있어서, 상기 산화막은 트렌치내의 반도체기판의 노출된 표면을 산화처리하여 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제9항에 있어서, 상기 절연막은 트렌치내의 반도체기판의 노출된 표면내측 부분에 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제9항에 있어서, 상기 산화막은 상기 스토리지노드전극과 반도체기판을 절연시켜 주기 위해 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제9항에 있어서, 상기 트렌치는 필드산화막과 그 하부의 반도체기판에서만 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제9항에 있어서, 상기 스토리지노드는 트렌치를 통해 필드산화막에 배열되고, 스토리지콘택홀을 통해서는 활성영역에 배열되는 것을 특징으로 하는 반도체소자의 제조방법.
- 제9항에 있어서, 상기 스토리지노드는 반도체기판의 활성영역과 수직방향으로 배열되어 있는 것을 특징으로 하는 반도체소자의 제조방법.
- 제9항에 있어서, 상기 스토리지노드는 게이트라인과 동일방향으로 배열되어 있는 것을 특징으로 하는 반도체소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960005412A KR970063740A (ko) | 1996-02-29 | 1996-02-29 | 반도체소자 및 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960005412A KR970063740A (ko) | 1996-02-29 | 1996-02-29 | 반도체소자 및 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970063740A true KR970063740A (ko) | 1997-09-12 |
Family
ID=66222942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960005412A KR970063740A (ko) | 1996-02-29 | 1996-02-29 | 반도체소자 및 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970063740A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100713344B1 (ko) * | 2005-12-28 | 2007-05-04 | 동부일렉트로닉스 주식회사 | 반도체소자의 제조 방법 |
-
1996
- 1996-02-29 KR KR1019960005412A patent/KR970063740A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100713344B1 (ko) * | 2005-12-28 | 2007-05-04 | 동부일렉트로닉스 주식회사 | 반도체소자의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890008987A (ko) | 다이나믹 랜덤 억세스 메모리 장치용 메모리 셀의 층구조 및 그의 제조방법 | |
| KR970008663A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR970077642A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR910003813A (ko) | 적층된 캐패시터 및 매립된 측방향 접촉부를 갖는 dram 셀 | |
| KR970013367A (ko) | 반도체 장치 및 그 제조방법 | |
| KR910013571A (ko) | 유전물질에 의해 분리되어 있는 전극쌍이 포함된 다양한 소자를 구비한 직접회로의 제조방법 | |
| KR920008938A (ko) | 스택캐패시터 및 그제조방법 | |
| KR970063730A (ko) | 강유전체 메로리 장치 및 그 제조 방법 | |
| KR970063740A (ko) | 반도체소자 및 제조방법 | |
| KR950028154A (ko) | 반도체 장치 및 그의 제조방법 | |
| KR980005912A (ko) | 반도체 장치의 금속콘택구조 및 그 제조방법 | |
| KR950007098A (ko) | 디램셀 제조방법 | |
| KR910010718A (ko) | 반도체 기억 장치 및 그 제조방법 | |
| KR0155884B1 (ko) | 반도체 장치의 soi 캐패시터와 그 제조방법 | |
| KR940004813A (ko) | 반도체메모리장치 및 그 제조방법 | |
| KR970008606A (ko) | 반도체메모리셀 및 그 제조방법 | |
| KR980005510A (ko) | 스토리지 노드 콘택 형성 방법 | |
| KR970067863A (ko) | 반도체 소자의 캐패시터 구조 및 제조방법 | |
| KR970013348A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR970077649A (ko) | 반도체장치의 커패시터 형성방법 | |
| KR970053995A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970053994A (ko) | 반도체 기억소자의 캐패시터 제조방법 | |
| KR900017086A (ko) | 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법 | |
| KR970072472A (ko) | 반도체 장치의 제조 방법 | |
| KR980006255A (ko) | 반도체 메모리 장치의 전하저장전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |