KR890008987A - 다이나믹 랜덤 억세스 메모리 장치용 메모리 셀의 층구조 및 그의 제조방법 - Google Patents

다이나믹 랜덤 억세스 메모리 장치용 메모리 셀의 층구조 및 그의 제조방법 Download PDF

Info

Publication number
KR890008987A
KR890008987A KR1019880015153A KR880015153A KR890008987A KR 890008987 A KR890008987 A KR 890008987A KR 1019880015153 A KR1019880015153 A KR 1019880015153A KR 880015153 A KR880015153 A KR 880015153A KR 890008987 A KR890008987 A KR 890008987A
Authority
KR
South Korea
Prior art keywords
conductive film
film
memory cell
layer structure
random access
Prior art date
Application number
KR1019880015153A
Other languages
English (en)
Other versions
KR910009788B1 (ko
Inventor
다이지 에마
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR890008987A publication Critical patent/KR890008987A/ko
Application granted granted Critical
Publication of KR910009788B1 publication Critical patent/KR910009788B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

다이나믹 랜덤 억세스 메모리 장치용 메모리 셀의 층구조 및 그의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 바람직한 실시예의 단면도.
제 2 도는 제1도의 실시예에 의하여 제공되는 메모리 셀의 층구조를 갖는 다이나믹 랜덤 억세스(이하 DRAM이라함) 장치의 주요부의 평면도.

Claims (14)

  1. 반도체 기판; 반도체 기판의 표면이 부분적으로 노출되는 제1창을 가지며 반도체 기판상에 형성되어 있는 절연막; 접촉창을 포위하고 제1창위에 제2창을 형성하도록 절연막상에 형성된 제1도전막; 제1 및 제2창을 통하여 제1도전막과 반도체 기판과 접촉되도록 형성되며, 제1 및 제2도전막이 메모리 셀 콘덴서의 기억전극을 구성하는 제2도전막; 기억 전극을 커버하도록 형성된 유전막; 및 유전막을 커버하도록 형성된 제3도전막으로 구성되어 있는 다이나믹 랜덤 억세스 메모리 장치용 메모리 셀의 층구조.
  2. 제1항에 있어서, 제1도전막이 제2도전막보다 더 두꺼운 다이나믹 랜덤 억세스 메모리 장치용 메모리 셀의 층구조.
  3. 제1항에 있어서, 제1도전막과 제2도전막이 폴리실리콘으로 구성되는 다이나믹 랜덤 억세스 메모리 장치용 메모리 셀의 층구조.
  4. 제1항에 있어서, 절연막에 형성된 제1창의 폭이 제1도전막에 형성된 제2창의 폭과 동일한 다이나믹 랜덤 억세스 메모리 장치용 메모리 셀의 층구조.
  5. 제1항에 있어서, 제1도전막에 형성된 제2창의 폭이 절연막에 형성된 제1창의 폭보다 더 커서, 절연막이 제2창을 통하여 부분적으로 노출되게 하는 다이나믹 랜덤 억세스 메모리 장치용 메모리 셀의 층구조
  6. 제1항에서, 제2도전막은 제1도전막의 상측 및 내측 표면과 접촉되어 있으며, 내측면은 대응하는 제1창과 대면하는 다이나믹 랜덤 억세스 메모리 장치용 메모리 셀의 층구조
  7. 제1항에 있어서, 층구조는 반도체 기판에 형성된 피일드 절연막을 더욱 포함하며, 반도체 기판은 제1 및 제2창이 형성되는 불순물 확산영역이며, 및 소정방향으로 연장된 불순물 확산영역의 노출된 표면부의 에지가 동일 방향으로 연장된 피일드 절연막의 에지에 의하여 정해지는 다이나믹 랜덤 억세스 메모리 장치용 메모리 셀의 층구조
  8. 반도체 기판상에 절연막을 형성하는 단계; 메모리 셀 콘덴서의 기억 전극의 일부를 형성하기 위해 사용되는 제1도전막을 절연막상에 형성하는 단계; 기억 전극과 반도체 기판 사이에 콘택트를 형성하는 데 사용되는 창을 형성하도록 제1도전막과 절연막을 패터닝하는 단계; 기억전극의 나머지 부분을 형성하는데 사용되는 제2도전막을 창과 제1도전막을 커버하도록 형성하는 단계; 제1도전막과 제2도전막을 패터닝하고, 패턴된 제1 및 제2도전막이 기억전극을 구성하는 단계; 기억전극을 커버하도록 유전막을 형성하는 단계; 및 유전막을 형성하도록 메모리 셀 콘덴서의 기억전극과 쌍이 되는 대향 전극인 제3도전막을 형성하는 단계로 구성되는 다이나믹 랜덤 억세스 메모리 장치용 메모리 셀의 층구조 제조방법.
  9. 제8항에 있어서, 제1도전막과 절연막을 패터닝하는 단계에 있어서, 제1도전막을 패터닝하기 위해 사용되는 마스크막이 절연막을 패터닝을 위해 사용되는 다이나믹 랜덤 억세스 메모리 장치용 메모리 셀의 층구조 제조방법.
  10. 제8항에 있어서, 제1도전막과 절연막을 패터닝하는 단계에서, 제1도전막을 패터팅하기 위해 사용되는 마스크막과 상위한 마스크막이 절연막을 형성하기 위해 사용되는 다이나믹 랜덤 억세스 메모리 장치용 메모리 셀의 층구조 제조방법.
  11. 제10항에 있어서, 제1도전막을 패터닝하는데 사용되는 마스크막은 절연막부를 노출을 가능케하는 크기를 갖는 다이나믹 랜덤 억세스 메모리 장치용 메모리 셀의 층구조 제조방법.
  12. 제9항에 있어서, 제1도전막과 절연막을 패터닝하는 단계는 이방성 에칭에 의하여 실행되는 다이나믹 랜덤 억세스 메모리 장치용 메모리 셀의 층구조 제조방법.
  13. 제9항에 있어서, 제1 및 제2도전막이 폴리실리콘으로 구성되는 것을 특징으로 하는 다이나믹 랜덤 억세스 메모리 장치용 메모리 셀의 층구조 제조방법.
  14. 제9항에 있어서, 제13도전막을 형성하는 단계는 제2도전막보다 더 두꺼운 제1도전막을 얻도록 실행 되는 것을 특징으로 하는 다이나믹 랜덤 억세스 메모리 장치용 메모리 셀의 층구조 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880015153A 1987-11-17 1988-11-17 다이나믹 랜덤 억세스 메모리 장치용 메모리셀의 층구조 및 그의 제조방법 KR910009788B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62288510A JPH0666437B2 (ja) 1987-11-17 1987-11-17 半導体記憶装置及びその製造方法
JP62-288510 1987-11-17

Publications (2)

Publication Number Publication Date
KR890008987A true KR890008987A (ko) 1989-07-13
KR910009788B1 KR910009788B1 (ko) 1991-11-30

Family

ID=17731162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880015153A KR910009788B1 (ko) 1987-11-17 1988-11-17 다이나믹 랜덤 억세스 메모리 장치용 메모리셀의 층구조 및 그의 제조방법

Country Status (5)

Country Link
US (2) US4910566A (ko)
EP (1) EP0317199B1 (ko)
JP (1) JPH0666437B2 (ko)
KR (1) KR910009788B1 (ko)
DE (1) DE3888632D1 (ko)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650647A (en) * 1987-06-17 1997-07-22 Fujitsu Limited Dynamic random access memory device and method of producing same
DE3856143T2 (de) * 1987-06-17 1998-10-29 Fujitsu Ltd Verfahren zum Herstellen einer dynamischen Speicherzelle mit wahlfreiem Zugriff
US5734188A (en) * 1987-09-19 1998-03-31 Hitachi, Ltd. Semiconductor integrated circuit, method of fabricating the same and apparatus for fabricating the same
US5264712A (en) * 1989-03-20 1993-11-23 Hitachi, Ltd. Semiconductor integrated circuit, method of fabricating the same and apparatus for fabricating the same
JP2588732B2 (ja) * 1987-11-14 1997-03-12 富士通株式会社 半導体記憶装置
US5374576A (en) * 1988-12-21 1994-12-20 Hitachi, Ltd. Method of fabricating stacked capacitor cell memory devices
US20010008288A1 (en) * 1988-01-08 2001-07-19 Hitachi, Ltd. Semiconductor integrated circuit device having memory cells
US5140389A (en) * 1988-01-08 1992-08-18 Hitachi, Ltd. Semiconductor memory device having stacked capacitor cells
US4951175A (en) * 1988-05-18 1990-08-21 Kabushiki Kaisha Toshiba Semiconductor memory device with stacked capacitor structure and the manufacturing method thereof
JPH01290255A (ja) * 1988-05-18 1989-11-22 Toshiba Corp 半導体記憶装置およびその製造方法
KR910010167B1 (ko) * 1988-06-07 1991-12-17 삼성전자 주식회사 스택 캐패시터 dram셀 및 그의 제조방법
DE3943617C2 (de) * 1988-06-10 1996-03-14 Mitsubishi Electric Corp DRAM und Herstellungsverfahren dafür
DE3918924C2 (de) * 1988-06-10 1996-03-21 Mitsubishi Electric Corp Herstellungsverfahren für eine Halbleiterspeichereinrichtung
US5180683A (en) * 1988-06-10 1993-01-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing stacked capacitor type semiconductor memory device
JP2838412B2 (ja) * 1988-06-10 1998-12-16 三菱電機株式会社 半導体記憶装置のキャパシタおよびその製造方法
US5091761A (en) * 1988-08-22 1992-02-25 Hitachi, Ltd. Semiconductor device having an arrangement of IGFETs and capacitors stacked thereover
US5917211A (en) * 1988-09-19 1999-06-29 Hitachi, Ltd. Semiconductor integrated circuit, method of fabricating the same and apparatus for fabricating the same
JP2731197B2 (ja) * 1988-11-28 1998-03-25 株式会社東芝 半導体記憶装置およびその製造方法
US5227649A (en) * 1989-02-27 1993-07-13 Texas Instruments Incorporated Circuit layout and method for VLSI circuits having local interconnects
JP2859288B2 (ja) * 1989-03-20 1999-02-17 株式会社日立製作所 半導体集積回路装置及びその製造方法
US5162249A (en) * 1989-04-03 1992-11-10 Hyundai Electronics Industries Co., Ltd. Method of making semiconductor memory device having a double stacked capacitor
US5059548A (en) * 1989-04-03 1991-10-22 Hyundai Electronics Industries Co., Ltd. Method of making a semiconductor memory device having a double stacked capacitor
US5175121A (en) * 1989-05-10 1992-12-29 Samsung Electronics Co., Ltd. Method for manufacturing a stacked capacitor DRAM semiconductor device
KR940005729B1 (ko) * 1989-06-13 1994-06-23 삼성전자 주식회사 디램셀의 제조방법 및 구조
JP2724209B2 (ja) * 1989-06-20 1998-03-09 シャープ株式会社 半導体メモリ素子の製造方法
US5314835A (en) * 1989-06-20 1994-05-24 Sharp Kabushiki Kaisha Semiconductor memory device
JP2503661B2 (ja) * 1989-06-28 1996-06-05 日本電気株式会社 半導体メモリ素子およびその製造方法
KR910013554A (ko) * 1989-12-08 1991-08-08 김광호 반도체 장치 및 그 제조방법
KR950000500B1 (ko) * 1989-08-31 1995-01-24 금성일렉트론 주식회사 디램셀 커패시터 제조방법 및 구조
KR920010204B1 (ko) * 1989-12-02 1992-11-21 삼성전자 주식회사 초고집적 디램셀 및 그 제조방법
KR930000581B1 (ko) * 1990-04-04 1993-01-25 금성일렉트론 주식회사 자기 정렬된 캐패시터 콘택을 갖는 셀 제조방법 및 구조
US5240872A (en) * 1990-05-02 1993-08-31 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having interconnection layer contacting source/drain regions
JP2524863B2 (ja) * 1990-05-02 1996-08-14 三菱電機株式会社 半導体装置およびその製造方法
US5114873A (en) * 1990-05-21 1992-05-19 Samsung Electronics Co., Ltd. Method for manufacturing a stacked capacitor DRAM cell
FR2663786A1 (fr) * 1990-06-21 1991-12-27 Samsung Electronics Co Ltd Procede de fabrication de condensateurs dans une cellule dram.
DE4122038C2 (de) * 1990-07-03 1994-08-25 Mitsubishi Electric Corp Herstellungsverfahren für einen DRAM
EP0469555B1 (en) * 1990-07-31 1996-04-17 Nec Corporation Charge storage capacitor electrode and method of manufacturing the same
JPH04109668A (ja) * 1990-08-29 1992-04-10 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
US5196364A (en) * 1990-10-24 1993-03-23 Micron Technology, Inc. Method of making a stacked capacitor dram cell
US5266513A (en) * 1990-10-24 1993-11-30 Micron Technology, Inc. Method of making stacked W-cell capacitor
JP3344485B2 (ja) * 1990-11-09 2002-11-11 富士通株式会社 半導体装置の製造方法
JP3079637B2 (ja) * 1991-04-30 2000-08-21 ソニー株式会社 半導体メモリの製造方法
JP2802455B2 (ja) * 1991-05-10 1998-09-24 三菱電機株式会社 半導体装置およびその製造方法
US5223448A (en) * 1991-07-18 1993-06-29 Industrial Technology Research Institute Method for producing a layered capacitor structure for a dynamic random access memory device
JP3055242B2 (ja) * 1991-09-19 2000-06-26 日本電気株式会社 半導体装置およびその製造方法
US5149668A (en) * 1991-11-19 1992-09-22 Micron Technology, Inc. Method of preventing storage node to storage node shorts in fabrication of memory integrated circuitry having stacked capacitors and stacked capacitor memory integrated circuits
US5134085A (en) * 1991-11-21 1992-07-28 Micron Technology, Inc. Reduced-mask, split-polysilicon CMOS process, incorporating stacked-capacitor cells, for fabricating multi-megabit dynamic random access memories
US5126916A (en) * 1991-12-20 1992-06-30 Industrial Technology Research Institute Stacked capacitor dram cell and method of fabricating
US5192702A (en) * 1991-12-23 1993-03-09 Industrial Technology Research Institute Self-aligned cylindrical stacked capacitor DRAM cell
JPH0677428A (ja) * 1992-08-25 1994-03-18 Nec Corp 半導体記憶装置及びその製造方法
US5330928A (en) * 1992-09-28 1994-07-19 Industrial Technology Research Institute Method for fabricating stacked capacitors with increased capacitance in a DRAM cell
US5374577A (en) * 1992-12-21 1994-12-20 Industrial Technology Research Institute Polysilicon undercut process for stack DRAM
KR960011652B1 (ko) * 1993-04-14 1996-08-24 현대전자산업 주식회사 스택캐패시터 및 그 제조방법
US5468669A (en) * 1993-10-29 1995-11-21 At&T Corp. Integrated circuit fabrication
US5380675A (en) * 1994-03-21 1995-01-10 United Microelectronics Corporation Method for making closely spaced stacked capacitors on DRAM chips
JPH08236683A (ja) * 1995-02-28 1996-09-13 Nec Corp リードフレーム
KR0144902B1 (ko) * 1995-04-17 1998-07-01 김광호 불휘발성 메모리장치 및 그 제조방법
TW377464B (en) * 1996-04-15 1999-12-21 Promos Technologies Inc Method of increasing the surface area of capacitor construct
US5821573A (en) * 1996-10-17 1998-10-13 Mitsubishi Semiconductor America, Inc. Field effect transistor having an arched gate and manufacturing method thereof
US6104055A (en) * 1997-03-27 2000-08-15 Nec Corporation Semiconductor device with memory cell having a storage capacitor with a plurality of concentric storage electrodes formed in an insulating layer and fabrication method thereof
US6204115B1 (en) * 1999-06-03 2001-03-20 Stanford University Manufacture of high-density pillar memory cell arrangement
US6429123B1 (en) * 2000-10-04 2002-08-06 Vanguard International Semiconductor Corporation Method of manufacturing buried metal lines having ultra fine features

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5623771A (en) * 1979-08-01 1981-03-06 Hitachi Ltd Semiconductor memory
US4649406A (en) * 1982-12-20 1987-03-10 Fujitsu Limited Semiconductor memory device having stacked capacitor-type memory cells
JPS59231851A (ja) * 1983-06-14 1984-12-26 Nippon Telegr & Teleph Corp <Ntt> 半導体メモリセル
JPS61144862A (ja) * 1984-12-19 1986-07-02 Hitachi Ltd 半導体記憶装置
JPH0682783B2 (ja) * 1985-03-29 1994-10-19 三菱電機株式会社 容量およびその製造方法
JPS6248062A (ja) * 1985-08-28 1987-03-02 Sony Corp メモリセル
JPH0736437B2 (ja) * 1985-11-29 1995-04-19 株式会社日立製作所 半導体メモリの製造方法
US4812885A (en) * 1987-08-04 1989-03-14 Texas Instruments Incorporated Capacitive coupling
US4951175A (en) * 1988-05-18 1990-08-21 Kabushiki Kaisha Toshiba Semiconductor memory device with stacked capacitor structure and the manufacturing method thereof
KR910010167B1 (ko) * 1988-06-07 1991-12-17 삼성전자 주식회사 스택 캐패시터 dram셀 및 그의 제조방법

Also Published As

Publication number Publication date
EP0317199A2 (en) 1989-05-24
US4977102A (en) 1990-12-11
JPH01130556A (ja) 1989-05-23
EP0317199B1 (en) 1994-03-23
DE3888632D1 (de) 1994-04-28
JPH0666437B2 (ja) 1994-08-24
EP0317199A3 (en) 1990-09-05
US4910566A (en) 1990-03-20
KR910009788B1 (ko) 1991-11-30

Similar Documents

Publication Publication Date Title
KR890008987A (ko) 다이나믹 랜덤 억세스 메모리 장치용 메모리 셀의 층구조 및 그의 제조방법
KR900019227A (ko) 적층형 캐피시터를 갖춘 반도체기억장치 및 그 제조방법
KR920020728A (ko) 반도체 기억장치 및 그 제조방법
KR890003032A (ko) 반도체기억장치 및 그 제조방법
KR920008938A (ko) 스택캐패시터 및 그제조방법
JPS5856267B2 (ja) 半導体集積回路の製造方法
KR920017236A (ko) 폴리실리콘층을 이용한 자기정렬콘택 제조방법
KR920013728A (ko) 반도체 기억장치 및 그 제조방법
KR890008946A (ko) 콘택트 호울을 갖는 반도체 집적회로 장치
KR910020903A (ko) 적층형캐패시터셀의 구조 및 제조방법
KR940010333A (ko) 반도체 메모리장치 및 그 제조방법
KR940008072A (ko) 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법
KR960032747A (ko) 반도체 소자의 캐패시터 형성방법
KR880008449A (ko) 디램의쎌캐패시터의 제조방법
KR970054151A (ko) 반도체 소자의 캐패시터 제조방법
KR950025999A (ko) 캐패시터 제조방법
KR930001430A (ko) 반도체 메모리장치의 커패시터구조 및 그 제조방법
KR930003364A (ko) 반도체 장치의 제조방법
KR920003545A (ko) 반도체장치
KR960035809A (ko) 반도체 장치의 콘택 형성 방법
KR910020902A (ko) Dram셀 제조방법
KR960026860A (ko) 반도체소자의 캐패시터 제조방법
KR950034743A (ko) 반도체 소자의 캐패시터 제조방법
KR960026847A (ko) 반도체 소자의 캐패시터 제조방법
KR960026848A (ko) 반도체소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031120

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee