KR880008449A - 디램의쎌캐패시터의 제조방법 - Google Patents
디램의쎌캐패시터의 제조방법 Download PDFInfo
- Publication number
- KR880008449A KR880008449A KR860010849A KR860010849A KR880008449A KR 880008449 A KR880008449 A KR 880008449A KR 860010849 A KR860010849 A KR 860010849A KR 860010849 A KR860010849 A KR 860010849A KR 880008449 A KR880008449 A KR 880008449A
- Authority
- KR
- South Korea
- Prior art keywords
- conductivity type
- region
- ion implantation
- semiconductor
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 디램의 메모리의 회로도.
제2도는 디램의 메모리 어레이의 평면도.
제3(A)-(E)도는 본 발명에 따라 캐페시터의 제조공정도.
Claims (1)
- 반도체 메모리장치의 스토리지 캐패시터의 제조방법에 있어서, 제1도전형의 반도체기판(20)상에 소자간의 분리를 위한 채널스토퍼로 사용되고 제1전도전형의 고농도의 필드이온 주입영역(27)과 필드산화막층(26)을 형성하는 제1공정과, 상기 반도체기판(20) 표면영역에 얕은 깊이의 실리콘 경사식각을 하는 제2공정과, 상기 공정후 제1도전형과 반대도전형의 이온주입 영역(30)과, 상기 제1도전형과 동일도전형의 이온 주입 영역(31)을 형성하는 제3공정과, 상기 공정후 유전체층을 형성하기 위한 산화막층(32)을 상기 반도체 기판 표면에 형성함과 동시에 상기 이온 주입영역(30)(31)을 활성하여 상기 스토리지 캐패시터의 한개의 전극이 되는 제1반도체 영역(32)과 상기 제1반도체 영역과의 접합에 의한 접합용량을 형성하는 제2반도체 영역(33)을 형성하는 제4공정과, 상기 공정후 상기 산화막층(32)의 상부에 도체층(35)을 형성하여 상기 스토리지 캐패시터의 타전극이 되게하는 제5공정을 구비함을 특징으로 하는 캐패시터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019860010849A KR940011383B1 (ko) | 1986-12-17 | 1986-12-17 | 디램의 쎌 캐패시터의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019860010849A KR940011383B1 (ko) | 1986-12-17 | 1986-12-17 | 디램의 쎌 캐패시터의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880008449A true KR880008449A (ko) | 1988-08-31 |
KR940011383B1 KR940011383B1 (ko) | 1994-12-07 |
Family
ID=19254093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019860010849A KR940011383B1 (ko) | 1986-12-17 | 1986-12-17 | 디램의 쎌 캐패시터의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940011383B1 (ko) |
-
1986
- 1986-12-17 KR KR1019860010849A patent/KR940011383B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940011383B1 (ko) | 1994-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890008987A (ko) | 다이나믹 랜덤 억세스 메모리 장치용 메모리 셀의 층구조 및 그의 제조방법 | |
KR940016837A (ko) | 반도체 기억장치 및 그의 제조방법 | |
KR920018927A (ko) | 고집적 반도체 메모리장치의 커패시터 제조방법 | |
KR900003896A (ko) | 반도체 메모리와 그 제조방법 | |
KR930005257A (ko) | 박막 전계효과 소자 및 그의 제조방법 | |
KR870001662A (ko) | 반도체기억장치 및 그 제조방법 | |
KR950010095A (ko) | 반도체기억장치 및 그 제조방법(Semiconductor Memory Device and Manufacturing Method Thereof) | |
KR860000716A (ko) | 다이내믹형 메모리셀과 그 제조방법 | |
KR920008929A (ko) | 반도체 기억장치와 그 제조방법 | |
KR900019234A (ko) | 반도체기억장치 | |
KR910003813A (ko) | 적층된 캐패시터 및 매립된 측방향 접촉부를 갖는 dram 셀 | |
KR870003571A (ko) | 반도체 기억장치 및 그 제조방법 | |
KR850005139A (ko) | 반도체 장치의 제조방법 | |
US3704384A (en) | Monolithic capacitor structure | |
KR880008449A (ko) | 디램의쎌캐패시터의 제조방법 | |
KR920013728A (ko) | 반도체 기억장치 및 그 제조방법 | |
KR930009116A (ko) | 박막트랜지스터와 그의 제조방법 | |
KR950026008A (ko) | 게이트전극 공유 트랜지스터 | |
KR960026848A (ko) | 반도체소자의 캐패시터 제조방법 | |
JPS6418249A (en) | Semiconductor device | |
KR950025999A (ko) | 캐패시터 제조방법 | |
KR950021610A (ko) | 반도체 장치 및 그 제조방법 | |
KR890017817A (ko) | 고전압 반도체 장치 및 그 제조방법 | |
KR940010337A (ko) | 반도체 기억장치 및 그 제조방법 | |
KR900015319A (ko) | 반도체 기억장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20011107 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |