KR920008938A - 스택캐패시터 및 그제조방법 - Google Patents

스택캐패시터 및 그제조방법 Download PDF

Info

Publication number
KR920008938A
KR920008938A KR1019900017095A KR900017095A KR920008938A KR 920008938 A KR920008938 A KR 920008938A KR 1019900017095 A KR1019900017095 A KR 1019900017095A KR 900017095 A KR900017095 A KR 900017095A KR 920008938 A KR920008938 A KR 920008938A
Authority
KR
South Korea
Prior art keywords
charge storage
storage electrode
conductive layer
electrode
forming
Prior art date
Application number
KR1019900017095A
Other languages
English (en)
Other versions
KR930008583B1 (ko
Inventor
이정환
박철수
Original Assignee
정몽헌
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정몽헌, 현대전자산업 주식회사 filed Critical 정몽헌
Priority to KR1019900017095A priority Critical patent/KR930008583B1/ko
Priority to US07/781,404 priority patent/US5268322A/en
Priority to JP3280098A priority patent/JPH04298074A/ja
Publication of KR920008938A publication Critical patent/KR920008938A/ko
Application granted granted Critical
Publication of KR930008583B1 publication Critical patent/KR930008583B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

스택캐패시터 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 DRAM셀 레이아웃트 도면.
제3A도 내지 제3I도는 제2도의 A-A′단면을 따라 본 발명의 제1실시예에 의한 스택캐패시터 제조단계를 도시한 단면도.

Claims (6)

  1. 스택캐패시터에 있어서, 전하저장 전극용 제1 도전층과 전하저장 전극용 제2도전층은 비트라인 방향으로 소정의 폭만큼 이격된 곳에서 접속되고, 중앙의 소정폭은 상기 전하저장 전극용 제1 도전층과 전하저장 전극용 제2 도전층과는 이격되어 형성된 터널형태의 전하저장 전극과, 상기 전하저장전극의 상부 표면과, 터널형태의 전하저장전극 내측의 표면전체에 형성된 캐패시터 유전체막과, 상기 캐패시터 유전체막 표면전체에 형성된 플레이트 전극으로 이루어져, 그로인하여 상기 터널형태의 전하저장전극 상부 및 내측 표면전체가 캐패시터 유전체막 및 플레이트 전극으로 둘러 쌓인것을 특징으로 하는 스택캐패시터.
  2. 제1항에 있어서, 상기 플레이트 전극을 터널형태의 전하저장전극 내부에 가득채워지고 전하저장 전극 상부의 플레이트전극과 접속되어 형성된 것을 특징으로 하는 스택캐패시터.
  3. 스택캐패시터에 있어서, 전하저장 전극용 제1도전층, 전하저장 전극용 제2 도전층 및 전하저장 전극용 제3도전층은 비트라인 방향으로 소정의 폭만큼 이격된 곳에서 접속되고, 중앙의 소정폭은 전하저장 전극용 제1 도전층과 전하저장 전극용 제2 도전층 그리고 전하저장 전극용 제2 도전층과 전하저장전극 제3도전층과는 각각 이격되어 형성된 2중 터널형태의 전하저장 전극과, 상기 전하저장 전극의 상부표면과, 2중터널 형태의 전하저장전극 내측의 표면전체에 형성된 캐패시터 유전체막과, 상기 캐패시터 유전체막 표면 전체에 형성된 플레이트 전극으로 이루어져, 그로인하여 상기 2중 터널 형태의 전하저장전극 상부 및 내측표면 전체가 캐패시터 유전체막 및 플레이트 전극으로 둘러쌓인 것을 특징으로 하는 스택캐패시터.
  4. 스택캐패시터 제조방법에 있어서, 실리콘기판 상부에 게이트전극, 소오스 및 드레인을 구비하는 MOSFET를 형성한 다음, 전체적으로 절연층을 형성하고 상기 소오스 상부의 소정의 절연층을 제거하여 콘택홀을 형성하는 단계와, 전하저장 전극용 제1도전층을 형성하고 그 상부에 산화막을 예정된 두께로 형성한다음, 상기 산화막을 워드라인 바양으로 예정된 폭으로 길게 남기고 나머지는 제거하여 패턴된 산화막을 형성하는 단계와, 상기 패턴된 산화막을 포함하는 전영역 상부에 전하저장 전극용 제2 도전층을 형성하여 비트라인 방향으로 패턴된 산화막 좌우측에서 전하저장 전극용 제1도전층에 접속되게한 다음 상기 전하저장 전극용 제2도전층 상부에 전하저장전극 패턴마스크를 형성한 다음 노출된 전하저장 전극용 제2도전층을 식각하는 단계와, 상기의 패턴된 산화막을 웰에치의 오버에치로 완전히 제거하여 전하저장 전극용 제1도전츠와 제2도전층 사이의 소정폭에 터널이 형성되게 하는 단계와, 상기 전하저장전극 패턴마스크 좌우측에 노출된 전하저장 전극용 제1도전층을 식각하여 터털 형태의 전하저장극을 형성한 다음, 전하저장전극 패턴마스크를 제거하는 단계와, 상기 터털형태의 전하저장전극 상부 및 터널 내측 표면에 캐패시터 유전체막을 예정된 두께로 형성하고, 상기 캐패시터 유전체막 상부에 플레이트 전극용 도전층을 형성하는 단계로 이루어지는 것을 특징으로 하는 스택캐피시터 제조방법.
  5. 제4항에 있어서, 상기 전하저장 전극용 제1도전층 및 제2도전층과 플레이트 전극용 도전층은 폴리실리콘층으로 형성하고 불순물을 주입시킨 것을 특징으로 하는 스택캐패시터 제조방법.
  6. 제4항에 있어서, 상기 소정의 절연층을 제거하여 콘택홀을 형성하는 단계에서, 상기 소정의 절연층 상부에 전하저장 전극용 도전층이 형성된 다음 콘택마스크를 사용하여 소오스 상부의 전하저장 전극용 도전층과 절연층을 제거하여 콘택홀을 형성하는 것 포함하는 것을 특징으로 하는 스택캐패시터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900017095A 1990-10-25 1990-10-25 스택캐패시터 및 그 제조방법 KR930008583B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019900017095A KR930008583B1 (ko) 1990-10-25 1990-10-25 스택캐패시터 및 그 제조방법
US07/781,404 US5268322A (en) 1990-10-25 1991-10-23 Method of making DRAM having a stacked capacitor
JP3280098A JPH04298074A (ja) 1990-10-25 1991-10-25 スタックキャパシタを備えたｄｒａｍおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900017095A KR930008583B1 (ko) 1990-10-25 1990-10-25 스택캐패시터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR920008938A true KR920008938A (ko) 1992-05-28
KR930008583B1 KR930008583B1 (ko) 1993-09-09

Family

ID=19305144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900017095A KR930008583B1 (ko) 1990-10-25 1990-10-25 스택캐패시터 및 그 제조방법

Country Status (3)

Country Link
US (1) US5268322A (ko)
JP (1) JPH04298074A (ko)
KR (1) KR930008583B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206962A (ja) * 1990-11-30 1992-07-28 Mitsubishi Electric Corp 半導体装置
KR940016805A (ko) * 1992-12-31 1994-07-25 김주용 반도체 소자의 적층 캐패시터 제조 방법
KR960006718B1 (ko) * 1992-12-31 1996-05-22 현대전자산업주식회사 반도체 기억장치의 커패시터 및 그 제조방법
GB2285176B (en) * 1993-12-27 1997-11-26 Hyundai Electronics Ind Structure and manufacturing method of a charge storage electrode
JP2751016B2 (ja) * 1993-12-27 1998-05-18 現代電子産業株式会社 半導体素子のキャパシタ製造方法
US5508218A (en) * 1993-12-28 1996-04-16 Lg Semicon Co., Ltd. Method for fabricating a semiconductor memory
US5670806A (en) * 1993-12-28 1997-09-23 Lg Semicon Co., Ltd. Semiconductor memory device
KR0140644B1 (ko) * 1994-01-12 1998-06-01 문정환 반도체 메모리장치 및 그 제조방법
KR0136533B1 (ko) * 1994-06-09 1998-09-15 문정환 불휘발성 반도체 메모리 소자 및 그의 제조방법
JPH1098163A (ja) * 1996-09-24 1998-04-14 Oki Electric Ind Co Ltd 半導体記憶装置のキャパシタ構造及びその形成方法
US8169014B2 (en) * 2006-01-09 2012-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitive structure for an integrated circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105770B2 (ja) * 1988-02-04 1994-12-21 日本電気株式会社 ダイナミック型半導体記憶装置
JPH02263467A (ja) * 1989-04-04 1990-10-26 Sony Corp メモリ装置
JPH02312269A (ja) * 1989-05-26 1990-12-27 Toshiba Corp 半導体記憶装置およびその製造方法
JPH0376159A (ja) * 1989-08-18 1991-04-02 Sony Corp 半導体メモリ
JP2894740B2 (ja) * 1989-09-25 1999-05-24 日本電気株式会社 Ｍｏｓ型半導体装置
US5164337A (en) * 1989-11-01 1992-11-17 Matsushita Electric Industrial Co., Ltd. Method of fabricating a semiconductor device having a capacitor in a stacked memory cell
KR930002292B1 (ko) * 1990-06-02 1993-03-29 삼성전자 주식회사 반도체 장치 및 그 제조방법
JP2886280B2 (ja) * 1990-06-29 1999-04-26 宮城沖電気株式会社 半導体記憶装置の製造方法

Also Published As

Publication number Publication date
KR930008583B1 (ko) 1993-09-09
US5268322A (en) 1993-12-07
JPH04298074A (ja) 1992-10-21

Similar Documents

Publication Publication Date Title
KR0139573B1 (ko) 이중 채널 박막트랜지스터 및 그 제조방법
KR920008938A (ko) 스택캐패시터 및 그제조방법
KR890003032A (ko) 반도체기억장치 및 그 제조방법
KR940012614A (ko) 고집적 반도체 접속장치 및 그 제조방법
KR960015525B1 (ko) 반도체 소자의 제조방법
KR920005814A (ko) 전계효과트랜지스터, 메모리셀, 반도체기억장치 및 전계효과트랜지스터의 제조방법
KR100359763B1 (ko) 반도체 메모리 소자의 제조방법
KR0156099B1 (ko) 다이나믹 램 셀 및 그의 제조방법
KR0156167B1 (ko) 반도체메모리셀 및 그 제조방법
KR970010681B1 (ko) 2중 실린더 형태의 구조를 갖는 전하보존전극 제조방법
KR100281037B1 (ko) 이이피롬셀 제조방법
KR930015009A (ko) 디램 셀 제조방법
KR960026836A (ko) 캐패시터 형성방법
KR930014986A (ko) Dram셀 및 그 제조방법
KR910020902A (ko) Dram셀 제조방법
KR960026656A (ko) 캐패시터 형성방법
KR950034630A (ko) 반도체소자의 저장전극 형성방법
KR940016769A (ko) 고집적 반도체기억장치의 전하보존전극 제조 방법
KR940016776A (ko) 열린 박스(box) 구조의 전하보존전극 제조 방법
KR900017086A (ko) 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법
KR970030485A (ko) 반도체 장치의 커패시터 제조방법
KR930009081A (ko) 반도체 기억장치 및 그 제조방법
KR920008932A (ko) 이중 커패시터 스택구조의 메모리셀 제조방법
KR960036064A (ko) 반도체 소자의 전하저장전극 제조방법
KR970003965A (ko) 캐패시터의 전하저장 전극 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020820

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee