KR920005814A - 전계효과트랜지스터, 메모리셀, 반도체기억장치 및 전계효과트랜지스터의 제조방법 - Google Patents

전계효과트랜지스터, 메모리셀, 반도체기억장치 및 전계효과트랜지스터의 제조방법 Download PDF

Info

Publication number
KR920005814A
KR920005814A KR1019910009967A KR910009967A KR920005814A KR 920005814 A KR920005814 A KR 920005814A KR 1019910009967 A KR1019910009967 A KR 1019910009967A KR 910009967 A KR910009967 A KR 910009967A KR 920005814 A KR920005814 A KR 920005814A
Authority
KR
South Korea
Prior art keywords
insulating film
conductive layer
forming
region
impurity diffusion
Prior art date
Application number
KR1019910009967A
Other languages
English (en)
Other versions
KR940007460B1 (ko
Inventor
가유 기요미스
이규 야마규찌
나쓰오 아지고
Original Assignee
시기 모리야
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시기 모리야, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 시기 모리야
Publication of KR920005814A publication Critical patent/KR920005814A/ko
Priority to KR1019940004705A priority Critical patent/KR940007464B1/ko
Application granted granted Critical
Publication of KR940007460B1 publication Critical patent/KR940007460B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

내용 없음

Description

전계효과트랜지스터, 메모리셀, 반도체기억장치 및 전계효과트랜지스터의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명의 한 실시예를 표시하는 평면도.
제2도는 제1도의 Ⅱ-Ⅱ선에 따른 단면도, 제2도는 제1도의 Ⅲ-Ⅲ선에 따른 단면도.

Claims (4)

  1. 제1도전형의 반도체기판의 한주면에 채널영역을 사이에 두고 형성된 한조의 제2도전형의 불순물확산영역, 이 불순물확산 영역의 한쪽에 접속하여 형성된 제1의 도전층, 상기 불순물확산영역의 다른쪽에 접속하여 형성된 제2의 도전층, 상기 채널영역상에 절연막을 사이에 두고 형성된 제1의 부분과, 이 제1의 부분으로부터 연장존재하여 상기 제1의 도전층의 표면상에 절연막을 사이에 두고 대향하여 형성된 제2의 부분과, 상기 제1의 부분으로부터 연장존재하여 상기 제2의 도전층의 표면상에 절연막을 사이에 두고 대향하여 제3의 부분과를 가지는 게이트전극을 구비한 전계효과트랜지스터.
  2. 제1도전형의 반도체기판의 한주면에 채널영역을 사이에 두고 형성된 한조의 제2도전형의 불순물확산영역, 상기 채널 영역상에 절연막을 사이에 두고 형성된 게이트전극, 상기불순물확영역의 어느것인가의 한쪽에 접속하여 형성된 제1의 도전층, 이 제1의 도전층과 전기적으로 접속하여 형성된 커패시터의 한쪽의 전극, 이 커패시터의 한쪽의 전극의 표면상에 유전막을 사이에 두고 대향하여 형성된 커패시터의 다른쪽의 전극, 상기 게이트전극과 전기적으로 접속하여 형성된 제1의 부분과, 이 제1의 부분으로부터 연장존재하여 상기 커패시터의 다른쪽의 전극상에 절연막을 사이에 두고 대향하여 형성된 제2의 부분과를 가지고 있는 워드선의 일부를 구성하는 제2의 도전층을 구비한 메모리 셀.
  3. 제1도전형의 반도체 기판의 한주면에 소자형성영역을 분리하여 형성된 절연막과, 상기 소자형성영역내에 채널영역을 사이에 두고 형성된 한조의 제2도전형의 불순물확산영역, 이 불순물 확산영역의 한쪽에 접속하여 형성된 제1의 부분과, 이 제1의 부분으로부터 연장존재하여 상기 불순물확산영역의 한쪽에 접하는 상기 절연막에 대향하여 형성된 제2의 부분과를 가지고 있고 비트선의 일부를 구성하는 제1의 도전층, 상기 불순물확산영역의 다른쪽에 접속하여 형성된 제1의 부분과 이 제1의 부분부터 연장존재하여 상기 불순물확산영역의 다른쪽에 접하는 상기 절연막에 대향하여 형성된 제2의 부분과를 가지고 있고 커패시터를 구성하는 전극과 전기적으로 접속하는 제2의 도전층을 구비한 반도체기억장치.
  4. 제1도전형의 반도체 기판의 한주면에 소자형성영역을 분리하여 제1의 절연막을 형성하는 공정, 상기 소자형성영역내에 일부의 영역상 및 이 영역에 접하는 상기 제1의 절연막상에 제1의 도전층을 형성하는 공정, 상기 소자형성영역내의 상기 제1의 도전층과 대향하는 일부의 영역상 및 이 영역에 접하는 상기 제1의 절연막상에 제2의 도전층을 형성하는 공정, 상기 제1의 도전층의 측면에 제2이 절연막을 형성하는 공정, 상기 제2의 도전층의 측면에 제3의 절연막을 형성하는 공정, 상기 제2절연막과 상기 제3의 절연막과의 사이의 상기 소자 형성영역상의 절연막상 및 상기 제1의 도전층상의 절연막 및 상기 제2의 도전층상의 절연막상에 게이트 전극을 형성하는 공정, 상기 게이트전극을 마스크의 일부로서 제2도전형의 불순물을 이온주입하고 제2도전형의 불순물 확산영역을 형성하는 공정을 구비한 전계효과트랜지스터의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910009967A 1990-06-18 1991-06-17 전계효과트랜지스터, 이를 이용한 반도체기억장치 및 전계효과트랜지스터의 제조방법 KR940007460B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940004705A KR940007464B1 (ko) 1990-06-18 1994-03-10 메모리 셀

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2160802A JP2564972B2 (ja) 1990-06-18 1990-06-18 半導体記憶装置およびその製造方法
JP2-160802 1991-06-18

Publications (2)

Publication Number Publication Date
KR920005814A true KR920005814A (ko) 1992-04-03
KR940007460B1 KR940007460B1 (ko) 1994-08-18

Family

ID=15722759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910009967A KR940007460B1 (ko) 1990-06-18 1991-06-17 전계효과트랜지스터, 이를 이용한 반도체기억장치 및 전계효과트랜지스터의 제조방법

Country Status (4)

Country Link
JP (1) JP2564972B2 (ko)
KR (1) KR940007460B1 (ko)
DE (1) DE4119918C2 (ko)
IT (1) IT1248495B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4300357C2 (de) * 1992-01-18 1995-06-01 Mitsubishi Electric Corp Herstellungsverfahren für eine Halbleitereinrichtung
JP2905642B2 (ja) * 1992-01-18 1999-06-14 三菱電機株式会社 半導体装置およびその製造方法
DE19640273C1 (de) * 1996-09-30 1998-03-12 Siemens Ag Verfahren zur Herstellung barrierenfreier Halbleiterspeicheranordnungen
JP3185745B2 (ja) * 1998-04-01 2001-07-11 日本電気株式会社 半導体メモリセル

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS602784B2 (ja) * 1982-12-20 1985-01-23 富士通株式会社 半導体記憶装置
FR2577339B1 (fr) * 1985-02-12 1991-05-10 Eurotechnique Sa Memoire dynamique en circuit integre
JPH06105774B2 (ja) * 1987-11-17 1994-12-21 富士通株式会社 半導体記憶装置及びその製造方法
JP2682021B2 (ja) * 1988-06-29 1997-11-26 富士通株式会社 半導体メモリ装置
KR940005729B1 (ko) * 1989-06-13 1994-06-23 삼성전자 주식회사 디램셀의 제조방법 및 구조

Also Published As

Publication number Publication date
DE4119918A1 (de) 1991-12-19
IT1248495B (it) 1995-01-19
JP2564972B2 (ja) 1996-12-18
ITMI911649A1 (it) 1992-12-17
KR940007460B1 (ko) 1994-08-18
JPH0449656A (ja) 1992-02-19
ITMI911649A0 (it) 1991-06-17
DE4119918C2 (de) 1994-08-11

Similar Documents

Publication Publication Date Title
KR900003896A (ko) 반도체 메모리와 그 제조방법
KR940016837A (ko) 반도체 기억장치 및 그의 제조방법
KR920001753A (ko) 종형 mos 트랜지스터와 그 제조 방법
KR860008609A (ko) 반도체 기억장치와 제조방법
KR850007719A (ko) 콘덴서 내장형 메모리셀을 갖춘 반도체 메모리장치 및 그 제조방법
KR920010904A (ko) 반도체 기억회로 장치와 그 제조방법
KR850005733A (ko) 반도체 기억장치
KR890013777A (ko) 반도체 집적회로장치 및 그 제조방법
KR950024359A (ko) 반도체장치
KR900008698A (ko) 반도체장치 및 반도체 기억장치
KR940027149A (ko) 반도체 기억 장치 및 그 제조 방법
KR860000716A (ko) 다이내믹형 메모리셀과 그 제조방법
KR850004875A (ko) 반도체 메모리 장치
KR890011107A (ko) 반도체 장치
KR910019235A (ko) 반도체기억장치
KR890015417A (ko) 불휘발성 반도체기억장치와 그 동작방법 및 제조방법
KR900019261A (ko) 반도체장치
KR970003831A (ko) 필드 산화물에 의해 절연된 다른 전도형 반도체 영역을 가진 반도체 장치 및 그 제조 방법
KR920022534A (ko) 스태틱(static)형 반도체 기억 장치, 전계 효과 트랜지스터 및 그의 제조 방법
KR920008938A (ko) 스택캐패시터 및 그제조방법
KR860009489A (ko) 반도체 집적회로장치 및 그 제조방법
KR970072432A (ko) Mos 커패시터를 갖는 반도체 디바이스 및 제조 방법
KR960019766A (ko) 에스오아이(soi) 기판상의 모스페트(mosfet)
KR910008861A (ko) 집적회로소자
KR910008843A (ko) Mos형 집적회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040809

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee