IT1248495B - Dispositivo di memoria a semiconduttore e procedimento per la sua fabbricazione. - Google Patents
Dispositivo di memoria a semiconduttore e procedimento per la sua fabbricazione.Info
- Publication number
- IT1248495B IT1248495B ITMI911649A ITMI911649A IT1248495B IT 1248495 B IT1248495 B IT 1248495B IT MI911649 A ITMI911649 A IT MI911649A IT MI911649 A ITMI911649 A IT MI911649A IT 1248495 B IT1248495 B IT 1248495B
- Authority
- IT
- Italy
- Prior art keywords
- interposed
- conductive layer
- source
- electrode
- bit line
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Abstract
Una cella di memoria (24) di una DRAM comprende un transistor MOS ed un condensatore. Il transistor MOS include una coppia di regioni di sorgente/pozzo (3,4) ed un elettrodo di porta (14) formato sulla regione di canale(5). Una linea (7) di bit è formata in modo da essere collegata alla regione (3) di sorgente/pozzo. Uno strato conduttore (8) è formato in modo da essere collegato alla regione (4) di sorgente/pozzo. L'elettrodo di porta (14) include una prima parte formata sulla regione di canale (5) con una pellicola di ossido (6) frapposta e una seconda e terza parti estendentisi dalla prima parte, rispettivamente, e formate sulla linea (7) di bit e lo strato conduttore (8) con una pellicola di ossido (11) infrastrati frapposta. Il condensatore include un elettrodo inferiore (20) formato in modo da essere collegato allo strato conduttore (8) ed un elettrodo superiore (22) formato in modo da risultare opposto alla superficie dell'elettrodo inferiore (20) con frapposta una pellicola dielettrica (21). L'elettrodo superiore (22) è posizionato al di sopra della linea di bit (7). Una linea (27) di parole è posizionata al di sopra dell'elettrodo superiore (22) ed è collegata all'elettrodo di porta (14). E' possibile fornire un transistor a effetto di campo in cui può essere realizzato aumento di velocità e fornire un dispositivo di memoria a semiconduttore in cui la capacità del condensatore può essere sufficientemente garantita nel caso di attuazione di miniaturizzazione della cella di memoria. E' pure possibile impedire diminuzione di affidabilità provocata dallo scollegamento della linea di bit.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2160802A JP2564972B2 (ja) | 1990-06-18 | 1990-06-18 | 半導体記憶装置およびその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
ITMI911649A0 ITMI911649A0 (it) | 1991-06-17 |
ITMI911649A1 ITMI911649A1 (it) | 1992-12-17 |
IT1248495B true IT1248495B (it) | 1995-01-19 |
Family
ID=15722759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
ITMI911649A IT1248495B (it) | 1990-06-18 | 1991-06-17 | Dispositivo di memoria a semiconduttore e procedimento per la sua fabbricazione. |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP2564972B2 (it) |
KR (1) | KR940007460B1 (it) |
DE (1) | DE4119918C2 (it) |
IT (1) | IT1248495B (it) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2905642B2 (ja) * | 1992-01-18 | 1999-06-14 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
DE4300357C2 (de) * | 1992-01-18 | 1995-06-01 | Mitsubishi Electric Corp | Herstellungsverfahren für eine Halbleitereinrichtung |
DE19640273C1 (de) * | 1996-09-30 | 1998-03-12 | Siemens Ag | Verfahren zur Herstellung barrierenfreier Halbleiterspeicheranordnungen |
JP3185745B2 (ja) | 1998-04-01 | 2001-07-11 | 日本電気株式会社 | 半導体メモリセル |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS602784B2 (ja) * | 1982-12-20 | 1985-01-23 | 富士通株式会社 | 半導体記憶装置 |
FR2577339B1 (fr) * | 1985-02-12 | 1991-05-10 | Eurotechnique Sa | Memoire dynamique en circuit integre |
JPH06105774B2 (ja) * | 1987-11-17 | 1994-12-21 | 富士通株式会社 | 半導体記憶装置及びその製造方法 |
JP2682021B2 (ja) * | 1988-06-29 | 1997-11-26 | 富士通株式会社 | 半導体メモリ装置 |
KR940005729B1 (ko) * | 1989-06-13 | 1994-06-23 | 삼성전자 주식회사 | 디램셀의 제조방법 및 구조 |
-
1990
- 1990-06-18 JP JP2160802A patent/JP2564972B2/ja not_active Expired - Fee Related
-
1991
- 1991-06-17 KR KR1019910009967A patent/KR940007460B1/ko not_active IP Right Cessation
- 1991-06-17 DE DE4119918A patent/DE4119918C2/de not_active Expired - Fee Related
- 1991-06-17 IT ITMI911649A patent/IT1248495B/it active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
JPH0449656A (ja) | 1992-02-19 |
JP2564972B2 (ja) | 1996-12-18 |
KR940007460B1 (ko) | 1994-08-18 |
ITMI911649A0 (it) | 1991-06-17 |
KR920005814A (ko) | 1992-04-03 |
ITMI911649A1 (it) | 1992-12-17 |
DE4119918C2 (de) | 1994-08-11 |
DE4119918A1 (de) | 1991-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
IT1247303B (it) | Dram avente circuiteria periferica in cui il contatto di interconnessione sorgente-pozzo di un transistor mos e' reso piccolo utilizzando uno strato di piazzuola e procedimento di fabbricazione di esso | |
JPS5723261A (en) | Semiconductor memory | |
IT1269825B (it) | Linea di bit incassata e cella di porta cilindrica,e relativo metodo di fabbricazione | |
KR920001732A (ko) | 반도체 기억장치 | |
IT1247438B (it) | Dispositivo a semiconduttore avente well (pozzo) retrogrado e well (pozzo) diffuso e procedimento per la sua fabbricazione | |
TW331041B (en) | Semiconductor memory device | |
MY102019A (en) | A semiconductor memory device. | |
IT1248495B (it) | Dispositivo di memoria a semiconduttore e procedimento per la sua fabbricazione. | |
JPS5718356A (en) | Semiconductor memory storage | |
US5347152A (en) | Stacked CMOS latch with cross-coupled capacitors | |
JPS6386559A (ja) | 半導体記憶装置 | |
GB1530056A (en) | Semiconductor data storage matrices | |
JPS53112687A (en) | Semiconductor device | |
JPS60246671A (ja) | 半導体メモリセル | |
JPS56104461A (en) | Semiconductor memory device | |
JPS6474737A (en) | Master slice type semiconductor device | |
MY122155A (en) | Three device dram cell with integrated capacitor and local interconnect and method of manufacture | |
JPH01145850A (ja) | 半導体記憶装置 | |
JPS5750464A (en) | Semiconductor memory device and manufacture thereof | |
KR100214472B1 (ko) | 반도체 소자 제조 방법 | |
JPS52141581A (en) | Mos type semiconductor device 7 its manufacture | |
JPS6221072Y2 (it) | ||
JPS55146965A (en) | Output buffer circuit in cmos integrated circuit | |
JPS6481359A (en) | Mos type semiconductor integrated circuit device | |
JPS56111256A (en) | Semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
0001 | Granted | ||
TA | Fee payment date (situation as of event date), data collected since 19931001 |
Effective date: 19970628 |