KR920001732A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR920001732A
KR920001732A KR1019910010679A KR910010679A KR920001732A KR 920001732 A KR920001732 A KR 920001732A KR 1019910010679 A KR1019910010679 A KR 1019910010679A KR 910010679 A KR910010679 A KR 910010679A KR 920001732 A KR920001732 A KR 920001732A
Authority
KR
South Korea
Prior art keywords
well
conductivity type
conductivity
impurity diffusion
diffusion region
Prior art date
Application number
KR1019910010679A
Other languages
English (en)
Other versions
KR950009893B1 (ko
Inventor
겡이찌 야스다
시게루 모리
마나시또 스호
Original Assignee
시기 모리야
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2172407A external-priority patent/JP2609743B2/ja
Application filed by 시기 모리야, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 시기 모리야
Publication of KR920001732A publication Critical patent/KR920001732A/ko
Application granted granted Critical
Publication of KR950009893B1 publication Critical patent/KR950009893B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 언더슈트의 현상을 설명하는 도면.
제3B도는 제3A도에 표시하는 메모리셀의 등가회로도.

Claims (12)

  1. 제1전도율형의 반도체기판(1)에 형성하는 제1전도율형(3a)의 제1웰과 제1전도융(3a)의 제1웰에 인접하는 상기 반도체기판(1)에 형성되는 제2전도율형웰(2b)과, 상기 제2전도율형웰(2b)에 형성되고 제2전도율형웰(3a)에 의해 에워싸이는 주변측벽과 저표면을 가지는 제1전도율형(2b)의 제2웰과 그리고 제1전도율형(3b)의 제2웰상에 형성되는 메모리셀(7b)과 소정의 극성의 전원공급 전압레벨의 전위를 가지는 상기 제2전도율형웰(3a)과 접지레벨의 전위를 가지는 제1전도율형(3b)의 상기 제2웰과 제1전도율형(3a)의 상기 제1웰을 포함하는 반도체 기억장치.
  2. 제1항에 있어서, 다른 소자와 분리되어 절연되고 제1전도율형(3a)의 상기 제1웰과 제1전도형(3b)의 상기제2웰표면에 각각 형성되는 제1전도율 불순물 확산영역(5)을 가지고 그 제1전도율형 불순물확산영역(5)은 접지 터미널에 접속되는 반도체 기억장치.
  3. 제1항에 있어서, 다른 소자와 분리되어 절연되고 상기 제2전도율형웰(2b)의 표면상기 형성되는 제2전도율형 불순물확산영역(4)을 가지고 그 제2전도율형 불순물확산영역(4)은 전원공급터미널에 접속되는 반도체 기억장치.
  4. 제1항에 있어서, 상기 반도체 기판(1)은 더욱 제1전도율형(3a)의 상기 제1웰에 인접하는 또다른 제2전도율형웰(2a)을 포함하고, 제1전도율형체널(6)의 MOSFET는 제2전도율형웰에 형성되고 제2전도율형체널(7a)의 MOSFET는 제1전도율형(3a)의 상기 제1웰에 형성되고 그리고 제1전도율형체널(6)의 상기 MOSFET와 제2전도율형 체널(7a)의 상기 MOSFET는 상보형 MOS회로를 구성하는 반도체 기억장치.
  5. 제1전도율형의 반도체기판(1)과 상기 반도체기판(1)의 주표면상에 형성되는 외부입력회로(7c)와 메모리셀(7b)과 그리고 상기 반도체기판(1)의 표면부에서의 제2전도율형웰(2b) 내부에 형성되는 제1전도율형웰(3b)와 제2전도율형웰(2b)을 포함하고 상기 외부입력회로(7c)는 상기 제1전도율형웰(3b)의 영역상에 제공되고 상기 메모리셀(7b)은 상기 전도율형웰(2b)의 영역외부에 제공되고 상기 제2전도율형웰(2b)은 소정의 전원 공급전압 레벨의 전위를 가지고 그리고 상기 제1전도율형웰(3b)은 접지레벨의 전위를 가지는 반도체 기억장치.
  6. 제5항에 있어서, 다른소자와 분리되어 상기 제1전도율형웰의 표면상에 형성되는 제1전도율형 불순물 확산영역(5)을 포함하고 제1전도율형 불순물확산영역은 접지터미널에 접속되는 반도체 기억장치.
  7. 제5항에 있어서, 다른소자와 분리되어 절연되고 상기 제2전도율형웰의 표면상에 형성하는 제2전도율형 불순물확산영역(4)을 포함하고 제2전도율형 불순물확산영역(4)은 전원공급터미널에 접속되는 반도체 기억장치.
  8. 제5항에 있어서, 상기 메모리셀(7b)은 상기 제2전도율형웰(2b)외측영역에 형성되는 다른 제1전도율형웰(3a)의 표면상에 형성되는 반도체 기억장치.
  9. 제5항에 있어서, 상기 메모리셀(7b)은 웰이 형성되지 않은 반도체기판(1)의 표면의 상기 제2전도율형웰(2b)와 부제 1전도율 영역에 형성되는 반도체 기억장치.
  10. 제1전도율형의 반도체기판(1)과 소정의 깊이에 반도체기판(1)의 표면에서 형성되는 제2전도율형웰(2c), 제1전도율형(3b)의 제2웰 그리고 제1전도율형(3a)의 제1웰과, 그리고 고에너지 이온주입에 의해 각 상기웰의 저표면의 깊이에서 소정의 깊이까지에 형성되는 제2전도율형 전도층(2d)과, 상기 반도체(1)과 제1전도율형(3a)의 상기 제1웰과 전기적으로 절연되도록 상기 제2전도율형 전도층(2d)에 의해 덮인 그의 전지표면과 상기 제2전도율형웰(2c)에 의해 에워싸이는 그의 주변측벽의 전표면을 가지는 제1전도율형(3B)의 상기 제2웰을 포함하는 반도체 기억장치.
  11. 제10항에 있어서, 제1전도율형(3b)의 상기 제2웰은 접지레벨의 전위를 가지고 그리고 그의 표면상에 형성되는 메모리셀(7b)을 가지고 그리고 상기 제2율형웰은 전원공급전압레벨의 전위를 가지는 반도체 기억장치.
  12. 제10항에 있어서, 외부입력회로(7c)는 제1전도율형(3b)의 상기 제2웰의 표면상에 형성되고 메모리셀(7b)은 제1전도율형(3a)의 상기 제1웰의 표면상에 형성되고 제1전도율형(3a,3b)의 상기 제1과 제2웰은 접지레벨의 전위를 가지고 그리고 상기 제2전도율형웰(2b)는 전원공급 전압레벨의 전위를 가지는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910010679A 1990-06-28 1991-06-26 반도체기억장치 KR950009893B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2172407A JP2609743B2 (ja) 1990-06-28 1990-06-28 半導体装置
JP2-172407 1990-06-28
JP28495990 1990-10-22
JP2-28544 1990-10-22

Publications (2)

Publication Number Publication Date
KR920001732A true KR920001732A (ko) 1992-01-30
KR950009893B1 KR950009893B1 (ko) 1995-09-01

Family

ID=26494768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910010679A KR950009893B1 (ko) 1990-06-28 1991-06-26 반도체기억장치

Country Status (3)

Country Link
US (2) US5281842A (ko)
KR (1) KR950009893B1 (ko)
DE (1) DE4121292C2 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2523409B2 (ja) * 1990-05-02 1996-08-07 三菱電機株式会社 半導体記憶装置およびその製造方法
KR950009815B1 (ko) * 1991-12-23 1995-08-28 삼성전자주식회사 트리플웰 구조를 가지는 고집적 반도체 메모리 장치
JPH06314773A (ja) * 1993-03-03 1994-11-08 Nec Corp 半導体装置
US5444016A (en) * 1993-06-25 1995-08-22 Abrokwah; Jonathan K. Method of making ohmic contacts to a complementary III-V semiconductor device
US5452245A (en) * 1993-09-07 1995-09-19 Motorola, Inc. Memory efficient gate array cell
JPH0786430A (ja) * 1993-09-14 1995-03-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5595925A (en) * 1994-04-29 1997-01-21 Texas Instruments Incorporated Method for fabricating a multiple well structure for providing multiple substrate bias for DRAM device formed therein
JPH08115985A (ja) * 1994-10-17 1996-05-07 Nec Corp 低雑音の半導体集積回路
US5606184A (en) * 1995-05-04 1997-02-25 Motorola, Inc. Heterostructure field effect device having refractory ohmic contact directly on channel layer and method for making
JP3400891B2 (ja) * 1995-05-29 2003-04-28 三菱電機株式会社 半導体記憶装置およびその製造方法
JPH0955483A (ja) * 1995-06-09 1997-02-25 Mitsubishi Electric Corp 半導体記憶装置
JP3958388B2 (ja) * 1996-08-26 2007-08-15 株式会社ルネサステクノロジ 半導体装置
US5844300A (en) * 1996-09-19 1998-12-01 Intel Corporation Single poly devices for monitoring the level and polarity of process induced charging in a MOS process
TW425692B (en) * 1996-12-13 2001-03-11 Hitachi Ltd Semiconductor integrated circuit apparatus and its fabrication method
KR100240872B1 (ko) * 1997-02-17 2000-01-15 윤종용 정전기 방전 보호 회로 및 그것을 구비하는 집적 회로
JPH11191596A (ja) * 1997-04-02 1999-07-13 Sony Corp 半導体メモリセル及びその製造方法
US6218895B1 (en) * 1997-06-20 2001-04-17 Intel Corporation Multiple well transistor circuits having forward body bias
US6133597A (en) 1997-07-25 2000-10-17 Mosel Vitelic Corporation Biasing an integrated circuit well with a transistor electrode
DE19732179C2 (de) * 1997-07-25 1999-08-19 Siemens Ag MOS-Ausgangstreiber
JP3419672B2 (ja) * 1997-12-19 2003-06-23 富士通株式会社 半導体装置及びその製造方法
US6589834B1 (en) 1998-10-06 2003-07-08 Alliance Semiconductor Corporation Semiconductor chip that isolates DRAM cells from the peripheral circuitry and reduces the cell leakage current
KR100324931B1 (ko) 1999-01-22 2002-02-28 박종섭 반도체장치 및 그의 제조방법
US6274898B1 (en) * 1999-05-21 2001-08-14 Vantis Corporation Triple-well EEPROM cell using P-well for tunneling across a channel
US6757751B1 (en) * 2000-08-11 2004-06-29 Harrison Gene High-speed, multiple-bank, stacked, and PCB-mounted memory module
US6498357B2 (en) * 2001-02-09 2002-12-24 United Microelectronics Corp. Lateral SCR device for on-chip ESD protection in shallow-trench-isolation CMOS process
US6555877B2 (en) * 2001-08-27 2003-04-29 Semiconductor Components Industries Llc NMOSFET with negative voltage capability formed in P-type substrate and method of making the same
US6768144B2 (en) * 2001-12-31 2004-07-27 Texas Instruments Incorporated Method and apparatus for reducing leakage current in an SRAM array
TWI240370B (en) * 2004-08-26 2005-09-21 Airoha Tech Corp Substrate structure underlying a pad and pad structure
JP4426996B2 (ja) * 2005-03-29 2010-03-03 富士通マイクロエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
KR20140042459A (ko) 2012-09-28 2014-04-07 삼성전자주식회사 멀티플 웰 바이어스 메모리 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5279787A (en) * 1975-12-26 1977-07-05 Toshiba Corp Integrated circuit device
EP0298421B1 (en) * 1987-07-10 1993-12-15 Kabushiki Kaisha Toshiba Semiconductor device having different impurity concentration wells
JP2523409B2 (ja) * 1990-05-02 1996-08-07 三菱電機株式会社 半導体記憶装置およびその製造方法

Also Published As

Publication number Publication date
DE4121292A1 (de) 1992-01-09
US5281842A (en) 1994-01-25
USRE35613E (en) 1997-09-23
DE4121292C2 (de) 1995-02-02
KR950009893B1 (ko) 1995-09-01

Similar Documents

Publication Publication Date Title
KR920001732A (ko) 반도체 기억장치
EP0143157B1 (en) Charge pumping circuit for a substrate voltage generator
US4686551A (en) MOS transistor
KR900004729B1 (en) Static random access memory a multilevel conductive layer
US4491746A (en) Self-substrate-bias circuit device
EP0223616A3 (en) Semiconductor memory device and manufacturing method
ATE416479T1 (de) Leistungshalbleiterbauelement
US4733285A (en) Semiconductor device with input and/or output protective circuit
KR850005736A (ko) Cmos 직접회로
KR850007718A (ko) 반도체 장치
KR950010051A (ko) 반도체장치 및 그 제조방법
GB1563863A (en) Igfet inverters and methods of fabrication thereof
KR970008576A (ko) Soi 기판 상의 cmos 집적회로 및 이의 형성 방법
JPS6050066B2 (ja) Ｍｏｓ半導体集積回路装置
KR880004579A (ko) 래치업 방지회로를 cmos 직접회로 장치
KR840000988A (ko) 절연 게이트형 전계효과 트랜지스터
US4063273A (en) Fundamental logic circuit
KR860009489A (ko) 반도체 집적회로장치 및 그 제조방법
JPS56162860A (en) Semiconductor device
US4118642A (en) Higher density insulated gate field effect circuit
US4761679A (en) Complementary silicon-on-insulator lateral insulated gate rectifiers
EP0257347B1 (en) Semiconductor device equipped with a trench capacitor for preventing circuit misoperation
RU1398666C (ru) Матричный накопитель
JPS6343901B2 (ko)
KR840009179A (ko) 웰 구조가 있는 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 16

EXPY Expiration of term