JPH06314773A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06314773A JPH06314773A JP5041637A JP4163793A JPH06314773A JP H06314773 A JPH06314773 A JP H06314773A JP 5041637 A JP5041637 A JP 5041637A JP 4163793 A JP4163793 A JP 4163793A JP H06314773 A JPH06314773 A JP H06314773A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- type well
- type
- well
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 230000000295 complement effect Effects 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052710 silicon Inorganic materials 0.000 abstract description 11
- 239000010703 silicon Substances 0.000 abstract description 11
- 230000005540 biological transmission Effects 0.000 abstract description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11898—Input and output buffer/driver structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】同一半導体基板上に形成したある回路領域のＣ
ＭＯＳトランジスタ回路で発生した電源，ＧＮＤのゆれ
（ノイズ）が他の回路領域のＣＭＯＳトランジスタ回路
に伝達して悪影響を及ぼすことを防ぐ。 【構成】電源，ＧＮＤのゆれ（ノイズ）の発生源となる
第１の回路領域のＣＭＯＳトランジスタのＰ型ウェルを
Ｐ- 型シリコン基板１からシールドするＮ- 型ウェル２
を設け、且つＮ- 型ウェル２とＮ型ウェル３を分離する
ことにより、半導体基板経由のノイズ伝達経路およびＣ
ＭＯＳトランジスタ内のノイズ伝達経路を遮断する。
ＭＯＳトランジスタ回路で発生した電源，ＧＮＤのゆれ
（ノイズ）が他の回路領域のＣＭＯＳトランジスタ回路
に伝達して悪影響を及ぼすことを防ぐ。 【構成】電源，ＧＮＤのゆれ（ノイズ）の発生源となる
第１の回路領域のＣＭＯＳトランジスタのＰ型ウェルを
Ｐ- 型シリコン基板１からシールドするＮ- 型ウェル２
を設け、且つＮ- 型ウェル２とＮ型ウェル３を分離する
ことにより、半導体基板経由のノイズ伝達経路およびＣ
ＭＯＳトランジスタ内のノイズ伝達経路を遮断する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
相補型半導体装置に関する。
相補型半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置は、図３に示すよう
に、Ｐ- 型シリコン基板１に形成したＮ型ウェル３にＰ
チャネルＭＯＳトランジスタ（以下ＰＭＯＳトランジス
タと記す）を形成し、Ｎ型ウェル３以外のＰ- 型シリコ
ン基板１にＮチャネルＭＯＳトランジスタ（以下ＮＭＯ
Ｓトランジスタと記す）を形成し、その第１の回路領域
に図４に示すような前段の論理出力を入力端子Ｓ1 ，Ｓ
2 に入力し出力端子に出力するＣＭＯＳ型出力回路を形
成し、第２回路領域に図５に示すようなφINを形成しφ
OUT を出力するＣＭＯＳ型インバータを形成する。
に、Ｐ- 型シリコン基板１に形成したＮ型ウェル３にＰ
チャネルＭＯＳトランジスタ（以下ＰＭＯＳトランジス
タと記す）を形成し、Ｎ型ウェル３以外のＰ- 型シリコ
ン基板１にＮチャネルＭＯＳトランジスタ（以下ＮＭＯ
Ｓトランジスタと記す）を形成し、その第１の回路領域
に図４に示すような前段の論理出力を入力端子Ｓ1 ，Ｓ
2 に入力し出力端子に出力するＣＭＯＳ型出力回路を形
成し、第２回路領域に図５に示すようなφINを形成しφ
OUT を出力するＣＭＯＳ型インバータを形成する。
【０００３】ここで、外部回路をドライブするＣＭＯＳ
トランジスタで構成された出力回路の出力端子は外部回
路と接続されているため比較的大きな容量を持ち、それ
をドライブするためにはそれに応じた大きなサイズのＣ
ＭＯＳ型トランジスタで構成された出力回路を備えるこ
とを要求される。
トランジスタで構成された出力回路の出力端子は外部回
路と接続されているため比較的大きな容量を持ち、それ
をドライブするためにはそれに応じた大きなサイズのＣ
ＭＯＳ型トランジスタで構成された出力回路を備えるこ
とを要求される。
【０００４】トランジスタのサイズが大きくなれば、ト
ランジスタは短時間で大きな電流を流すため、その際の
電源及びＧＮＤのゆれ（ノイズ）が大きな問題となる。
ランジスタは短時間で大きな電流を流すため、その際の
電源及びＧＮＤのゆれ（ノイズ）が大きな問題となる。
【０００５】一般に、第１の回路領域および第２の回路
領域のそれぞれに供給される電源，ＧＮＤ電位は図６に
示す様に同一の電源端子及びＧＮＤ端子より分岐された
内部配線（主にアルミ等の金属配線）により供給され
る。
領域のそれぞれに供給される電源，ＧＮＤ電位は図６に
示す様に同一の電源端子及びＧＮＤ端子より分岐された
内部配線（主にアルミ等の金属配線）により供給され
る。
【０００６】いま、図４に示す出力回路の入力端子Ｓ1
と入力端子Ｓ2 に同時に低レベル（以下Ｌレベルと記
す）の信号が印加されたとき、電源から外部端子側へ大
きな電流が流れるため、一時的に電源電圧が降下するこ
とがある。このとき図５に示すＣＭＯＳ型インバータの
入力φINがＬレベルであるとインバータの出力φOUT は
高レベル（以下Ｈレベルと記す）となるが、このＣＭＯ
Ｓインバータが形成されている第２の回路領域に供給さ
れる電源と、出力回路の形成されている第１の回路領域
に供給される電源は内部配線により共通に接続されてい
るため、出力回路に於ける電源電圧降下は第２の回路領
域にも影響し、電源電圧降下が著しい場合はＣＭＯＳイ
ンバータの出力φOUT のＨレベルも大きく下がり内部回
路の誤動作を引き起こす場合がある。
と入力端子Ｓ2 に同時に低レベル（以下Ｌレベルと記
す）の信号が印加されたとき、電源から外部端子側へ大
きな電流が流れるため、一時的に電源電圧が降下するこ
とがある。このとき図５に示すＣＭＯＳ型インバータの
入力φINがＬレベルであるとインバータの出力φOUT は
高レベル（以下Ｈレベルと記す）となるが、このＣＭＯ
Ｓインバータが形成されている第２の回路領域に供給さ
れる電源と、出力回路の形成されている第１の回路領域
に供給される電源は内部配線により共通に接続されてい
るため、出力回路に於ける電源電圧降下は第２の回路領
域にも影響し、電源電圧降下が著しい場合はＣＭＯＳイ
ンバータの出力φOUT のＨレベルも大きく下がり内部回
路の誤動作を引き起こす場合がある。
【０００７】また、これとは逆に出力回路の入力端子Ｓ
1 がＨレベル、入力端子Ｓ2 もＨレベルになった時に
は、出力端子側からＧＮＤへ大きな電流が流れる。この
ため一時的にＧＮＤレベルが浮き上がることがある。こ
のときＣＭＯＳ型インバータのφINがＨレベルであると
φOUT はＬレベルでなければならないが、この場合も前
述した電源電圧降下の時と同様に、内部配線を通してＧ
ＮＤノイズが第２の回路領域に伝達され、ＣＭＯＳイン
バータの出力φOUT のＬレベルを引き上げ、誤動作を引
き起こす場合がある。
1 がＨレベル、入力端子Ｓ2 もＨレベルになった時に
は、出力端子側からＧＮＤへ大きな電流が流れる。この
ため一時的にＧＮＤレベルが浮き上がることがある。こ
のときＣＭＯＳ型インバータのφINがＨレベルであると
φOUT はＬレベルでなければならないが、この場合も前
述した電源電圧降下の時と同様に、内部配線を通してＧ
ＮＤノイズが第２の回路領域に伝達され、ＣＭＯＳイン
バータの出力φOUT のＬレベルを引き上げ、誤動作を引
き起こす場合がある。
【０００８】このような問題点を解決するため、図７に
示すように第１の回路領域用と第２の回路領域用の電源
端子とＧＮＤ端子をそれぞれ独立に設け、内部配線を通
した電源，ＧＮＤノイズの伝達を遮断する方法が考えら
れるが、この場合図３に示すように、電源ノイズは出力
ドライバのＰチャネルＭＯＳトランジスタが形成される
Ｎ- 型ウェル３により、第１の回路領域から第２の回路
領域への伝達経路を遮断されるが、ＧＮＤノイズは、第
１の回路領域のＧＮＤと第２の回路領域のＧＮＤがＰ-
型シリコン基板１により接続されているため、ＧＮＤノ
イズに対しては根本的な解決策とはなり得ない。
示すように第１の回路領域用と第２の回路領域用の電源
端子とＧＮＤ端子をそれぞれ独立に設け、内部配線を通
した電源，ＧＮＤノイズの伝達を遮断する方法が考えら
れるが、この場合図３に示すように、電源ノイズは出力
ドライバのＰチャネルＭＯＳトランジスタが形成される
Ｎ- 型ウェル３により、第１の回路領域から第２の回路
領域への伝達経路を遮断されるが、ＧＮＤノイズは、第
１の回路領域のＧＮＤと第２の回路領域のＧＮＤがＰ-
型シリコン基板１により接続されているため、ＧＮＤノ
イズに対しては根本的な解決策とはなり得ない。
【０００９】このような半導体基板経由のノイズを遮断
するために図８に示す様にＰ- 型シリコン基板１にＮ-
型ウェル２を形成し、そのＮ- 型ウェル２内にＰ型ウェ
ル４を形成し、ＰＭＯＳトランジスタはＮ- 型ウェル２
の表面に、ＮＭＯＳトランジスタはＰ型ウェル４の表面
にそれぞれ形成する方法が知られている。
するために図８に示す様にＰ- 型シリコン基板１にＮ-
型ウェル２を形成し、そのＮ- 型ウェル２内にＰ型ウェ
ル４を形成し、ＰＭＯＳトランジスタはＮ- 型ウェル２
の表面に、ＮＭＯＳトランジスタはＰ型ウェル４の表面
にそれぞれ形成する方法が知られている。
【００１０】この場合、Ｐ- 型シリコン基板１とＰ型ウ
ェル４の間にはＮ- 型ウェル２があるため、Ｐ型ウェル
４のＧＮＤのゆれ（ノイズ）は、Ｐ- 型シリコン基板１
には伝達されない。すなわち、第１の回路領域の出力回
路で発生したＧＮＤノイズは第２の回路領域には伝達さ
れず、半導体基板経由のノイズを遮断することができ
る。
ェル４の間にはＮ- 型ウェル２があるため、Ｐ型ウェル
４のＧＮＤのゆれ（ノイズ）は、Ｐ- 型シリコン基板１
には伝達されない。すなわち、第１の回路領域の出力回
路で発生したＧＮＤノイズは第２の回路領域には伝達さ
れず、半導体基板経由のノイズを遮断することができ
る。
【００１１】
【発明が解決しようとする課題】しかしながら、この従
来の半導体装置は、第１の回路領域についてのみ考えた
場合、出力回路におけるＧＮＤノイズは、Ｎ- 型ウェル
２に伝達され、ＧＮＤノイズはＰＭＯＳトランジスタに
対しては、電源ノイズとなる。
来の半導体装置は、第１の回路領域についてのみ考えた
場合、出力回路におけるＧＮＤノイズは、Ｎ- 型ウェル
２に伝達され、ＧＮＤノイズはＰＭＯＳトランジスタに
対しては、電源ノイズとなる。
【００１２】すなわち、出力回路において入力端子
Ｓ1 ，Ｓ2 がともにＨレベルの時、出力端子側からＧＮ
Ｄへ大きな電流が流れ、ＧＮＤレベルが一時的に浮き上
がる。このときＰ型ウェル４とＮ- 型ウェル２との間の
接合容量により、Ｎ- 型ウェル２の電源電圧も一時的に
浮き上がる。このとき、入力端子Ｓ1 はＨレベルのため
ＰＭＯＳトランジスタはオフとなっているが、電源電圧
の浮き上がりが大きく入力端子Ｓ1 のＨレベルとの差が
ＰＭＯＳトランジスタのしきい値を超えると、ＰＭＯＳ
トランジスタがオン（すなわち誤動作）し、一時的にＮ
ＭＯＳトランジスタとＰＭＯＳトランジスタが同時にオ
ンすることが考えられ、この場合、出力端子へのＬ出力
がＨ出力と誤検知されるという問題点を有する。
Ｓ1 ，Ｓ2 がともにＨレベルの時、出力端子側からＧＮ
Ｄへ大きな電流が流れ、ＧＮＤレベルが一時的に浮き上
がる。このときＰ型ウェル４とＮ- 型ウェル２との間の
接合容量により、Ｎ- 型ウェル２の電源電圧も一時的に
浮き上がる。このとき、入力端子Ｓ1 はＨレベルのため
ＰＭＯＳトランジスタはオフとなっているが、電源電圧
の浮き上がりが大きく入力端子Ｓ1 のＨレベルとの差が
ＰＭＯＳトランジスタのしきい値を超えると、ＰＭＯＳ
トランジスタがオン（すなわち誤動作）し、一時的にＮ
ＭＯＳトランジスタとＰＭＯＳトランジスタが同時にオ
ンすることが考えられ、この場合、出力端子へのＬ出力
がＨ出力と誤検知されるという問題点を有する。
【００１３】本発明の目的は、半導体基板経由の電源，
ＧＮＤノイズを遮断し、かつ、出力回路の誤動作を起こ
さない半導体装置を提供することにある。
ＧＮＤノイズを遮断し、かつ、出力回路の誤動作を起こ
さない半導体装置を提供することにある。
【００１４】
【課題を解決するための手段】本発明の半導体装置は、
一導電型の半導体基板に設けた第１の回路領域および第
２の回路領域のそれぞれに相補型ＭＯＳトランジスタ回
路を有する半導体装置において、少くとも前記第１の回
路領域の相補型ＭＯＳトランジスタ回路が前記半導体基
板に設けた逆導電型の第１のウェル内に形成した一導電
型の第２のウェル内と、前記第１のウェルと分離して前
記半導体基板に形成した逆導電型の第３のウェル内にそ
れぞれ形成した相補型ＭＯＳトランジスタを有する。
一導電型の半導体基板に設けた第１の回路領域および第
２の回路領域のそれぞれに相補型ＭＯＳトランジスタ回
路を有する半導体装置において、少くとも前記第１の回
路領域の相補型ＭＯＳトランジスタ回路が前記半導体基
板に設けた逆導電型の第１のウェル内に形成した一導電
型の第２のウェル内と、前記第１のウェルと分離して前
記半導体基板に形成した逆導電型の第３のウェル内にそ
れぞれ形成した相補型ＭＯＳトランジスタを有する。
【００１５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１６】図１は本発明の一実施例を説明するための
模式的断面図である。
模式的断面図である。
【００１７】図１に示すように、Ｐ- 型シリコン基板１
の出力回路形成用の第１の回路領域の表面に選択的に設
けたＮ- 型ウェル２と、Ｎ- 型ウェル２内および内部回
路形成用の第２の回路領域のそれぞれに選択的に設けた
Ｐ型ウェル４と、これらのＮ- 型ウェル２およびＰ型ウ
ェル４以外の第１および第２の回路領域のそれぞれに選
択的に設け、且つＮ- 型ウェル２よりも高い不純物濃度
を有するＮ型ウェル３とを有し、これらのＮ型ウェル３
およびＰ型ウェル４の表面にゲート絶縁膜７を介して設
けたゲート電極８に整合してＮ型ウェル３に設けたＰ+
型ソース・ドレイン領域５を有するＰチャネルＭＯＳト
ランジスタおよびＰ型ウェル４に設けたＮ+ 型ソース・
ドレイン領域６を有するＮチャネルＭＯＳトランジスタ
を構成し、これらを接続し、前段の論理出力を入力端子
Ｓ1 ，Ｓ2 に入力し外部回路へ接続する出力端子に出力
する第１回路領域の出力回路と、φINを入力してφOUT
を出力する第２の回路領域のインバータをそれぞれ形成
する。
の出力回路形成用の第１の回路領域の表面に選択的に設
けたＮ- 型ウェル２と、Ｎ- 型ウェル２内および内部回
路形成用の第２の回路領域のそれぞれに選択的に設けた
Ｐ型ウェル４と、これらのＮ- 型ウェル２およびＰ型ウ
ェル４以外の第１および第２の回路領域のそれぞれに選
択的に設け、且つＮ- 型ウェル２よりも高い不純物濃度
を有するＮ型ウェル３とを有し、これらのＮ型ウェル３
およびＰ型ウェル４の表面にゲート絶縁膜７を介して設
けたゲート電極８に整合してＮ型ウェル３に設けたＰ+
型ソース・ドレイン領域５を有するＰチャネルＭＯＳト
ランジスタおよびＰ型ウェル４に設けたＮ+ 型ソース・
ドレイン領域６を有するＮチャネルＭＯＳトランジスタ
を構成し、これらを接続し、前段の論理出力を入力端子
Ｓ1 ，Ｓ2 に入力し外部回路へ接続する出力端子に出力
する第１回路領域の出力回路と、φINを入力してφOUT
を出力する第２の回路領域のインバータをそれぞれ形成
する。
【００１８】図２（ａ）〜（ｃ）は本発明の一実施例の
製造方法を説明するための工程順に示した半導体チップ
の断面図である。
製造方法を説明するための工程順に示した半導体チップ
の断面図である。
【００１９】まず、図２（ａ）に示すように、Ｐ- 型シ
リコン基板１の表面に形成した酸化シリコン膜９を選択
的にエッチングして開孔部を設け、酸化シリコン膜９を
マスクとしてリンをイオン注入し、熱処理により拡散さ
せ、Ｎ- 型ウェル２を形成する。
リコン基板１の表面に形成した酸化シリコン膜９を選択
的にエッチングして開孔部を設け、酸化シリコン膜９を
マスクとしてリンをイオン注入し、熱処理により拡散さ
せ、Ｎ- 型ウェル２を形成する。
【００２０】次に、図２（ｂ）に示すように、フォトレ
ジスト膜又は酸化膜をマスクとしてＮ- 型ウェル２の表
面に選択的にホウ素をイオン注入してホウ素注入領域４
ａを形成し、次に同様にＮ- 型ウェル２以外の領域のＰ
- 型シリコン基板１の表面に選択的にリンをイオン注入
してリン注入領域３ａを形成する。
ジスト膜又は酸化膜をマスクとしてＮ- 型ウェル２の表
面に選択的にホウ素をイオン注入してホウ素注入領域４
ａを形成し、次に同様にＮ- 型ウェル２以外の領域のＰ
- 型シリコン基板１の表面に選択的にリンをイオン注入
してリン注入領域３ａを形成する。
【００２１】次に、図２（ｃ）に示すように、熱処理に
より注入されたホウ素およびリンを拡散させＰ型ウェル
４およびＮ- 型ウェル２よりも不純物濃度の高いＮ型ウ
ェル３のそれぞれを形成する。
より注入されたホウ素およびリンを拡散させＰ型ウェル
４およびＮ- 型ウェル２よりも不純物濃度の高いＮ型ウ
ェル３のそれぞれを形成する。
【００２２】
【発明の効果】以上説明したように本発明は、電源，Ｇ
ＮＤのノイズ源となるウェルを逆導電型のウェルでシー
ルドすることにより、電源，ＧＮＤのノイズは半導体基
板には伝わらず、半導体基板経由の電源，ＧＮＤノイズ
を完全に遮断することができるという効果を有する。ま
た、ノイズ遮断用のウェルと、それと同じ導電型で表面
にトランジスタを形成するウェルは分離されて形成され
ており、ウェルを介してのノイズ伝達もなくすることが
できるという効果を有する。
ＮＤのノイズ源となるウェルを逆導電型のウェルでシー
ルドすることにより、電源，ＧＮＤのノイズは半導体基
板には伝わらず、半導体基板経由の電源，ＧＮＤノイズ
を完全に遮断することができるという効果を有する。ま
た、ノイズ遮断用のウェルと、それと同じ導電型で表面
にトランジスタを形成するウェルは分離されて形成され
ており、ウェルを介してのノイズ伝達もなくすることが
できるという効果を有する。
【図１】本発明の一実施例を説明するための模式的断面
図。
図。
【図２】本発明の一実施例の製造方法を説明するための
工程順に示した半導体チップの断面図。
工程順に示した半導体チップの断面図。
【図３】従来の半導体装置の第１の例を説明するための
模式的断面図。
模式的断面図。
【図４】従来の半導体装置の第１の回路領域の等価回
路。
路。
【図５】従来の半導体装置の第２の回路領域の等価回
路。
路。
【図６】従来の半導体装置の第１の例の電源回路を説明
するためのブロック図。
するためのブロック図。
【図７】従来の半導体装置の第２の例の電源回路を説明
するためのブロック図。
するためのブロック図。
【図８】従来の半導体装置の第２の例を説明するための
模式的断面図。
模式的断面図。
１ Ｐ- 型シリコン基板 ２ Ｎ- 型ウェル ３ Ｎ型ウェル ３ａ リン注入領域 ４ Ｐ型ウェル ４ａ ホウ素注入領域 ５ Ｐ+ 型ソース・ドレイン領域 ６ Ｎ+ 型ソース・ドレイン領域 ７ ゲート絶縁膜 ８ ゲート電極 ９ 酸化シリコン膜
Claims (2)
- 【請求項１】 一導電型の半導体基板に設けた第１の回
路領域および第２の回路領域のそれぞれに相補型ＭＯＳ
トランジスタ回路を有する半導体装置において、少くと
も前記第１の回路領域の相補型ＭＯＳトランジスタ回路
が前記半導体基板に設けた逆導電型の第１のウェル内に
形成した一導電型の第２のウェル内と、前記第１のウェ
ルと分離して前記半導体基板に形成した逆導電型の第３
のウェル内にそれぞれ形成した相補型ＭＯＳトランジス
タを有することを特徴とする半導体装置。 - 【請求項２】 第１の回路領域の相補型ＭＯＳトランジ
スタ回路が出力回路である請求項１記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5041637A JPH06314773A (ja) | 1993-03-03 | 1993-03-03 | 半導体装置 |
| EP94102998A EP0614222A1 (en) | 1993-03-03 | 1994-02-28 | Integrated circuit device fabricated on semiconductor substrate isolated from noise propagated from power supply lines |
| KR1019940004077A KR940022826A (ko) | 1993-03-03 | 1994-03-03 | 반도체 기판상에 제조된 집적 회로 |
| US08/796,213 US5714796A (en) | 1993-03-03 | 1997-02-07 | Integrated circuit device fabricated on semiconductor substrate blocking power supply lines from noise |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5041637A JPH06314773A (ja) | 1993-03-03 | 1993-03-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06314773A true JPH06314773A (ja) | 1994-11-08 |
Family
ID=12613848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5041637A Pending JPH06314773A (ja) | 1993-03-03 | 1993-03-03 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5714796A (ja) |
| EP (1) | EP0614222A1 (ja) |
| JP (1) | JPH06314773A (ja) |
| KR (1) | KR940022826A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7022566B2 (en) * | 2000-05-30 | 2006-04-04 | Altera Corporation | Integrated radio frequency circuits |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1699084B1 (en) | 1995-04-12 | 2011-05-25 | Fuji Electric Systems Co., Ltd. | High voltage integrated circuit, high voltage junction terminating structure, and high voltage MIS transistor |
| JP3808116B2 (ja) * | 1995-04-12 | 2006-08-09 | 富士電機デバイステクノロジー株式会社 | 高耐圧ｉｃ |
| EP0822660A1 (en) * | 1996-07-31 | 1998-02-04 | STMicroelectronics S.r.l. | Low noise output buffer for semiconductor electronic circuits |
| JPH10223771A (ja) * | 1997-02-12 | 1998-08-21 | Yamaha Corp | 半導体装置とその製造方法 |
| US6066971A (en) * | 1997-10-02 | 2000-05-23 | Motorola, Inc. | Integrated circuit having buffering circuitry with slew rate control |
| DE69720725D1 (de) * | 1997-10-24 | 2003-05-15 | St Microelectronics Srl | Verbesserte Ausgangsschaltung für integrierte Schaltungen |
| TW421874B (en) * | 1998-01-09 | 2001-02-11 | Winbond Electronics Corp | Integrated structure for output buffer and silicon controlled rectifier |
| US6693331B2 (en) * | 1999-11-18 | 2004-02-17 | Intel Corporation | Method of fabricating dual threshold voltage n-channel and p-channel MOSFETS with a single extra masked implant operation |
| GR20000100023A (el) * | 2000-02-01 | 2001-10-31 | I.S.D. Λυσεις Ολοκληρωμενων Συστηματων Ανωνυμος Εταιρεια | ΑΥΤΟ-ΠΡΟΣΤΑΤΕΥΟΜΕΝΟΣ ΑΠΟΜΟΝΩΤΗΣ ΕΞΟΔΟΥ ΚΑΤΑ ΤΗΣ ΗΛΕΚΤΡΟΣΤΑΤΙΚΗΣ ΕΚΦΟΡΤΙΣΗΣ (ESD) ΓΙΑ ΤΕΧΝΟΛΟΓΙΕΣ ΤΡΙΠΛΟΥ ΠΗΓΑΔΙΟΥ CMOS/BiCMOS |
| US6713796B1 (en) | 2001-01-19 | 2004-03-30 | Dalsa, Inc. | Isolated photodiode |
| JP2002222814A (ja) * | 2001-01-23 | 2002-08-09 | Sony Corp | 半導体装置およびその製造方法 |
| TW495952B (en) * | 2001-07-09 | 2002-07-21 | Taiwan Semiconductor Mfg | Electrostatic discharge protection device |
| US6664909B1 (en) * | 2001-08-13 | 2003-12-16 | Impinj, Inc. | Method and apparatus for trimming high-resolution digital-to-analog converter |
| JP2003258117A (ja) * | 2002-03-06 | 2003-09-12 | Seiko Epson Corp | 半導体装置 |
| US7732890B2 (en) * | 2006-06-28 | 2010-06-08 | System General Corp. | Integrated circuit with high voltage junction structure |
| US7834428B2 (en) * | 2007-02-28 | 2010-11-16 | Freescale Semiconductor, Inc. | Apparatus and method for reducing noise in mixed-signal circuits and digital circuits |
| JP5259246B2 (ja) | 2008-05-09 | 2013-08-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US10410934B2 (en) * | 2017-12-07 | 2019-09-10 | Micron Technology, Inc. | Apparatuses having an interconnect extending from an upper conductive structure, through a hole in another conductive structure, and to an underlying structure |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61147564A (ja) * | 1984-12-21 | 1986-07-05 | Iwatsu Electric Co Ltd | 相補型電界効果トランジスタを有する集積回路 |
| JPS62155555A (ja) * | 1985-09-18 | 1987-07-10 | Sony Corp | 相補型ｍｏｓトランジスタ |
| JPS62285463A (ja) * | 1986-06-03 | 1987-12-11 | Mitsubishi Electric Corp | 相補型ｍｏｓ集積回路装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61245563A (ja) * | 1985-04-24 | 1986-10-31 | Hitachi Ltd | バイポ−ラｃｍｏｓ半導体装置 |
| US5148255A (en) * | 1985-09-25 | 1992-09-15 | Hitachi, Ltd. | Semiconductor memory device |
| JPH0812918B2 (ja) * | 1986-03-28 | 1996-02-07 | 株式会社東芝 | 半導体装置の製造方法 |
| US5260226A (en) * | 1987-07-10 | 1993-11-09 | Kabushiki Kaisha Toshiba | Semiconductor device having different impurity concentration wells |
| JPH02272761A (ja) * | 1989-04-14 | 1990-11-07 | Nec Corp | 相補型半導体装置 |
| JPH03239359A (ja) * | 1990-02-16 | 1991-10-24 | Mitsubishi Electric Corp | 半導体装置 |
| JP2523409B2 (ja) * | 1990-05-02 | 1996-08-07 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
| KR950009893B1 (ko) * | 1990-06-28 | 1995-09-01 | 미쓰비시 뎅끼 가부시끼가이샤 | 반도체기억장치 |
| JP3017809B2 (ja) * | 1991-01-09 | 2000-03-13 | 株式会社東芝 | アナログ・デジタル混載半導体集積回路装置 |
| JPH04239178A (ja) * | 1991-01-11 | 1992-08-27 | Nec Corp | 集積回路 |
| JPH04245471A (ja) * | 1991-01-31 | 1992-09-02 | Fuji Electric Co Ltd | 集積回路用ウエハおよび集積回路装置 |
| US5157281A (en) * | 1991-07-12 | 1992-10-20 | Texas Instruments Incorporated | Level-shifter circuit for integrated circuits |
-
1993
- 1993-03-03 JP JP5041637A patent/JPH06314773A/ja active Pending
-
1994
- 1994-02-28 EP EP94102998A patent/EP0614222A1/en not_active Withdrawn
- 1994-03-03 KR KR1019940004077A patent/KR940022826A/ko not_active Application Discontinuation
-
1997
- 1997-02-07 US US08/796,213 patent/US5714796A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61147564A (ja) * | 1984-12-21 | 1986-07-05 | Iwatsu Electric Co Ltd | 相補型電界効果トランジスタを有する集積回路 |
| JPS62155555A (ja) * | 1985-09-18 | 1987-07-10 | Sony Corp | 相補型ｍｏｓトランジスタ |
| JPS62285463A (ja) * | 1986-06-03 | 1987-12-11 | Mitsubishi Electric Corp | 相補型ｍｏｓ集積回路装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7022566B2 (en) * | 2000-05-30 | 2006-04-04 | Altera Corporation | Integrated radio frequency circuits |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940022826A (ko) | 1994-10-21 |
| US5714796A (en) | 1998-02-03 |
| EP0614222A1 (en) | 1994-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06314773A (ja) | 半導体装置 | |
| EP0189914B1 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| US4956691A (en) | NMOS driver circuit for CMOS circuitry | |
| US7728386B2 (en) | Semiconductor integrated circuit device | |
| JP3320872B2 (ja) | Ｃｍｏｓ集積回路装置 | |
| US6967381B2 (en) | Semiconductor device | |
| KR940004449B1 (ko) | 반도체장치 | |
| JP2602974B2 (ja) | Ｃｍｏｓ半導体集積回路装置 | |
| JP2806532B2 (ja) | 半導体集積回路装置 | |
| JPS63244874A (ja) | 入力保護回路 | |
| JP2978346B2 (ja) | 半導体集積回路装置の入力回路 | |
| US6326835B1 (en) | Input/output circuit for semiconductor integrated circuit device | |
| US5990523A (en) | Circuit structure which avoids latchup effect | |
| JPS6143468A (ja) | 保護回路 | |
| JPH01183844A (ja) | 半導体装置 | |
| JP2843361B2 (ja) | 半導体集積回路 | |
| JP3074906B2 (ja) | 半導体回路 | |
| JPH0969572A (ja) | 半導体装置及びその製造方法 | |
| KR100248341B1 (ko) | Cmos의 배열방법 | |
| US6670683B2 (en) | Composite transistor having a slew-rate control | |
| JP2992073B2 (ja) | 出力回路及びその製造方法 | |
| JPH0684941A (ja) | 半導体装置 | |
| JPH05235734A (ja) | 半導体装置 | |
| JPH04359561A (ja) | Ｃｍｏｓ集積回路 | |
| KR960013855B1 (ko) | 트리상태 출력버퍼회로의 반도체 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960227 |