JPH08115985A - 低雑音の半導体集積回路 - Google Patents

低雑音の半導体集積回路

Info

Publication number
JPH08115985A
JPH08115985A JP6250853A JP25085394A JPH08115985A JP H08115985 A JPH08115985 A JP H08115985A JP 6250853 A JP6250853 A JP 6250853A JP 25085394 A JP25085394 A JP 25085394A JP H08115985 A JPH08115985 A JP H08115985A
Authority
JP
Japan
Prior art keywords
substrate
region
transistor
noise
substrate contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6250853A
Other languages
English (en)
Inventor
Akira Yugawa
彰 湯川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6250853A priority Critical patent/JPH08115985A/ja
Priority to US08/543,285 priority patent/US5559356A/en
Priority to EP95116348A priority patent/EP0708486B1/en
Priority to DE69522634T priority patent/DE69522634T2/de
Priority to KR1019950035840A priority patent/KR100196734B1/ko
Publication of JPH08115985A publication Critical patent/JPH08115985A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【目的】 ＣＭＯＳアナログデジタル混在ＬＳＩにおい
てデジタル回路からアナログ回路へ回り込む雑音を軽減
できる半導体集積回路を提供する。 【構成】 バックゲートが基板であり、チャンネル幅が
大きなＭＯＳトランジスタが集積された半導体集積回路
において、前記ＭＯＳトランジスタを２分割以上し、前
記ＭＯＳトランジスタの２つを単位とし、ドレイン電極
を共通としてソース電極を両側に配置してできるトラン
ジスタ領域と、各トランジスタ領域の長辺の両側に設け
られた基板コンタクト領域とを有し、その基板コンタク
トの幅は、両基板コンタクト間の距離の半分より大きく
されているとともに、ソース電極と同一の電位に接続可
能にされている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＣＭＯＳアナログ・デ
ジタル混在ＬＳＩにおいて、１ビット出力のデルタシグ
マ変調器やＰＬＬのチャージポンプ回路などからの基板
雑音により他の部分の特性に著しい影響が発生する半導
体集積回路に関する。
【０００２】
【従来の技術】ＣＭＯＳのアナログ／デジタル混在ＬＳ
Ｉでは、電源電圧一杯まで電圧が変化するデジタル回路
と、数ｍＶ以下の電圧変化を問題とするアナログ回路が
１個のＬＳＩの中に混在するので、デジタル回路からア
ナログ回路へ電源線や基板を通して雑音が混入しやす
い。電源線を介した雑音はアナログ用の電源線とデジタ
ル用の電源線を分離することにより軽減することが知ら
れ、広く用いられている。
【０００３】一方、基板を介した雑音のうち、基板とは
逆極性の導電性を持つ不純物の領域の上に構成されるト
ランジスタは、ウエルと呼ばれる領域により基板とはｐ
−ｎ接合で分離され、かつウエル領域はアナログ電源に
よりバイアスされるので、比較的雑音は少ない。しか
し、基板と同極性の不純物の領域に形成されるトランジ
スタは、基板の電圧が変動すると、直接影響を受ける。
この影響を軽減するため、従来、定電流源や反転増幅回
路に用いられるトランジスタは図３のようにトランジス
タとなるレイアウトの回りに、このトランジスタの基板
と同じ極性を有する拡散領域を設け、これに基板コンタ
クト（基板端子）をつけて雑音の少ない電源に接続する
ことにより、このトランジスタの周囲の電圧をこの電源
の電圧で抑え込むことで基板からの雑音の回り込みを防
いでいた。
【０００４】
【発明が解決しようとする課題】しかし、ＬＳＩ、特に
デジタル回路の規模が大きくなると、基板雑音電圧が大
きくなると共に雑音源のインピーダンスも低くなって、
従来の基板コンタクトによる抑え込みの手法では、この
抑え込むための電源配線の方が基板雑音により変動を受
けて有効な手段ではなくなっており、逆にこの電源配線
が他のところの同じような対策を施した回路に対する雑
音の発生源となる場合すら存在する。同時に、ソース電
圧と基板電圧が別々の経路で供給されるため、各々の電
源に重畳された雑音がトランジスタの電流雑音となって
加算されてしまう欠点があった。
【０００５】さらに、従来は占有面積を少なくするた
め、基板コンタクト領域の幅が狭いものであった。基板
コンタクトの幅が狭いと、基板コンタクトからトランジ
スタのバックゲートとなる領域までの抵抗が主としてコ
ンタクトの広がり抵抗で決るので、数百オーム以上とな
っていた。一方、基板からバックゲートまでの抵抗はや
はり数百オームであるので、バックゲートは基板コンタ
クトより基板の変動の影響の方が大きくなるため、基板
コンタクトにより基板からバックゲートへの雑音は１／
２程度にしかならず、雑音を防ぐことがほとんどできな
いという欠点があった。
【０００６】また、周囲の雑音には、基板を通して伝達
される成分とＣＭＯＳＬＳＩのトランジスタ領域以外の
フィールド領域に設けられた寄生的なトランジスタ効果
を防ぐための低抵抗のチャンネルストッパと呼ばれる拡
散領域を伝わる成分がある。従来の方法では基板コンタ
クトがこのチャンネルストッパを介して伝わる雑音によ
り、低い雑音源インピーダンスで駆動されることもある
ため、ますます雑音を抑え込む効果が小さいという問題
があった。
【０００７】
【課題を解決するための手段】本発明の低雑音の半導体
集積回路は、バックゲートが基板であり、チャンネル幅
が大きなＭＯＳトランジスタが集積された半導体集積回
路であって、前記ＭＯＳトランジスタを２分割以上し、
前記ＭＯＳトランジスタの２つを単位とし、ドレイン電
極を共通としてソース電極を両側に配置してできるトラ
ンジスタ領域と、各トランジスタ領域の長辺の両側に設
けられた基板コンタクト領域とを有し、その基板コンタ
クトの幅は、両基板コンタクト間の距離の半分より大き
くされているとともに、ソース電極と同一の電位に接続
可能にされていることを特徴とする。
【０００８】また、前記半導体集積回路において、前記
基板とは逆の導電性を有し、ソース／ドレインおよび基
板コンタクトの拡散より深い拡散層を有する拡散領域
で、前記トランジスタ領域および基板コンタクト領域を
取り囲んだ構造を有し、この拡散領域を基板に接続され
る電源とは反対の電位を有する雑音のない電源に接続す
るのが好ましい。あるいは、拡散領域をフローティング
とするのが好ましい。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の低雑音の半導体集積回路の
一実施例を示す配置図、図２は図１の実施例の断面の構
造とそれぞれの電極間抵抗の関係とを示す断面図であ
る。本実施例は、ｐ型基板を用いたＣＭＯＳ集積回路の
場合であるとする。なお、ｎ型基板を用いるときには不
純物を示す極性が逆になるだけで作用は変わらないの
で、本実施例に基づいて容易に理解できよう。
【００１０】ｐ型基板を用いるときには基板雑音に特に
注意を要するトランジスタは、ｎチャンネルトランジス
タである。図１のレイアウトでは、１個のｎチャンネル
トランジスタを第１，第２のトランジスタ領域１０，２
０に分割し、第１，第２のトランジスタ領域をさらに２
つの領域に分割している。第１のトランジスタ領域１０
は、ゲート電極１１および１２に対し、共通のｎ型ドレ
イン電極１３、ｎ型ソース電極１４，１５が配置されて
構成されている。第１のトランジスタ領域に関し、ｐ型
の基板コンタクト領域１６，１７の幅は、ｐ型の基板コ
ンタクト領域１６，１７の間隔の半分より広く設定され
ている。第２のトランジスタ領域２０もゲート電極２１
および２２に対し、共通のｎ型ドレイン電極２３、ｎ型
ソース電極２４，２５が配置されて構成され、その両側
にｐ型の基板コンタクト１７に加えてｐ型の基板コンタ
クト２７が設けられ、ｐ型の基板コンタクト１６，１
７，２７とソース電極１４，１５，２４，２５は共通に
接続されている。
【００１１】さらにこの第１，第２のトランジスタ領域
を取り囲むようにｎ型の深い拡散領域３０が配置されて
いる。この深い拡散領域は、ｐチャンネルＭＯＳトラン
ジスタを構成するためのｎウエルを用いることにより容
易に構成することができる。この深い拡散層はコンタク
トを介して雑音の少ないＬＳＩで独立に端子を出して電
源に接続するかもしくはアナログ電源に接続される。あ
るいは、深い拡散領域に関し、雑音の小さい電源が引き
出せないときには雑音のある電源に接続するよりは、こ
の深い拡散領域に何も接続しない構造にする。
【００１２】
【発明の効果】以上説明したように本発明によれば、基
板コンタクトがトランジスタ領域の幅と同程度あるの
で、広がり抵抗が従来の１／１０程度に小さくなるの
で、基板からの雑音を１／１０程度に減らすことができ
る。さらに、ソース電圧と基板電圧がほぼ等しくなるた
め、電源雑音はソース雑音にのみ注意して配置すればよ
くなるので、設計上の負担が軽減される利点もある。
【００１３】また、深い拡散領域を周囲に配置すること
により、チャンネルストッパの低抵抗層を伝わる雑音は
深い拡散領域により阻止され、抵抗値の高い基板内を伝
わることになるため、雑音源のインピーダンスを高くす
ることができる結果、基板雑音による影響をさらに半減
することができる。
【００１４】さらに深い拡散領域をフローティングにす
ることにより、チャンネルストッパの低抵抗層を伝わる
雑音のうち、数百ｋＨｚ以下の周波数成分は深い拡散領
域により阻止され、抵抗値の高い基板内を伝わることに
なるため、雑音源のインピーダンスを高くすることがで
きる結果、基板雑音による影響をさらに半減することが
できる。高い周波数成分に対してはこの拡散領域と容量
性結合により伝わるが、ＬＳＩ内でのアナログ信号処理
周波数がそれ以下であれば十分な効果を発揮する。
【図面の簡単な説明】
【図１】本発明の低雑音の半導体集積回路の一実施例を
示すレイアウト図である。
【図２】図１の実施例の断面構造および電極間抵抗を示
している断面図である。
【図３】従来例を示すレイアウト図である。
【符号の説明】
１０ 第１のトランジスタ領域 １１，１２，２１，２２ ゲート電極 １３，２３ ｎ型ドレイン電極 １４，１５，２４，２５ ｎ型ソース電極 １６，１７，２７ 基板コンタクト領域 ２０ 第２のトランジスタ領域 ３０ ｎ型の深い拡散領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/08 ３３１ Ｆ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 バックゲートが基板であり、チャンネル
    幅が大きなＭＯＳトランジスタが集積された半導体集積
    回路において、 前記ＭＯＳトランジスタを２分割以上し、前記ＭＯＳト
    ランジスタの２つを単位とし、ドレイン電極を共通とし
    てソース電極を両側に配置してできるトランジスタ領域
    と、各トランジスタ領域の長辺の両側に設けられた基板
    コンタクト領域とを有し、その基板コンタクトの幅は、
    両基板コンタクト間の距離の半分より大きくされている
    とともに、ソース電極と同一の電位に接続可能にされて
    いることを特徴とする低雑音の半導体集積回路。
  2. 【請求項２】 前記基板とは逆の導電性を有し、ソース
    ／ドレインおよび基板コンタクトの拡散より深い拡散層
    を有する拡散領域で、前記トランジスタ領域および基板
    コンタクト領域を取り囲んだ構造を有し、この拡散領域
    を基板に接続される電源とは反対の電位を有する雑音の
    ない電源に接続した請求項１記載の低雑音の半導体集積
    回路。
  3. 【請求項３】 前記基板とは逆の導電性を有し、前記ソ
    ース電極およびドレイン電極並びに基板コンタクトの拡
    散より深い拡散層を有する拡散領域で、前記トランジス
    タ領域および基板コンタクト領域を取り囲んだ構造を有
    し、この拡散領域がフローティングとなっている請求項
    １記載の低雑音の半導体集積回路。
JP6250853A 1994-10-17 1994-10-17 低雑音の半導体集積回路 Pending JPH08115985A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP6250853A JPH08115985A (ja) 1994-10-17 1994-10-17 低雑音の半導体集積回路
US08/543,285 US5559356A (en) 1994-10-17 1995-10-16 Semiconductor device with large substrate contact region
EP95116348A EP0708486B1 (en) 1994-10-17 1995-10-17 Semiconductor field effect transistor with large substrate contact region
DE69522634T DE69522634T2 (de) 1994-10-17 1995-10-17 Halbleiter-Feldeffekttransistor mit einer grossen Substratkontaktzone
KR1019950035840A KR100196734B1 (ko) 1994-10-17 1995-10-17 큰 기판 접촉 영역을 갖는 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6250853A JPH08115985A (ja) 1994-10-17 1994-10-17 低雑音の半導体集積回路

Publications (1)

Publication Number Publication Date
JPH08115985A true JPH08115985A (ja) 1996-05-07

Family

ID=17213986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6250853A Pending JPH08115985A (ja) 1994-10-17 1994-10-17 低雑音の半導体集積回路

Country Status (5)

Country Link
US (1) US5559356A (ja)
EP (1) EP0708486B1 (ja)
JP (1) JPH08115985A (ja)
KR (1) KR100196734B1 (ja)
DE (1) DE69522634T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021251081A1 (ja) * 2020-06-08 2021-12-16 ローム株式会社 半導体装置、電子機器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199607A (ja) * 1996-01-18 1997-07-31 Nec Corp Ｃｍｏｓ半導体装置
US6507235B1 (en) * 1996-06-18 2003-01-14 Micron Technology, Inc. Local substrate pumping in integrated circuits
JP2003017704A (ja) 2001-06-29 2003-01-17 Denso Corp 半導体装置
JP2006228942A (ja) * 2005-02-17 2006-08-31 Nec Electronics Corp 半導体装置
JP2008233123A (ja) 2007-03-16 2008-10-02 Sony Corp 表示装置
US10847445B2 (en) * 2016-03-31 2020-11-24 Skyworks Solutions, Inc. Non-symmetric body contacts for field-effect transistors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60140862A (ja) * 1983-12-28 1985-07-25 Nec Corp 半導体記憶装置
JPS61148862A (ja) * 1984-12-22 1986-07-07 Agency Of Ind Science & Technol 半導体装置
JPS62105525A (ja) * 1985-11-01 1987-05-16 Hitachi Ltd 半導体集積回路装置
JPH0410474A (ja) * 1990-04-26 1992-01-14 Fuji Electric Co Ltd Ｍｉｓ型電界効果トランジスタを有する半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61179563A (ja) * 1985-02-04 1986-08-12 Toshiba Corp 相補型集積回路装置
NL8701251A (nl) * 1987-05-26 1988-12-16 Philips Nv Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.
KR950009893B1 (ko) * 1990-06-28 1995-09-01 미쓰비시 뎅끼 가부시끼가이샤 반도체기억장치
JP2609753B2 (ja) * 1990-10-17 1997-05-14 株式会社東芝 半導体装置
DE69329543T2 (de) * 1992-12-09 2001-05-31 Compaq Computer Corp., Houston Herstellung eines Feldeffekttransistors mit integrierter Schottky-Klammerungsdiode
US5451799A (en) * 1992-12-28 1995-09-19 Matsushita Electric Industrial Co., Ltd. MOS transistor for protection against electrostatic discharge
JP2850736B2 (ja) * 1992-12-28 1999-01-27 松下電器産業株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60140862A (ja) * 1983-12-28 1985-07-25 Nec Corp 半導体記憶装置
JPS61148862A (ja) * 1984-12-22 1986-07-07 Agency Of Ind Science & Technol 半導体装置
JPS62105525A (ja) * 1985-11-01 1987-05-16 Hitachi Ltd 半導体集積回路装置
JPH0410474A (ja) * 1990-04-26 1992-01-14 Fuji Electric Co Ltd Ｍｉｓ型電界効果トランジスタを有する半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021251081A1 (ja) * 2020-06-08 2021-12-16 ローム株式会社 半導体装置、電子機器

Also Published As

Publication number Publication date
EP0708486B1 (en) 2001-09-12
KR960015896A (ko) 1996-05-22
EP0708486A3 (en) 1997-07-02
EP0708486A2 (en) 1996-04-24
DE69522634T2 (de) 2002-07-04
US5559356A (en) 1996-09-24
DE69522634D1 (de) 2001-10-18
KR100196734B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
JP3246807B2 (ja) 半導体集積回路装置
JPH0144021B2 (ja)
JP2954854B2 (ja) 集積回路チップ
JPH08115985A (ja) 低雑音の半導体集積回路
US4689653A (en) Complementary MOS integrated circuit including lock-up prevention parasitic transistors
JP2602974B2 (ja) Ｃｍｏｓ半導体集積回路装置
JPH0653497A (ja) 入出力保護回路を備えた半導体装置
US5828108A (en) Semiconductor integrated circuit suppressing noises due to short-circuit/substrate currents
JPS5980973A (ja) ゲ−ト保護回路
JP2978346B2 (ja) 半導体集積回路装置の入力回路
JPH07130869A (ja) 半導体集積回路装置
JP2000269432A (ja) 半導体集積回路装置
JPH05198757A (ja) 集積回路
JPH0532908B2 (ja)
JPH0412627B2 (ja)
JPH0685422B2 (ja) 半導体集積回路
JPS63176015A (ja) 集積回路
JPH0219979B2 (ja)
JPH02110964A (ja) 半導体装置
JPH05198801A (ja) 半導体装置
JPS585611B2 (ja) ロンリカイロ
JPH04239763A (ja) 出力バッファ
JPH06232728A (ja) 入出力回路
JPH02123824A (ja) ディジタル集積回路
JPH11135790A (ja) Ｍｏｓ出力ドライバ