DE69522634T2 - Halbleiter-Feldeffekttransistor mit einer grossen Substratkontaktzone - Google Patents

Halbleiter-Feldeffekttransistor mit einer grossen Substratkontaktzone

Info

Publication number
DE69522634T2
DE69522634T2 DE69522634T DE69522634T DE69522634T2 DE 69522634 T2 DE69522634 T2 DE 69522634T2 DE 69522634 T DE69522634 T DE 69522634T DE 69522634 T DE69522634 T DE 69522634T DE 69522634 T2 DE69522634 T2 DE 69522634T2
Authority
DE
Germany
Prior art keywords
region
regions
semiconductor substrate
substrate
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69522634T
Other languages
English (en)
Other versions
DE69522634D1 (de
Inventor
Akira Yukawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Application granted granted Critical
Publication of DE69522634D1 publication Critical patent/DE69522634D1/de
Publication of DE69522634T2 publication Critical patent/DE69522634T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

    HINTERGRUND DER ERFINDUNG Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung vom Metalloxid- Halbleiter-(MOS)-Typ, und insbesondere eine MOS-Typ-Halbleitervorrichtung mit niedrigem Substratrauschen.
    • Beschreibung des zugehörigen Standes der Technik
  • In einer komplementären analogen/digitalen hybriden hochintegrierten (LSI) MOS- Vorrichtung sind digitale Schaltungen, bei welchen Spannungen im vollen Amplitudenbereich schwingen, und analoge Schaltungen, bei welchen eine sehr kleine Spannung, die kleiner als einige mV ist, signifikant ist, vermischt. Daher dringt ein Rauschen auf einfache Weise von den digitalen Schaltungen über Leistungsversorgungsleitungen und ein Substrat zu den analogen Schaltungen durch.
  • Das Rauschen von den digitalen Schaltungen über die Leistungsversorgungsleitungen zu den analogen Schaltungen kann durch Vorsehen von individuellen Leistungsversorgungsleitungen für die digitalen Schaltungen und die analogen Schaltungen reduziert werden, welcher Ansatz weit verbreitet verwendet worden ist.
  • Andererseits wird das Rauschen, nämlich ein sogenanntes Substratrauschen, von den digitalen Schaltungen über das Substrat zu den analogen Schaltungen von einem 1-Bit-Ausgabe-Delta-Sigma-Modulator oder einer Ladepumpschaltung einer Phasenregelkreis-(PLL)-Schaltung erzeugt. Bei einer CMOS-Vorrichtung ist dann, wenn ein N-Kanal-MOS-Transistor in einem P-Typ-Halbleitersubstrat ausgebildet ist, ein P-Kanal-MOS-Transistor in einer N-Typ-Wanne ausgebildet. In diesem Fall ist das Rückseitengate des N-Kanal-MOS-Transistors das Substrat und ist das Rückseitengate des P-Kanal-MOS-Transistors die Wanne. Da die Wanne vom Substrat durch einen PN-Übergang dazwischen getrennt ist und eine analoge Leistungsversorgungsspannung an die Wanne angelegt wird, leidet der P-Kanal- MOS-Transistor kaum am Substratrauschen. Gegensätzlich dazu leidet der N- Kanal-MOS-Transistor direkt am Substratrauschen.
  • Bei einer Halbleitervorrichtung nach dem Stand der Technik ist zum Unterdrücken des Substratrauschens ein Störstellen-Diffusionsbereich, d. h. ein Substrat- Kontaktbereich, desselben Leitfähigkeitstyps wie das Substrat mit einer höheren Störstellenkonzentration als das Substrat im Substrat ausgebildet, um einen Transistorbereich zu umgeben. Ebenso ist der Substrat-Kontaktbereich mit einer ganz bestimmten Leistungsversorgungsleitung verbunden. Somit wird die Spannung im Substrat um den Transistorbereich nahe zu der Spannung auf der Leistungsversorgungsleitung gebracht, wodurch das Substratrauschen reduziert wird. Dies wird später detailliert erklärt.
  • Bei der oben beschriebenen Halbleitervorrichtung nach dem Stand der Technik sind die Vorrichtungen jedoch in bezug auf ihre Größe größer geworden, wodurch das Substratrauschen erhöht und die Impedanz von Rauschquellen reduziert wird, so daß die Leistungsversorgungsleitung, die mit dem Substrat-Kontaktbereich verbunden ist, per se am Substratrauschen leidet. Ebenso dient diese Leistungsversorgungsleitung als Rauschquelle für andere Transistorbereiche. Weiterhin wird deshalb, weil individuelle Leistungsversorgungsleitungen an den Sourcebereich und den Substrat-Kontaktbereich angelegt werden, Rauschen, das den Leistungsversorgungsspannungen überlagert ist, einem Strom des Transistors als Rauschstrom hinzugefügt.
  • Ebenso wird bei der Halbleitervorrichtung nach dem Stand der Technik zum Erhöhen der Integration die Breite des Substrat-Kontaktbereichs so reduziert, daß der Widerstand des Substrat-Kontaktbereichs und seiner Nachbarschaft erhöht wird. Als Ergebnis ist der Widerstand zwischen dem Rückseitengate und dem Substrat- Kontaktbereich nicht so klein wie der Widerstand zwischen dem Rückseitengate und dem Substrat, und demgemäß kann das Substratrauschen durch den Substrat-Kontaktbereich auf kleiner als 1/2 reduziert werden.
  • Weiterhin ist normalerweise ein Kanal-Stopperbereich vorgesehen, um den Substrat-Kontaktbereich zu umgeben, um somit die Erzeugung eines parasitären MOS-Transistors zu vermeiden. Jedoch kann deshalb, weil der Substrat- Kontaktbereich als niedrige Impedanz für ein Rauschen dient, das über den Kanalstopper übertragen wird, das Substratrauschen nicht weiter unterdrückt werden.
  • 8093 IEEE Transactions on Electron Devices 37 (1990) April, No. 4, New York, US zeigt im Detail die Wahl einer Verarbeitungstechnologie und einer Entwurfsmethode, die zur Realisierung eines monolithischen Leistungsschalters im Festkörperzustand auf hoher Seite für Auto-Anwendungen geeignet sind, und beschreibt die Vorrichtungen, Schaltungen und Funktionen, die durch diese Technologie ermöglicht werden.
  • EP-A-0 294 868 offenbart eine Halbleitervorrichtung mit einer Siliziumschicht eines ersten Leitfähigkeitstyps, die auf einem dielektrischen Substrat angeordnet ist, und wobei wenigstens zwei Zonen eines Halbleiterschaltungselements eines zweiten entgegengesetzten Leitfähigkeitstyps und eine Kontaktzone mit demselben Leitfähigkeitstyp wie, aber mit einer höheren Dotierungskonzentration als die Siliziumschicht vorgesehen sind, welche Zonen einer Oberfläche der Siliziumschicht benachbart sind. Die Kontaktzone erstreckt sich unter den Zonen des Feldeffekttransistors.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist eine Aufgabe der vorliegenden Erfindung, das Substratrauschen in einer MOS-Typ-Halbleitervorrichtung zu reduzieren.
  • Gemäß der vorliegenden Erfindung ist eine MOS-Typ-Halbleitervorrichtung geschaffen, wie sie durch den Anspruch 1 und den Anspruch 7 definiert ist.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die vorliegende Erfindung wird klarer aus der Beschreibung, wie sie nachfolgend im Vergleich mit dem Stand der Technik aufgezeigt ist, unter Bezugnahme auf die beigefügten Zeichnungen verstanden, wobei:
  • Fig. 1 ein Layout-Diagramm ist, das eine Halbleitervorrichtung nach dem Stand der Technik darstellt;
  • Fig. 2 eine Querschnittsansicht entlang der Linie II-II der Fig. 1 ist;
  • Fig. 3 ein Layout-Diagramm ist, das ein Ausführungsbeispiel der Halbleitervorrichtung gemäß der vorliegenden Erfindung darstellt;
  • Fig. 4 eine Querschnittsansicht entlang der Linie IV-IV der Fig. 3 ist; und
  • Fig. 5 eine Querschnittsansicht ist, die eine Modifikation der Fig. 4 darstellt.
    • BESCHREIBUNG DES BEVORZUGTEN AUSFÜHRUNGSBEISPIELS
  • Vor der Beschreibung des bevorzugten Ausführungsbeispiels wird eine Halbleitervorrichtung nach dem Stand der Technik unter Bezugnahme auf Fig. 1 und Fig. 2, die eine Querschnittsansicht der Fig. 1 ist, erklärt.
  • In den Fig. 1 und 2 ist eine relativ dicke Feld-Siliziumoxid-Schicht 2 mit einem P&spplus;- Typ-Kanalstopper 2a darunter auf einem monokristallinen P&supmin;-Typ-Siliziumsubstrat 1 ausgebildet, um einen aktiven Bereich A1 und einen Feldbereich A2 zu teilen, um den aktiven Bereich A1 von anderen aktiven Bereichen zu isolieren. Ebenso ist ein Transistorbereich T innerhalb des aktiven Bereichs A1 definiert.
  • Im Transistorbereich T sind N&spplus;-Typ-Störstellendiffusionsbereiche 3-1 bis 3-5 innerhalb des Substrats 1 ausgebildet. In diesem Fall dienen die Bereiche 3-2 und 3-4 als Drainbereiche und dienen die Bereiche 3-1, 3-3 und 3-5 als Sourcebereiche. Auf den Drainbereichen 3-2 und 3-4 sind Drainelektroden 4-1 und 4-2 vorgesehen, die eine Drainkonfiguration vom Mehrfingerlyp bilden. Ebenso sind auf den Sourcebereichen 3-1, 3-3 und 3-5 Sourceelektroden 5-1, 5-2 und 5-3 vorgesehen, die eine Sourcekonfiguration vom Mehrfingertyp bilden. Weiterhin sind zwischen den Drainbereichen 3-2 und 3-4 und den Sourcebereichen 3-1, 3-3 und 3-5 Gateelektroden 6-1, 6-2, 6-3, 6-4 und 6-5 vorgesehen, die eine Mehrfingerkonfiguration bilden.
  • Ebenso sind P&spplus;-Typ-Substrat-Kontaktbereiche 7-1 und 7-2 im Halbleitersubstrat 1 vorgesehen, um den Transistorbereich T zu umgeben, d. h. die N&spplus;-Typ- Störstellenbereiche 3-1 bis 3-5. Ebenso bezeichnen Bezugszeichen 8-1 und 8-2 Leistungsversorgungsleitungen zum Anlegen einer ganz bestimmten Spannung an die Substrat-Kontaktbereiche 7-1 und 7-2. Weiterhin bezeichnet das Bezugszeichen 9 eine aus Siliziumoxid hergestellte Isolierschicht.
  • Bei der Halbleitervorrichtung, wie sie in den Fig. 1 und 2 dargestellt ist, leiden jedoch dann, wenn die Vorrichtung in bezug auf die Größe größer gemacht wird, um das Substratrauschen zu erhöhen und die Impedanz von Rauschquellen zu reduzieren, die Leistungsversorgungsleitungen 8-1 und 8-2, die an die Substrat- Kontaktbereiche 7-1 und 7-2 angeschlossen sind, per se am Substratrauschen. Ebenso dienen diese Leistungsversorgungsleitungen 8-1 und 8-2 als Rauschquellen für andere Transistorbereiche. Weiterhin wird deshalb, weil individuelle Leistungsversorgungsspannungen an die Sourcebereiche 3-1, 3-3 und 3-5 und die Substrat-Kontaktbereiche 7-1 und 7-2 angelegt werden, ein Rauschen, das den Leistungsversorgungsspannungen überlagert ist, zu einem Strom des Transistors als Rauschstrom hinzugefügt.
  • Ebenso wird in den Fig. 1 und 2 zum Erhöhen der Integration die Breite des Substrat-Kontaktbereichs reduziert. Da der Substrat-Kontakbereichswiderstand durch den sich ausbreitenden Widerstandseffekt bestimmt wird, wird der Widerstand der Substrat-Kontaktbereiche 7-1 und 7-2 und ihrer Nachbarschaft drastisch erhöht. Als Ergebnis ist der Widerstand R&sub1; zwischen einem imaginären summierenden Knoten N&sub1; und dem Substrat-Kontaktbereich 7-1 (7-2) nicht so klein wie der Widerstand R&sub0; zwischen dem imaginären summierenden Knoten N&sub1; und dem Substrat. Beispielsweise ist der Widerstand R&sub1; größer als Hunderte von Ω und ist der Widerstand R&sub0; Hunderte von Ω. In diesem Fall kann dann, wenn der Widerstand R&sub0; etwa die Hälfte des Widerstandes R&sub1; ist, das Substratrauschen am Rückseitengate dargestellt werden durch:
  • (VSUB)Rauschen·(R&sub1;/2)/(R&sub0; + R&sub1;/2) = (VSUB)Rauschen/2
  • wobei (VSUB)Rauschen das Substratrauschen ist.
  • Daher kann das Substratrauschen beim Rückseitengate durch den Substrat- Kontaktbereich auf nur etwa die Hälfte reduziert werden.
  • Weiterhin ist normalerweise der Kanalstopperbereich 2a vorgesehen, um die Substrat-Kontaktbereiche 7-1 und 7-2 zu umgeben, um somit die Erzeugung eines parasitären MOS-Transistors zu vermeiden. Jedoch kann das Substratrauschen deshalb, weil die Substrat-Kontaktbereiche 7-1 und 7-2 als niedrige Impedanz für ein über den Kanalstopper 2a übertragenes Rauschen dienen, nicht weiter unterdrückt werden.
  • Die Fig. 3 und 4 stellen ein Ausführungsbeispiel der vorliegenden Erfindung dar. Es ist zu beachten, daß Fig. 4 eine Querschnittsansicht entlang der Linie IV-IV der Fig. 3 ist.
  • In den Fig. 3 und 4 sind zwei Transistorbereiche T1 und T2 vorgesehen, die symmetrisch zueinander sind, und jeder der Transistorbereiche T1 und T2 ist in zwei Teile aufgeteilt, die symmetrisch zueinander sind. Das bedeutet, daß jeder der Transistorbereiche T1 und T2 einen Drainbereich 3-2 (3-4) enthält, der mit den Drainelektroden 4-1 (4-2) verbunden ist, zwei Sourcebereiche 3-1 und 3-3 (3-3' und 3-5) und zwei Gateelektroden 6-1 und 6-2 (6-3 und 6-4).
  • Ebenso sind P&spplus;-Typ-Substrat-Kontaktbereiche 7'-1, 7'-2 und 7'-3 an Seiten der Transistorbereiche T1 und T2 vorgesehen, d. h. benachbart zu den Sourcebereichen 3-1, 3-3, 3-3' und 3-5. Die Substrat-Kontaktbereiche 7'-1, 7'-2 und 7'-3 sind breiter als die Substrat-Kontaktbereiche 7-1 und 7-2 der Fig. 2. Beispielsweise ist die Breite jedes der Substrat-Kontaktbereiche 7'-1, 7'-2 und 7'-3 größer als eine Hälfte von Intervallen davon. Weiterhin sind die Substrat-Kontaktbereiche 7'-1, 7'-2 und 7'-3 mit den Sourcebereichen 3-1, 3-3 (3-3') und 3-5 jeweils durch Sourceelektroden 5'-1, 5'-2 und 5'-3 elektrisch verbunden.
  • Somit kann der Widerstand (R&sub1;' + R&sub2;) zwischen dem Rückseitengate und dem Substrat-Kontaktbereich 7'-1 (7'-2, 7'-3) reduziert werden. Beispielsweise kann der Widerstand R&sub1;' um etwa ein Zehntel des Widerstands R&sub1; der Fig. 2 reduziert werden. In diesem Fall gilt folgendes:
  • (VSUB)Rauschen·(R&sub1;'/2)/(R&sub0; + R&sub1;'/2) = (VSUB)Rauschen/10
  • wobei R&sub1;' = 1/20 R&sub1; und R&sub1; = 2R&sub0; gilt. Daher kann das Substratrauschen am Rückseitengate um etwa ein Zehntel reduziert werden. Ebenso hängt das Leistungsversorgungsrauschen deshalb, weil die Spannung bei den Sourcebereichen 3-1, 3-3, 3-3' und 3-5 annähernd nahe bei der Spannung bei der Substratspannung Vsub ist, hauptsächlich vom Sourcerauschen ab, wodurch eine Entwurfsbelastung reduziert wird.
  • Ebenso ist in den Fig. 3 und 4 ein N&spplus;-Typ-Störstellenbereich 10 vorgesehen, um die Transistorbereiche T1 und T2 zu umgeben. Der N&spplus;-Typ-Störstellenbereich 10 ist tiefer als die Drain-Source-Bereiche 3-1, 3-3, 3-3' und 3-5 und die Drainbereiche 3-2 und 3-4. In diesem Fall ist der N&spplus;-Typ-Störstellenbereich 10 in einem schwebenden Zustand. Jedoch kann der N&spplus;-Typ-Störstellenbereich 10 nicht mit einer ganz bestimmten Leistungsversorgungsleitung über eine Elektrode 11 verbunden sein, wie es in Fig. 5 dargestellt ist. Daher dient der N&spplus;-Typ-Störstellenbereich 10 als hohe Impedanz, wie es durch R&sub3; angezeigt ist, für ein Rauschen einer niedrigen Frequenz (kleiner als Hunderte von kHz), das über den Kanalstopper 2a übertragen wird, und das Substratrauschen kann weiter reduziert werden.
  • Obwohl das oben beschriebene Ausführungsbeispiel einen N-Kanal-MOS- Transistor beschreibt, muß nicht gesagt werden, daß die vorliegende Erfindung auf einen P-Kanal-MOS-Transistor angewendet werden kann.
  • Wie es hierin zuvor erklärt ist, kann gemäß der vorliegenden Erfindung deshalb, weil breitere Substrat-Kontaktbereiche vorgesehen sind, der Widerstand zwischen einem Rückseitengate und den Substrat-Kontaktbereichen reduziert werden, und demgemäß kann das Substratrauschen reduziert werden.

Claims (12)

1. Halbleitervorrichtung, die folgendes aufweist:
ein Halbleitersubstrat (1) eines ersten Leitfähigkeitstyps;
einen Drainbereich (3-2, 3-4) eines zweiten Leitfähigkeitstyps, der entgegengesetzt zum ersten Leitfähigkeitstyp ist, welcher Bereich im Halbleitersubstrat ausgebildet ist;
einen Sourcebereich (3-1, 3-3, 3-3', 3-5) des zweiten Leitfähigkeitstyps, welcher Bereich im Halbleitersubstrat ausgebildet ist;
eine Gateelektrode (6-1 ~ 6-4), die über dem Halbleitersubstrat zwischen dem Drainbereich und dem Sourcebereich ausgebildet ist; einen Substrat- Kontaktbereich (7'1 ~7'-3) des ersten Leitfähigkeitstyps mit einer höheren Störstellenkonzentration als das Halbleitersubstrat, wobei det Substrat- Kontaktbereich im Halbleitersubstrat benachbart zum Sourcebereich ausgebildet ist; eine Sourceelektrode (5'-1 ~ 5'-3), die auf dem Sourcebereich ausgebildet ist; und
eine Drainelektrode (4-1, 4-3) die auf dem Drainbereich ausgebildet ist, wobei der Drainbereich, der Sourcebereich und der Substrat-Kontaktbereich entlang einer Richtung angeordnet sind, wobei die Breite des Substrat- Kontaktbereichs entlang der Richtung breiter als die Breite des Drainbereichs entlang dieser Richtung und die Breite des Sourcebereichs entlang der Richtung ist; gekennzeichnet durch einen Störstellendiffusionsbereich (10) des zweiten Leitfähigkeitstyps, welcher Bereich im Halbleitersubstrat ausgebildet ist und den Sourcebereich, den Drainbereich und den Substrat- Kontaktbereich umgibt.
2. Vorrichtung nach Anspruch 1, wobei die Sourceelektrode mit dem Substrat- Kontaktbereich elektrisch verbunden ist.
3. Vorrichtung nach Anspruch 1, wobei der Störstellendiffusionsbereich tiefer als der Sourcebereich, der Drainbereich und der Substrat-Kontaktbereich ist.
4. Vorrichtung nach Anspruch 1, wobei der Störstellendiffusionsbereich mit einer ganz bestimmten Leistungsversorgungsleitung (11) verbunden ist, so daß eine Vorspannung in Gegenrichtung zwischen dem Störstellendiffusionsbereich und dem Halbleitersubstrat angelegt wird.
5. Vorrichtung nach Anspruch 1, wobei der Störstellendiffusionsbereich in einem schwebenden Zustand ist.
6. Vorrichtung nach Anspruch 1, die weiterhin einen Kanalstopperbereich (2a) des ersten Leitfähigkeitstyps aufweist, welcher Bereich im Halbleitersubstrat ausgebildet ist und den Störstellendiffusionsbereich umgibt.
7. Halbleitervorrichtung mit einer Vielzahl von Transistorbereichen für einen MOS-Transistor, welche Vorrichtung folgendes aufweist:
ein Halbleitersubstrat (1) eines ersten Leitfähigkeitstyps;
eine Vielzahl von Drainbereichen (3-2, 3-4) eines zweiten Leitfähigkeitstyps, der entgegengesetzt zum ersten Leitfähigkeitstyp ist, wobei jeder der Drainbereiche in einem der Transistorbereiche des Halbleitersubstrats ausgebildet ist;
eine Vielzahl von Sourcebereichspaaren (3-1, 33, 33-3', 3-5) des zweiten Leitfähigkeitstyps, wobei jedes der Sourcebereichspaare in einem der Transistorbereiche des Halbleitersubstrats ausgebildet ist und einen jeweiligen der Drainbereiche umgibt;
eine Vielzahl von Gateelektrodenpaaren (6-1, 6-2, 6-3, 6-4), wobei jedes der Gateelektrodenpaare über einem der Transistorbereiche des Halbleitersubstrats zwischen einem jeweiligen der Drainbereiche und einem jeweiligen der Sourcebereichspaare ausgebildet ist;
eine Vielzahl von Substrat-Kontaktbereichen (7'-1, 7'-2, 7'-3) des ersten Leitfähigkeitstyps mit einer höheren Störstellenkonzentration als das Halbleitersubstrat, wobei die Substrat-Kontaktbereiche im Halbleitersubstrat benachbart zu Bereichen der Sourcebereichspaare ausgebildet sind,
eine Sourceelektrode (5'-1, 5'-2, 5'-3), die auf den Sourcebereichspaaren ausgebildet ist; und
eine Drainelektrode (4-1, 4-2), die auf den Drainbereichen ausgebildet ist, wobei die Drainbereiche, die Sourcebereichspaare und die Substrat- Kontaktbereiche entlang einer Richtung angeordnet sind,
wobei die Breite jedes der Substrat-Kontaktbereiche entlang der Richtung größer als eine Hälfte von Intervallen der Substrat-Kontaktbereiche entlang der Richtung ist, wobei die Vorrichtung weiterhin einen Störstellendiffusionsbereich (10) des zweiten Leitfähigkeitstyps aufweist, welcher Bereich im Halbleitersubstrat ausgebildet ist und die Transistorbereiche umgibt.
8. Vorrichtung nach Anspruch 7, wobei die Sourceelektrode mit den Substrat- Kontaktbereichen verbunden ist.
9. Vorrichtung nach Anspruch 7, wobei der Störstellendiffusionsbereich tiefer als die Drainbereiche ist.
10. Vorrichtung nach Anspruch 7, wobei der Störstellendiffusionsbereich mit einer ganz bestimmten Leistungsversorgungsleitung (11) verbunden ist, so daß eine Vorspannung in umgekehrter Richtung zwischen dem Störstellendiffusionsbereich und dem Halbleitersubstrat angelegt wird.
11. Vorrichtung nach Anspruch 7, wobei der Störstellendiffusionsbereich in einem schwebenden Zustand ist.
12. Vorrichtung nach Anspruch 7, die weiterhin einen Kanalstopperbereich (2a) des ersten Leitfähigkeitstyps aufweist, welcher Bereich im Halbleitersubstrat ausgebildet ist und den Störstellendiffusionsbereich umgibt.
DE69522634T 1994-10-17 1995-10-17 Halbleiter-Feldeffekttransistor mit einer grossen Substratkontaktzone Expired - Fee Related DE69522634T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6250853A JPH08115985A (ja) 1994-10-17 1994-10-17 低雑音の半導体集積回路

Publications (2)

Publication Number Publication Date
DE69522634D1 DE69522634D1 (de) 2001-10-18
DE69522634T2 true DE69522634T2 (de) 2002-07-04

Family

ID=17213986

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69522634T Expired - Fee Related DE69522634T2 (de) 1994-10-17 1995-10-17 Halbleiter-Feldeffekttransistor mit einer grossen Substratkontaktzone

Country Status (5)

Country Link
US (1) US5559356A (de)
EP (1) EP0708486B1 (de)
JP (1) JPH08115985A (de)
KR (1) KR100196734B1 (de)
DE (1) DE69522634T2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199607A (ja) * 1996-01-18 1997-07-31 Nec Corp Ｃｍｏｓ半導体装置
US6507235B1 (en) * 1996-06-18 2003-01-14 Micron Technology, Inc. Local substrate pumping in integrated circuits
JP2003017704A (ja) 2001-06-29 2003-01-17 Denso Corp 半導体装置
JP2006228942A (ja) * 2005-02-17 2006-08-31 Nec Electronics Corp 半導体装置
JP2008233123A (ja) 2007-03-16 2008-10-02 Sony Corp 表示装置
US10847445B2 (en) * 2016-03-31 2020-11-24 Skyworks Solutions, Inc. Non-symmetric body contacts for field-effect transistors
CN115702500A (zh) * 2020-06-08 2023-02-14 罗姆股份有限公司 半导体器件和电子设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60140862A (ja) * 1983-12-28 1985-07-25 Nec Corp 半導体記憶装置
JPS61148862A (ja) * 1984-12-22 1986-07-07 Agency Of Ind Science & Technol 半導体装置
JPS61179563A (ja) * 1985-02-04 1986-08-12 Toshiba Corp 相補型集積回路装置
JPS62105525A (ja) * 1985-11-01 1987-05-16 Hitachi Ltd 半導体集積回路装置
NL8701251A (nl) * 1987-05-26 1988-12-16 Philips Nv Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.
JP2926969B2 (ja) * 1990-04-26 1999-07-28 富士電機株式会社 Ｍｉｓ型電界効果トランジスタを有する半導体装置
KR950009893B1 (ko) * 1990-06-28 1995-09-01 미쓰비시 뎅끼 가부시끼가이샤 반도체기억장치
JP2609753B2 (ja) * 1990-10-17 1997-05-14 株式会社東芝 半導体装置
DE69329543T2 (de) * 1992-12-09 2001-05-31 Compaq Computer Corp., Houston Herstellung eines Feldeffekttransistors mit integrierter Schottky-Klammerungsdiode
US5451799A (en) * 1992-12-28 1995-09-19 Matsushita Electric Industrial Co., Ltd. MOS transistor for protection against electrostatic discharge
JP2850736B2 (ja) * 1992-12-28 1999-01-27 松下電器産業株式会社 半導体装置

Also Published As

Publication number Publication date
EP0708486B1 (de) 2001-09-12
KR960015896A (ko) 1996-05-22
EP0708486A3 (de) 1997-07-02
EP0708486A2 (de) 1996-04-24
US5559356A (en) 1996-09-24
DE69522634D1 (de) 2001-10-18
KR100196734B1 (ko) 1999-06-15
JPH08115985A (ja) 1996-05-07

Similar Documents

Publication Publication Date Title
DE69736529T2 (de) Halbleiteranordnung für hochspannung
DE102004022376B4 (de) Halbleitervorrichtung mit einer RESURF-Struktur, Verfahren zum Herstellen einer solchen Halbleitervorrichtung sowie Verfahren zum Auswerten eines Herstellungsprozesses einer solchen Halbleitervorrichtung
DE69327357T2 (de) Integrierte Halbleiterschaltungsanordnung
DE2537564C2 (de) Verfahren zur Herstellung einer integrierten Schaltung sowie Verwendung dieses Verfahrens
DE2111979A1 (de) Feldeffekt-Halbleitereinrichtung
DE102008034158B4 (de) Integrierte Schaltungen mit einer Halbleiteranordnung in Dünnfilm-SOI-Technologie und Verfahren zur Herstellung derselben
EP0099897A1 (de) Darlington-transistorschaltung.
DE68928483T2 (de) Energieversorgungskontakt für integrierte Schaltungen
EP0676808B1 (de) Integrierte Treiberschaltungsanordnung für ein induktives Lastelement
DE102020123456A1 (de) Siliziumgesteuerte gleichrichter mit bidirektionalem durchschlag
DE69522634T2 (de) Halbleiter-Feldeffekttransistor mit einer grossen Substratkontaktzone
DE69111528T2 (de) Integrierter Halbleiterschaltkreis.
DE69311596T2 (de) Integrierte CMOS-Schaltung
DE69329543T2 (de) Herstellung eines Feldeffekttransistors mit integrierter Schottky-Klammerungsdiode
DE19517975B4 (de) CMOS-Schaltungsplättchen mit Polysilizium-Feldringstruktur
DE2904812A1 (de) Halbleiteranordnung
DE3100288C2 (de) Integrierte Halbleiterschaltungsanordnung mit Verbindungsleitung
DE3932445A1 (de) Komplementaere halbleitereinrichtung mit verbessertem isolationsbereich
DE69629456T2 (de) Feldeffekttransistor mit verminderter Verzögerungsänderung
EP0213425B1 (de) Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator und einer Schottky-Diode
DE2942828A1 (de) Ladungstransferelement
CH631298A5 (de) Integrierte logische schaltung.
EP0826241B1 (de) Schaltungsanordnung zur verringerung einer minoritätsträgerinjektion in ein substrat
EP0040263B1 (de) Isolierschicht-Feldeffekttransistor
DE69128297T2 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

8339 Ceased/non-payment of the annual fee