DE102020123456A1 - Siliziumgesteuerte gleichrichter mit bidirektionalem durchschlag - Google Patents

Siliziumgesteuerte gleichrichter mit bidirektionalem durchschlag Download PDF

Info

Publication number
DE102020123456A1
DE102020123456A1 DE102020123456.2A DE102020123456A DE102020123456A1 DE 102020123456 A1 DE102020123456 A1 DE 102020123456A1 DE 102020123456 A DE102020123456 A DE 102020123456A DE 102020123456 A1 DE102020123456 A1 DE 102020123456A1
Authority
DE
Germany
Prior art keywords
wells
wave
diffusion regions
structure according
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020123456.2A
Other languages
English (en)
Inventor
Souvick Mitra
Alain F. Loiseau
Robert J. Gauthier, Jr.
You Li
Tsung-Che TSAI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of DE102020123456A1 publication Critical patent/DE102020123456A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66386—Bidirectional thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

Die vorliegende Offenbarung betrifft Halbleiterstrukturen und insbesondere siliziumgesteuerte Gleichrichter (silicon controlled rectifiers; SCRs) mit bidirektionalem Durchschlag und Herstellungsverfahren. Die Struktur umfasst: eine Vielzahl von Diffusionsbereichen (130, 140); eine Vielzahl von p-Typ-(P+)-Wells (110a, 110b) angrenzend an die Diffusionsbereiche (130, 140), wobei die P+-Wells (110a, 110b) direkt verbunden sind; und eine Vielzahl von n-Typ-(N+)-Wells (120, 120a) angrenzend an die P+-Wells (110a, 110b).

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Offenbarung betrifft Halbleiterstrukturen und insbesondere siliziumgesteuerte Gleichrichter (silicon controlled rectifiers; SCRs) mit bidirektionalem Durchschlag und Herstellungsverfahren.
  • HINTERGRUND
  • Während der Maßstab von Halbleitervorrichtungen sich fortschreitend nach unten bewegt, z.B. schrumpft, wird der gewünschte Abstand zwischen Merkmalen (d.h. der Pitch) ebenfalls kleiner. Aus diesem Grund werden bei den kleineren Technologieknoten Vorrichtungen anfälliger für äußere Belastung. Auf diese Weise wird es aufgrund einer Skalierung in kritischen Dimensionen (critical dimension; (CD) und von Prozessfähigkeiten sowie Materialien, die verwendet werden, um derartige Strukturen zu fertigen, immer schwieriger, Vorrichtungen mit bestimmten Merkmalen zu fertigen, um einen robusten Chip zu garantieren.
  • Die Netzwerktechnologie der fünften Generation (5G) implementiert Schalter innerhalb des Netzwerks zum Schalten zwischen Plus-und-Minus-(+/-)-Spannungen. Externe Stressfaktoren, wie etwa elektrostatische Entladung (electrostatic discharge; ESD) können den Schaltern Probleme machen. Demgemäß erfordern diese Schalter einen Schutz vor ESD, um ordnungsgemäß zu arbeiten. Um das ESD-Problem zu berücksichtigen, verwenden herkömmliche Lösungen mehrere in eine Richtung gehende siliziumgesteuerte Gleichrichter (SCRs) in Reihe zusammen mit Dioden. Das Problem mit dieser herkömmlichen Lösung ist der Verbrauch eines relativ großen Bereichs, der wohl nicht vorhanden sein dürfte. Ferner stellen diese herkömmlichen Vorrichtungen keinen symmetrischen Schutz für die (+/-)-Spannungsfenster bereit. Dies ist so, weil bei herkömmlichen Vorrichtungen die p-Typ-(P+)-Wells voneinander isoliert sind, was in einer ungleichmäßigen Triggerspannung resultiert, weil die isolierten P+-Wells auf unterschiedlichen Potentialen sind.
  • KURZER ABRISS
  • In einem Aspekt der Offenbarung umfasst eine Struktur: eine Vielzahl von Diffusionsbereichen; eine Vielzahl von p-Typ-(P+)-Wells angrenzend an die Diffusionsbereiche, wobei die P+-Wells direkt verbunden sind; und eine Vielzahl von n-Typ-(N+)-Wells angrenzend an die P+-Wells.
  • In einem Aspekt der Offenbarung umfasst eine Struktur: einen ersten P+-Well, der direkt mit einem zweiten P+-Well verbunden ist; eine Vielzahl von Diffusionsbereichen, die angrenzend an den ersten P+-Well und den zweiten P+-Well sind; und einen ersten N+-Well, der direkt mit einem zweiten N+-Well verbunden und angrenzend an die Vielzahl von Diffusionsbereichen ist, wobei der erste N+-Well angrenzend an den ersten P+-Well und der zweite N+-Well angrenzend an den zweiten P+-Well ist.
  • In einem Aspekt der Offenbarung umfasst eine Struktur: eine Vielzahl von P+-Wells, die direkt miteinander verbunden sind; eine Vielzahl von Silizidblöcken, die angrenzend an die P+-Wells sind; eine Vielzahl von Diffusionsbereichen, die mit den P+-Wells durch die Silizidblöcke verbunden sind; eine Vielzahl von N+-Wells, die mit den Diffusionsbereichen durch die Silizidblöcke verbunden sind; und eine STI-(shallow trench isolation; Flachgrabenisolations)-Struktur, die die N+-Wells voneinander isoliert.
  • Figurenliste
  • Die vorliegende Offenbarung wird in der folgenden detaillierten Beschreibung unter Bezugnahme auf die angegebene Vielzahl von Zeichnungen anhand von nicht beschränkenden Beispielen exemplarischer Ausführungsformen der vorliegenden Offenbarung beschrieben.
    • 1A und 1B zeigen einen siliziumgesteuerten Gleichrichter (SCR) mit bidirektionalem Durchschlag und jeweilige Fertigungsprozesse gemäß Aspekten der vorliegenden Offenbarung.
    • 2A und 2B zeigen einen SCR mit bidirektionalem Durchschlag, der Silizidblöcke und Gate-Strukturen implementiert, und jeweilige Fertigungsprozesse gemäß Aspekten der vorliegenden Offenbarung.
    • 3A und 3B zeigen einen SCR mit bidirektionalem Durchschlag mit isolierten n-Typ-(N+)-Wells und jeweilige Fertigungsprozesse gemäß Aspekten der vorliegenden Offenbarung.
    • 4A and 4B zeigen einen SCR mit bidirektionalem Durchschlag, der Silizidblöcke und Gate-Strukturen implementiert, und jeweilige Fertigungsprozesse gemäß Aspekten der vorliegenden Offenbarung.
    • 5 zeigt einen alternativen SCR mit bidirektionalem Durchschlag und jeweilige Fertigungsprozesse gemäß Aspekten der vorliegenden Offenbarung.
    • 6 zeigt einen SCR mit bidirektionalem Durchschlag mit isolierten N+-Wells und jeweilige Fertigungsprozesse gemäß Aspekten der vorliegenden Offenbarung.
    • 7 zeigt einen SCR mit bidirektionalem Durchschlag mit isolierten N+-Wells und einer hochresistiven Schicht und jeweilige Fertigungsprozesse gemäß Aspekten der vorliegenden Offenbarung.
  • DETAILLIERTE BESCHREIBUNG
  • Die vorliegende Offenbarung betrifft Halbleiterstrukturen und insbesondere siliziumgesteuerte Gleichrichter (SCRs) mit bidirektionalem Durchschlag und Herstellungsverfahren. Bei Ausführungsformen stellt die vorliegende Offenbarung SCRs mit bidirektionalem Durchschlag für eine Implementierung innerhalb Netzwerken der fünften Generation (5G), neben anderen Netzwerken und Schaltungen, bereit. Vorteilhafterweise verbessern die hierin beschriebenen Strukturen und Prozesse einen Elektrostatikentladungs (electrostatic discharge; ESD)-Schutz für Schalter, die innerhalb der 5G-Netzwerke implementiert sind, während sie den zur Implementierung benötigten Bereich minimieren. Auf diese Weise stellen die SCRs mit bidirektionalem Durchschlag einen symmetrischen Schutz von Plus-und-Minus-(+/-)-Spannungsfenstern bei minimalem benötigten Bereich bereit, wobei sie so viel wie 40 % der Fläche einsparen.
  • Die Strukturen der vorliegenden Offenbarung umfassen mehrere p-Typ-(P+)- und n-Typ-(N+)-Bereiche neben einer Vielzahl von P+-Wells und N+-Wells, um SCRs mit bidirektionalem Durchschlag zu bilden. Bei Ausführungsformen ist die Vielzahl von P+-Wells miteinander in Verbindung, während die Vielzahl von N+-Wells miteinander verbunden sein kann. Ein Verbinden der P+-Wells ermöglicht eine gleichmäßige Triggerspannung, wodurch ein symmetrischer Schutz für die (+/-)-Spannungsfenster bereitgestellt wird. Dies ermöglicht insbesondere, dass eine Durchschlagspannungshaltbarkeit innerhalb des 5G-Netzwerks, als ein Beispiel, aufrechterhalten wird. Zusätzlich erlauben die hierin beschriebenen Strukturen und Prozesse eine Skalierung mit irgendeiner Anzahl von SCRs. Auf diese Weise bietet die vorliegenden Offenbarung eine neue Art, Multi-Finger-SCRs mit bidirektionalem Durchschlag für einen ESD-Schutz für (+/-)-Spannungsfenster verschiedener Schalter ohne bereichsmäßige Nachteile zu schaffen.
  • Bei Ausführungsformen kann die Vielzahl von P+-Bereichen, N+-Bereichen, P+-Wells und N+-Wells unter Verwendung von Silizidblöcken verbunden werden, um einen SCR mit bidirektionalem Durchschlag zu bilden. Bei weiteren Ausführungsformen kann die Vielzahl von P+-Bereichen, N+-Bereichen, P+-Wells und N+-Wells unter Verwendung von Silizidblöcken und Gates verbunden werden. Bei noch weiteren Ausführungsformen kann die Vielzahl von P+-Bereichen, N+-Bereichen, P+-Wells und N+-Wells unter Verwendung von Silizidblöcken und einer hochresistiven Schicht, z.B. BFMOAT, oder eines relativ flachen Implants verbunden werden. Ungeachtet der Ausführungsform wird die Vielzahl von P+-Wells miteinander verbunden, um eine gleichmäßige Triggerspannung für einen symmetrischen Schutz der (+/-)-Spannungsfenster bereitzustellen.
  • Die Strukturen der vorliegenden Offenbarung können auf mehrere Arten unter Verwendung mehrerer unterschiedlicher Werkzeuge gefertigt werden. Im Allgemeinen werden jedoch die Methodologien und Werkzeuge zum Bilden von Strukturen mit Dimensionen im Micrometer- und Nanometermaßstab verwendet. Die Methodologien, d.h. Technologien, die eingesetzt werden, um die Strukturen der vorliegenden Offenbarung zu fertigen, wurden aus der Technologie integrierter Schaltkreise (integrated circuit; IC) übernommen. Beispielsweise werden die Strukturen auf Wafern gefertigt und in Materialfilmen realisiert, die durch fotolithografische Prozesse auf die Oberseite eines Wafers strukturiert werden. Insbesondere verwendet die Fertigung der Strukturen drei grundlegende Bausteine: (i) Abscheidung von dünnen Materialfilmen auf einem Substrat, (ii) Aufbringen einer strukturierten Maske auf die Oberseite der Filme durch fotolithografische Bildgebung, und (iii) Ätzen des Films selektiv bezüglich der Maske.
  • 1A und 1B zeigen eine hereinkommende Struktur 100 und jeweilige Fertigungsprozesse gemäß Aspekten der vorliegenden Offenbarung, wobei 1B eine Querschnittsansicht entlang der Achse X-X von 1A veranschaulicht. Die Struktur 100 repräsentiert einen Multi-Finger-SCR mit bidirektionalem Durchschlag. Bei Ausführungsformen umfasst die Struktur 100 einen gemeinsamen P+-Well 110, einen ersten P+-Well 110a und einen zweiten P+-Well 110b. Die P+-Wells 110, 110a, 110b sind von einem Substrat umfasst, das beispielsweise mit einer p-Typ-Sorte, z.B. Bor, dotiert ist. Das Substrat kann aus irgendeinem geeigneten Material zusammengesetzt sein, das Si, SiGe, SiGeC, SiC, GaAs, InAs, InP, etc., umfasst, aber nicht darauf beschränkt ist.
  • Die Struktur 100 umfasst ferner einen ersten N+-Well 120 und einen zweiten N+-Well 120a. Auf diese Weise umfasst die Struktur 100 einen gemeinsamen P+-Well 110 angrenzend an die Vielzahl von N+-Wells 120, 120a. Insbesondere sind die N+-Wells 120, 120a beispielsweise von dem Substratmaterial umfasst, das mit einer n-Typ-Sorte, z.B. Phosphor, dotiert ist. Bei Ausführungsformen können der erste P+-Well 110a, der zweite P+-Well 110b, der erste N+-Well 120 und der zweite N+-Well 120a U-förmig sein, wie in 1B gezeigt. Jedoch wird angemerkt, dass hierin auch andere Formen in Betracht gezogen werden.
  • Die Struktur 100 umfasst ferner Diffusionsbereiche N+-Bereich 130 und P+-Bereich 140 angrenzend an die P+-Wells 110, 110a, 110b. Auf diese Weise umfassen die Diffusionsbereiche 130, 140 einen P+-Bereich 140 und einen N+-Bereich 130. Bei Ausführungsformen sitzen die Diffusionsbereiche N+-Bereich 130 und P+-Bereich 140 auf den P+-Wells 110, 110a, 110b, wodurch die P+-Wells 110, 110a, 110b zu den Diffusionsquellen gemacht werden.
  • Der N+-Bereich 130 ist mit einer n-Typ-Sorte, z.B. Phosphor, dotiert, während der P+-Bereich 140 mit einer p-Typ-Sorte, z.B. Bor, dotiert ist. Demgemäß umfasst die Struktur 100 eine Vielzahl von Diffusionsbereichen 130, 140, und eine Vielzahl von p-Typ-(P+)-Wells 110a, 110b angrenzend an die Diffusionsbereiche 130, 140, wobei die P+-Wells 110a, 110b direkt verbunden sind. Wie in 1B gezeigt, sind die P+-Wells 110a, 110b unter den Diffusionsbereichen 130, 140 verbunden. Die Struktur 100 umfasst auch eine Vielzahl von n-Typ-(N+)-Wells 120, 120a angrenzend an die P+-Wells 110a, 110b. Die Vielzahl von N+-Wells 120, 120a sind direkt verbunden.
  • Die Diffusionsbereiche N+-Bereich 130 und P+-Bereich 140 sind durch Metallisierungsmerkmale 160 verbunden, die ein Pad 170 mit einer Masse 170a verbinden. Bei Ausführungsformen sind die Metallisierungsmerkmale 160 repräsentativ für Diffusionsverbindungen, d.h. Source-und-Drain-Metallisierungsmerkmale. Die Metallisierungsmerkmale 160 können beispielsweise von einem Metallmaterial, z.B. Kobalt (Co), Wolfram (W) oder Ruthenium (Ru), umfasst sein.
  • Die Struktur 100 ist ein SCR mit bidirektionalem Durchschlag, weil sie mehrere Pfade bereitstellt. Beispielsweise tritt ein Pfad 180 während des Plus (+)-Spannungsfensters auf, wobei sich die Elektronen von dem Pad 170 zu dem P+-Bereich 140 bewegen. Von dem P+-Bereich 140 fließen die Elektronen quer durch den gemeinsamen P+-Well 110, den ersten N+-Well 120 und den ersten P+-Well 110a aufgrund von Flachgrabenisolations (STI)-Strukturen 150, die ferner beim Bereitstellen einer gleichmäßigen Triggerspannung unterstützen, wodurch sie einen weiteren ESD-Schutz bereitstellen. Auf diese Weise umfasst die Struktur 100 eine Flachgrabenisolations (STI)-Struktur 150 angrenzend an die Vielzahl von P+-Wells 110a, 110b und die Vielzahl von N+-Wells 120, 120a. Es wird hierin auch in Betracht gezogen, dass STI-Strukturen 150 zwischen den P+-Wells 110, 110a, 110b und den N+-Wells 120, 120a nicht erforderlich sind. Bei Ausführungsformen können die P+-Wells 110, 110a, 110b und die N+-Wells 120, 120a einander direkt kontaktieren.
  • Fortfahrend mit dem Pfad 180, bewegen sich die Elektronen zu dem N+-Bereich 130. Von dem N+-Bereich 130 fließen die Elektronen quer durch den P+-Bereich 140 und zurück quer durch den ersten P+-Well 110a zur Masse 170a. Im Vergleich dazu tritt ein Pfad 180a während des negativen (-)-Spannungsfensters auf, wobei sich die Elektronen von dem Pad 170 zu dem N+-Bereich 130 und quer durch den gemeinsamen P+-Well 110, den ersten N+-Well 120 und den ersten P+-Well 110a bewegen. Von dort bewegen sich die Elektronen zu dem P+-Bereich 140, und fließen dann quer durch den ersten P+-Well 110a zur Masse 170a. Demgemäß ist die Struktur 100 ein SCR mit bidirektionalem Durchschlag, da sie Pfade sowohl für das (+)-Spannungsfenster als auch das (-)-Spannungsfenster ermöglicht.
  • Durch Bereitstellen bidirektionaler Pfade kann ein symmetrischer ESD-Schutz während dem (+)-Spannungsfenster und dem (-)-Spannungsfenster erreicht werden. Ferner ermöglicht der Pfad 180, dass die Struktur 100 ein PNP-SCR ist, da der Pfad an dem P+-Bereich 140 beginnt und durch den N+-Bereich 130 verläuft. Alternativ ermöglicht der Pfad 180a, dass die Struktur 100 ein NPN-SCR ist, da der Pfad an dem N+-Bereich 130 beginnt und durch den P+-Bereich 140 verläuft.
  • Es wird hierin auch in Betracht gezogen, dass die Pfade 180, 180a auf die andere Seite der Struktur 100 gespiegelt werden können. Beispielsweise kann der Pfad 180 die Elektronen sich von dem P+-Bereich 140 und quer durch den gemeinsamen P+-Well 110, zu dem zweiten N+-Well 120a und dem zweiten P+-Well 110b bewegen lassen, im Gegensatz zu dem ersten N+-Well 120 und dem ersten P+-Well 110a, wie in 1A gezeigt. Ferner erlauben die Pfade 180, 180a, dass sich die Elektronen vertikal und/oder lateral bewegen, wodurch sie einen weiter verbesserten ESD-Schutz bieten.
  • Fortfahrend mit 1A und 1B, sind der erste P+-Well 110a und der zweite P+-Well 110b direkt miteinander verbunden, um eine gleichmäßige Triggerspannung bereitzustellen. Im Vergleich dazu sind bei traditionellen Vorrichtungen die p-Wells voneinander isoliert, wodurch eine ungleichmäßige Triggerspannung verursacht wird, weil die isolierten p-Wells auf unterschiedlichen Potentialen sind. Demgemäß erlauben die hierin beschriebenen Strukturen und Prozesse, dadurch dass bei ihnen der erste P+-Well 110a und der zweite P+-Well 110b miteinander verbunden sind, ein gleichmäßiges Potential zwischen dem ersten P+-Well 110a und dem zweiten P+-Well 110b. Das gleichmäßige Potential zwischen dem ersten P+-Well 110a und dem zweiten P+-Well 110b erzeugt eine gleichmäßige Triggerspannung. Die gleichmäßige Triggerspannung stellt einen symmetrischen ESD-Schutz während der (+/-)-Spannungsfenster bereit.
  • Bei Ausführungsformen können der erste N+-Well 120 und der zweite N+-Well 120a auch direkt miteinander verbunden sein, wie in 1B gezeigt. Auf diese Weise sorgen die hierin beschriebenen Strukturen und Prozesse dafür, dass ein erster P+-Well 110a direkt mit einem zweiten P+-Well 110b verbunden ist, mit einer Vielzahl von Diffusionsbereichen 130, 140 angrenzend an den ersten P+-Well 110a und den zweiten P+-Well 110b. Zusätzlich umfasst die Struktur 100 einen ersten N+-Well 120, der direkt mit einem zweiten N+-Well 120a verbunden und angrenzend an die Vielzahl von Diffusionsbereichen 130, 140 ist, mit dem ersten N+-Well 120 angrenzend an den ersten P+-Well 110a und dem zweiten N+-Well 120a angrenzend an den zweiten P+-Well 110b.
  • 2A und 2B veranschaulichen ähnliche Merkmale des Multi-Finger-SCRs mit bidirektionalem Durchschlag der 1A und 1B, zusammen mit zusätzlichen Merkmalen. Insbesondere ist 2B eine Querschnittansicht entlang der Achse X-X von 2A. Bei Ausführungsformen umfasst eine Struktur 200 Silizidblöcke 190 zwischen Gate-Strukturen 195. Insbesondere umfasst die Struktur 200 Silizidblöcke 190, die die P+-Wells 110a, 110b mit den Diffusionsbereichen 130 verbinden. Ferner umfasst die Struktur 200 Silizidblöcke 190, die die N+-Wells 120, 120a mit den Diffusionsbereichen 130 verbinden. Auf diese Weise umfasst die Struktur 200 eine Vielzahl von P+-Wells 110a, 110b, die direkt miteinander verbunden sind, und eine Vielzahl von Silizidblöcken 190 angrenzend an die P+-Wells 110a, 110b. Ferner umfasst die Struktur 200 eine Vielzahl von Diffusionsbereichen 130, 140, die mit den P+-Wells 110a, 110b durch die Silizidblöcke 190 verbunden sind, und eine Vielzahl von N+-Wells 120, 120a, die mit den Diffusionsbereichen 130, 140 durch die Silizidblöcke 190 verbunden sind. Zusätzlich umfasst die Struktur 200 eine STI-Struktur 150, die die N+-Wells 120, 120a voneinander isoliert.
  • Die Platzierung von Silizidblöcken über den P+-Wells 110a, 110b und N+-Wells 120, 120a kann wegen der Schnittstelle zwischen den P+-Wells 110a, 110b und dem Silizidblock 190 und auch an der Schnittstelle zwischen den N+-Wells 120, 120a und dem Silizidblock 190 eine Leckage verursachen. Um diese Leckage zu berücksichtigen, sind Gate-Strukturen 195, die ein Poly-Si-Material umfassen, an verschiedenen Übergängen der Struktur 200 positioniert, um die Leckage zu steuern und/oder zu reduzieren. Insbesondere sind Gate-Strukturen 195 an den Übergängen zwischen dem N+-Bereich 130 und den P+-Wells 110a, 110b platziert. Ferner sind die Gate-Strukturen 195 auch an den Übergängen zwischen dem gemeinsamen P+-Well 110 und dem P+-Bereich 140 positioniert. Auf diese Weise umfasst die Struktur 200 eine Vielzahl von Gate-Strukturen 195 an Übergängen zwischen dem gemeinsamen P+-Well 110 und dem P+-Bereich 140 und an Übergängen zwischen den Diffusionsbereichen 130, 140 und der Vielzahl von P+-Wells 110a, 110b.
  • Die Struktur 200 umfasst Silizidblöcke 190 zwischen den Gate-Strukturen 195. Bei Ausführungsformen sind die Silizidblöcke 190 über dem gemeinsamen P+-Well 110 und den N+-Wells 120, 120a. Demgemäß kann eine Leckage durch das Poly-Si der Gate-Strukturen 195 gesteuert und/oder reduziert werden, wodurch ein ESD-Schutz weiter erhöht wird. Es wird hierin auch in Betracht gezogen, dass die Gate-Strukturen 195 an allen Übergängen, d.h. Übergängen zwischen den P+-Wells 110, 110a, 110b und N+-Wells 120, 120a platziert sein können.
  • 3A und 3B veranschaulichen ähnliche Merkmale des Multi-Finger-SCRs mit bidirektionalem Durchschlag der 1A und 1B, zusammen mit zusätzlichen Merkmalen. Insbesondere ist 3B eine Querschnittsansicht entlang der Achse X-X von 3A. Bei Ausführungsformen umfasst eine Struktur 300 eine STI-Struktur 150, die den ersten N+-Well 120 von dem zweiten N+-Well 120a isoliert. Auf diese Weise ist die Vielzahl von N+-Wells 120, 120a durch die STI-Struktur 150 voneinander isoliert. Dies ermöglicht, dass die Struktur 300 im Vergleich zu der Struktur 100 einen zusätzlichen Bereich einspart. Demgemäß erhöht die Struktur 300 eine Bereichsreduzierung im Vergleich zu konventionellen Vorrichtungen weiter, d.h. die Bereichseinsparung ist größer als 40 %.
  • Wie in 3A und 3B gezeigt, bleiben der erste P+-Well 110a und der zweite P+-Well 110b miteinander verbunden, ungeachtet der Isolierung der N+-Wells 120, 120a. Insbesondere sind die Verbindungen zwischen den P+-Wells 110a, 110b erwünscht, weil sie die Hauptdiffusionsbereiche sind, da die N+-Bereiche 130 und die P+-Bereiche 140 auf den P+-Wells 110, 110a, 110b sitzen. Auf diese Weise bleiben die verbundenen P+-Wells 110a, 110b auf dem gleichen Potential, was eine gleichmäßige Triggerspannung verursacht.
  • 4A und 4B veranschaulichen ähnliche Merkmale des Multi-Finger-SCRs mit bidirektionalem Durchschlag der 2A und 2B, zusammen mit zusätzlichen Merkmalen. Insbesondere ist 4B eine Querschnittsansicht entlang der Achse X-X von 4A. Ähnlich der Struktur 200 der 2A und 2B, umfasst eine Struktur 400 Silizidblöcke 190 zwischen Gate-Strukturen 195. Durch Platzieren der von Poly-Si umfassten Gate-Strukturen 195 an Übergängen zwischen dem N+-Bereich 130 und den P+-Wells 110a, 110b, und an den Übergängen zwischen dem gemeinsamen P+-Well 110 und dem P+-Bereich 140, kann eine Leckage gesteuert und/oder reduziert werden. Demgemäß wird ein ESD-Schutz weiter erhöht, indem er eine gesteuerte und/oder reduzierte Leckage aufweist.
  • 5 veranschaulicht einen Multi-Finger-SCR mit bidirektionalem Durchschlag gemäß der vorliegenden Offenbarung. Die Struktur 500 von 5 ist ähnlich den Merkmalen des Multi-Finger-SCRs mit bidirektionalem Durchschlag der 1A und 1B, mit zusätzlichen Merkmalen für eine weitere Reduzierung des Bereichs, der durch den SCR mit bidirektionalem Durchschlag verbraucht wird. Insbesondere sind Silizidblöcke 190a oben auf den P+-Wells 110, 110a, 110b und den N+-Wells 120, 120a implementiert, um eine Umhüllungs-Struktur zu schaffen, wobei die Silizidblöcke 190a sich um die Struktur 500 hüllen.
  • Wie in 5 gezeigt, tritt die Verbindung zwischen den P+-Wells 110a, 110b über den Diffusionsbereichen N+-Bereich 130 und dem P+-Bereich 140 auf. Im Vergleich dazu tritt die Verbindung zwischen den P+-Wells 110a, 110b der 1A-4B außerhalb der Diffusionsbereiche N+-Bereich 130 und dem P+-Bereich 140 auf. Zusätzlich erlauben die Silizidblöcke 190a, dass ein Übergang zwischen den Diffusionsbereichen N+-Bereich 130 und dem P+-Bereich 140 und den P+-Wells 110, 110a, 110b geschaffen wird.
  • Die Verbindung zwischen den P+-Wells 110a, 110b, die unter den Diffusionsbereichen N+-Bereich 130 und dem P+-Bereich 140 ist, ermöglicht, zusätzlich zu den durch die Silizidblöcke 190a geschaffenen Übergängen, dass der Bereich des gemeinsamen P+-Wells 110 reduziert wird. Insbesondere wird der Bereich des gemeinsamen P+-Wells 110 der Struktur 500 im Vergleich zu dem in 1A-4B veranschaulichten gemeinsamen P+-Well 110 stark reduziert. Auf diese Weise ist die Struktur 500 ein kompakterer SCR mit bidirektionalem Durchschlag.
  • Ein Pfad 180c tritt während des (+)-Spannungsfensters auf und ermöglicht, dass die Elektronen von dem P+-Bereich 140, durch den Silizidblock 190a zu dem gemeinsamen P+-Well 110, quer durch den Silizidblock 190a zu dem ersten N+-Well 120 fließen. Der Pfad 180c verläuft dann quer durch den Silizidblock 190a zu dem ersten P+-Well 110a. Von dort verläuft der Pfad quer durch den Silizidblock 190a zu den Diffusionsbereichen N+-Bereich 130 und P+-Bereich 140. Von dort verläuft der Pfad 180c zurück quer durch den Silizidblock 190a zu dem ersten N+-Well 120 zur Masse 170a. Alternativ würde für das (-)-Spannungsfenster ein Pfad an dem N+-Bereich 130 beginnen.
  • 6 veranschaulicht ähnliche Merkmale des Multi-Finger-SCRs mit bidirektionalem Durchschlag von 5, zusammen mit zusätzlichen Merkmalen. Insbesondere umfasst eine Struktur 600 eine größere STI-Struktur 150, um den ersten N+-Well 120 und den zweiten N+-Well 120a voneinander zu isolieren. Dies ermöglicht, dass im Vergleich zur Struktur 500 ein weiterer Bereich eingespart wird, wodurch die Bereichsreduzierung im Vergleich zu konventionellen Vorrichtungen weiter erhöht wird, d.h. die Bereichseinsparung größer als 40 % ist.
  • 7 veranschaulicht einen Multi-Finger-SCR mit bidirektionalem Durchschlag gemäß der vorliegenden Offenbarung. Insbesondere implementiert eine Struktur 700 eine hochresistive Schicht 185, um die N+-Wells 120, 120a voneinander zu isolieren. Bei Ausführungsformen ist die hochresistive Schicht 185 (repräsentiert als der gestrichelte Kasten) über den P+-Wells 110, 110a, 110b, den N+-Wells 120, 120a und den N+-Bereichen 130 und P+-Bereichen 140. Bei Ausführungsformen kann die hochresistive Schicht 185 z.B. ein Grabenbereich eines BF2 + (BFMOAT) oder ein relativ flaches Implant sein. Die verbleibenden Merkmale sind ähnlich der Struktur 100 der 1A und 1B.
  • Das(Die) oben beschriebene(n) Verfahren wird(werden) bei der Fertigung von Chips mit integriertem Schaltkreis verwendet. Die resultierenden Chips mit integriertem Schaltkreis können durch den Fertiger in Roh-Wafer-Form (das heißt, als einzelner Wafer, der mehrere ungehäuste Chips aufweist), als nackter Chip (bare die), oder in einer gehäusten Form vertrieben werden. Im letzteren Fall ist der Chip in einer Einzelchipbaugruppe (wie etwa ein Kunststoffträger, mit Leitern, die an einem Motherboard oder einem anderen Träger eines höheren Levels befestigt werden) oder in einer Multichip-Baugruppe montiert (wie etwa einem keramischen Träger, der einen oder beide Oberflächenzwischenverbindungen oder vergrabene Zwischenverbindungen aufweist). In jedem Fall ist der Chip dann mit anderen Chips, diskreten Schaltelementen und/oder anderen Signalverarbeitungsvorrichtungen als Teil von entweder (a) einem Zwischenprodukt, wie einem Motherboard, oder (b) einem Endprodukt integriert. Das Endprodukt kann irgendein Produkt sein, das Chips mit integriertem Schaltkreis umfasst, und von Spielzeugen und anderen Low-End-Anwendungen bis zu fortgeschrittenen Computerprodukten reicht, die ein Display, ein Keyboard oder eine andere Eingabevorrichtung, und einen zentralen Prozessor aufweisen.
  • Die Beschreibungen der verschiedenen Ausführungsformen der vorliegenden Offenbarung wurden zum Zwecke der Veranschaulichung präsentiert, sollen aber nicht erschöpfend oder auf die offenbarten Ausführungsformen beschränkt sein. Viele Modifikationen und Variationen sind für die Fachleute offensichtlich, ohne vom Umfang und der Idee der beschriebenen Ausführungsformen abzuweichen. Die hierin verwendete Terminologie wurde gewählt, um die Prinzipien der Ausführungsformen, die praktische Anwendung oder technische Verbesserung gegenüber auf dem Markt erhältlichen Technologien am besten zu erklären, oder es anderen Fachleuten zu ermöglichen, die hierin offenbarten Ausführungsformen zu verstehen.

Claims (20)

  1. Struktur, umfassend: eine Vielzahl von Diffusionsbereichen; eine Vielzahl von p-Typ-(P+)-Wells angrenzend an die Diffusionsbereiche, wobei die P+-Wells direkt verbunden sind; und eine Vielzahl von n-Typ-(N+)-Wells angrenzend an die P+-Wells.
  2. Struktur nach Anspruch 1, wobei die Vielzahl von N+-Wells direkt verbunden sind.
  3. Struktur nach Anspruch 1, ferner umfassend eine Flachgrabenisolations (STI)-Struktur angrenzend an die Vielzahl von P+-Wells und die Vielzahl von N+-Wells.
  4. Struktur nach Anspruch 3, wobei die Vielzahl von N+-Wells durch die STI-Struktur voneinander isoliert sind.
  5. Struktur nach Anspruch 1, ferner umfassend eine Vielzahl von Gate-Strukturen an Übergängen zwischen den Diffusionsbereichen und der Vielzahl von P+-Wells.
  6. Struktur nach Anspruch 5, ferner umfassend Silizidblöcke zwischen den Gate-Strukturen.
  7. Struktur nach Anspruch 1, ferner umfassend einen gemeinsamen P+-Well angrenzend an die Vielzahl von N+-Wells.
  8. Struktur nach Anspruch 7, wobei die Diffusionsbereiche einen P+-Bereich und einen N+-Bereich umfassen.
  9. Struktur nach Anspruch 8, ferner umfassend Gate-Strukturen an Übergängen zwischen dem gemeinsamen P+-Well und dem P+-Bereich.
  10. Struktur nach Anspruch 9, ferner umfassend Silizidblöcke zwischen den Gate-Strukturen.
  11. Struktur nach Anspruch 10, wobei die Silizidblöcke über dem gemeinsamen P+-Well und den N+-Wells sind.
  12. Struktur nach Anspruch 1, ferner umfassend Silizidblöcke, die die P+-Wells mit den Diffusionsbereichen verbinden.
  13. Struktur nach Anspruch 12, ferner umfassend Silizidblöcke, die die N+-Wells mit den Diffusionsbereichen verbinden.
  14. Struktur nach Anspruch 1, wobei die P+-Wells unter den Diffusionsbereichen verbunden sind.
  15. Struktur nach Anspruch 1, wobei die P+-Wells über den Diffusionsbereichen verbunden sind.
  16. Struktur, umfassend: einen ersten P+-Well, der direkt mit einem zweiten P+-Well verbunden ist; eine Vielzahl von Diffusionsbereichen angrenzend an den ersten P+-Well und den zweiten P+-Well; und einen ersten N+-Well, der direkt mit einem zweiten N+-Well verbunden und angrenzend an die Vielzahl von Diffusionsbereichen ist, wobei der erste N+-Well angrenzend an den ersten P+-Well und der zweite N+-Well angrenzend an den zweiten P+-Well ist.
  17. Struktur nach Anspruch 16, ferner umfassend eine Vielzahl von Silizidblöcken, die den ersten N+-Well und den zweiten N+-Well verbinden.
  18. Struktur nach Anspruch 16, ferner umfassend eine Vielzahl von Silizidblöcken, die den ersten P+-Well und den zweiten P+-Well verbinden.
  19. Struktur nach Anspruch 16, ferner umfassend eine Vielzahl von Silizidblöcken, die die Diffusionsbereiche mit dem ersten N+-Well und dem zweiten N+-Well verbinden.
  20. Struktur, umfassend: eine Vielzahl von P+-Wells, die direkt miteinander verbunden sind; eine Vielzahl von Silizidblöcken angrenzend an die P+-Wells; eine Vielzahl von Diffusionsbereichen, die mit den P+-Wells durch die Silizidblöcke verbunden sind; eine Vielzahl von N+-Wells, die mit den Diffusionsbereichen durch die Silizidblöcke verbunden sind; und eine STI-Struktur, die die N+-Wells voneinander isoliert.
DE102020123456.2A 2019-10-03 2020-09-09 Siliziumgesteuerte gleichrichter mit bidirektionalem durchschlag Pending DE102020123456A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/592,013 US11171132B2 (en) 2019-10-03 2019-10-03 Bi-directional breakdown silicon controlled rectifiers
US16/592,013 2019-10-03

Publications (1)

Publication Number Publication Date
DE102020123456A1 true DE102020123456A1 (de) 2021-04-22

Family

ID=75224901

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020123456.2A Pending DE102020123456A1 (de) 2019-10-03 2020-09-09 Siliziumgesteuerte gleichrichter mit bidirektionalem durchschlag

Country Status (4)

Country Link
US (1) US11171132B2 (de)
CN (1) CN112614832B (de)
DE (1) DE102020123456A1 (de)
TW (1) TWI775139B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11848278B2 (en) * 2021-10-14 2023-12-19 Nanya Technology Corporation Package device comprising electrostatic discharge protection element

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW506137B (en) * 2001-10-12 2002-10-11 Taiwan Semiconductor Mfg Structure of silicon control rectifier (SCR) and method for making the same
US6838707B2 (en) 2002-05-06 2005-01-04 Industrial Technology Research Institute Bi-directional silicon controlled rectifier for electrostatic discharge protection
US7002218B2 (en) * 2004-02-26 2006-02-21 Microchip Technology Incorporated Low capacitance ESD-protection structure under a bond pad
US8665571B2 (en) * 2011-05-18 2014-03-04 Analog Devices, Inc. Apparatus and method for integrated circuit protection
US8906751B2 (en) * 2011-01-06 2014-12-09 International Business Machines Corporation Silicon controlled rectifiers (SCR), methods of manufacture and design structures
US8692290B2 (en) 2011-09-07 2014-04-08 International Business Machines Corporation Silicon controlled rectifier structure with improved junction breakdown and leakage control
AR092742A1 (es) * 2012-10-02 2015-04-29 Intermune Inc Piridinonas antifibroticas
US8796729B2 (en) * 2012-11-20 2014-08-05 Analog Devices, Inc. Junction-isolated blocking voltage devices with integrated protection structures and methods of forming the same
US8946766B2 (en) 2013-02-27 2015-02-03 International Business Machines Corporation Bi-directional silicon controlled rectifier structure
AU2014249034A1 (en) * 2013-03-11 2015-09-24 Abbvie Inc. Fused tetracyclic bromodomain inhibitors
US9171833B2 (en) * 2013-07-17 2015-10-27 Intersil Americas LLC Semiconductor structure for enhanced ESD protection
US9754929B2 (en) 2014-06-20 2017-09-05 Texas Instruments Incorporated Positive strike SCR, negative strike SCR, and a bidirectional ESD structure that utilizes the positive strike SCR and the negative strike SCR
MA40940A (fr) * 2014-11-10 2017-09-19 Constellation Pharmaceuticals Inc Pyrrolopyridines substituées utilisées en tant qu'inhibiteurs de bromodomaines
CN107108613B (zh) * 2014-11-10 2020-02-25 基因泰克公司 布罗莫结构域抑制剂及其用途
MX2017009571A (es) * 2015-01-23 2018-09-27 Aclaris Therapeutics Inc Inhibidores heterociclicos de itk para el tratamiento de la inflamacion y cancer.
WO2016123391A1 (en) * 2015-01-29 2016-08-04 Genentech, Inc. Therapeutic compounds and uses thereof
US9673187B2 (en) * 2015-04-07 2017-06-06 Analog Devices, Inc. High speed interface protection apparatus
US9679888B1 (en) * 2016-08-30 2017-06-13 Globalfoundries Inc. ESD device for a semiconductor structure
US10825805B2 (en) * 2018-10-26 2020-11-03 Alpha & Omega Semiconductor (Cayman) Ltd. Low capacitance transient voltage suppressor including a punch-through silicon controlled rectifier as low-side steering diode
KR20200074581A (ko) * 2018-12-17 2020-06-25 에스케이하이닉스 주식회사 Esd 보호 장치

Also Published As

Publication number Publication date
CN112614832B (zh) 2024-08-02
TW202129908A (zh) 2021-08-01
US20210104512A1 (en) 2021-04-08
TWI775139B (zh) 2022-08-21
US11171132B2 (en) 2021-11-09
CN112614832A (zh) 2021-04-06

Similar Documents

Publication Publication Date Title
DE69625815T2 (de) Durchbruchtransierter niederspannungs-unterdrücker mit zweischichtiger basis
DE102008038552B4 (de) Vertikaldiode unter Verwendung von Silizium, ausgebildet durch selektives epitaxiales Aufwachsen
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE19501557C2 (de) CMOS-Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102008006524A1 (de) Finnenverbindung für Multi-Gate-Feldeffekt-Transistoren
DE2531927A1 (de) Polykristallines silizium-widerstandselement fuer integrierte schaltungen
DE2262297A1 (de) Monolithisch integrierbare, digitale grundschaltung
DE102008034158B4 (de) Integrierte Schaltungen mit einer Halbleiteranordnung in Dünnfilm-SOI-Technologie und Verfahren zur Herstellung derselben
DE102018208546A1 (de) Strukturen aus dem mittleren bereich der fertigungslinie
DE4139039C2 (de) MOS-Halbleitervorrichtung
DE102019103481A1 (de) Durchkontaktierungsgrössen zur reduzierung der brückenbildungsgefahr und zur verbesserung der leistung
DE102018213635B4 (de) Halbleitervorrichtung
DE102016202110B4 (de) Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung
DE4320780A1 (de) Halbleiteranordnung und Verfahren zur Herstellung
DE102019113408A1 (de) Transistorlayout und dimensionierung für hochgeschwindigkeitsanwendungen
DE102014119340B4 (de) Verfahren zum Fertigen von FinFETs mit verschiedenen Schwellenspannungen
DE102020123456A1 (de) Siliziumgesteuerte gleichrichter mit bidirektionalem durchschlag
DE69329543T2 (de) Herstellung eines Feldeffekttransistors mit integrierter Schottky-Klammerungsdiode
DE4447149A1 (de) Vollständig eingeebneter konkaver Transistor
DE3235641A1 (de) Bipolare logische schaltung
DE68925092T2 (de) MOS-Feldeffekttransistor
DE3932445A1 (de) Komplementaere halbleitereinrichtung mit verbessertem isolationsbereich
DE69629456T2 (de) Feldeffekttransistor mit verminderter Verzögerungsänderung
EP0656659B1 (de) ESD-Schutzstruktur für integrierte Schaltungen
DE69522634T2 (de) Halbleiter-Feldeffekttransistor mit einer grossen Substratkontaktzone

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., MALTA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: V. FUENER EBBINGHAUS FINCK HANO, DE

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., MALTA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, CA, US

R016 Response to examination communication