DE3932445A1 - Komplementaere halbleitereinrichtung mit verbessertem isolationsbereich - Google Patents

Komplementaere halbleitereinrichtung mit verbessertem isolationsbereich

Info

Publication number
DE3932445A1
DE3932445A1 DE3932445A DE3932445A DE3932445A1 DE 3932445 A1 DE3932445 A1 DE 3932445A1 DE 3932445 A DE3932445 A DE 3932445A DE 3932445 A DE3932445 A DE 3932445A DE 3932445 A1 DE3932445 A1 DE 3932445A1
Authority
DE
Germany
Prior art keywords
region
conductivity type
semiconductor device
conductivity
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE3932445A
Other languages
English (en)
Other versions
DE3932445C2 (de
Inventor
Takahisa Eimori
Wataru Wakamiya
Hiroji Ozaki
Yoshinori Tanaka
Shinichi Satoh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3932445A1 publication Critical patent/DE3932445A1/de
Application granted granted Critical
Publication of DE3932445C2 publication Critical patent/DE3932445C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Description

Die Erfindung bezieht sich auf eine komplementäre Halbleiterein­ richtung und insbesondere auf eine komplementäre Halbleiterein­ richtung bei der ein Feldeffekttransistor einen Bereich von P-Typ einer Halbleitereinrichtung und einen Bereich vom N-Typ einer Halbleitereinrichtung voneinander isoliert.
Isolation von Halbleitereinrichtungen wird durch eine LOCOS-Methode (Local Oxidation of Silicon = Lokale Oxidation von Silizium) durchgeführt, wie z. B. in der japanischen Offenlegungs­ schrift 1 90 869/1987 beschrieben. Isolation zwischen einem Bereich vom P-Typ einer Halbleitereinrichtung und einem Bereich vom N-Typ einer Halbleitereinrichtung eines integrierten Schaltkreises ist ebenfalls unter Verwendung der LOCOS-Methode durchgeführt worden.
Die Fig. 3A bis 3C zeigen eine Methode, um Schritt für Schritt einen isolierenden Film mit der LOCOS-Methode zu bilden. Wie in Fig. 3A gezeigt, wird ein Siliziumoxidfilm 112 auf der Hauptober­ fläche eines Siliziumsubstrates vom P-Typ gebildet. Dann wird ein Siliziumnitridfilm 111 innerhalb desjenigen Bereiches gebildet, innerhalb dessen eine aktive Zone gebildet werden soll (der Bereich ist durch l 0 in Fig. 3A angegeben). Wenn das Substrat 1 einem thermischen Oxidationsprozeß in diesem Stadium ausgesetzt wird, wird ein dicker, die Einheiten isolierender Film 12 im Bereich, wo kein Siliziumnitridfilm gebildet wurde, wie in Fig. 3B gezeigt, erzeugt, da die vor Oxidation schützende Wirkung des Siliziumnitridfilms groß ist. Dann werden der Siliziumnitridfilm 111 und der Siliziumoxidfilm 112 von der Hauptoberfläche des Substrates 1 entfernt. Wie in Fig. 3C gezeigt, wird dadurch eine aktive Zone (in Fig. 3C durch l angegeben) gebildet.
Falls ein Einheiten isolierender Film 12 durch die LOCOS-Methode gebildet wird, bildet sich ein auf die aktive Zone übergreifender und Vogelschnabel (bird's beak) genannten Bereich (der Bereich C in den Figuren) im Endteil des Isolierfilmes. Daher ist die tatsächlich erreichte Länge l der aktiven Zoe erheblich kleiner als die ursprünglich gewünschte Länge l 0. Daher ist es bei Ausführung der Einheitenisolation durch die LOCOS-Methode schwierig, die Einheit zu verkleinern. Falls die Dicke des Isolierfilms zur Beherrschung des Vogelschnabels klein ist, wird zusätzlich die Fähigkeit des Isolierfilms, Einheiten zu isolieren, verschlechtert.
Um mit der Miniaturisierung der Einheiten fertigzuwerden, ist eine Methode zur Isolierung von Einheiten mit Feldabschirmisolation z. B. in der japanische Offenlegungsschrift 47 437/1985 beschrieben. Ein Beispiel, bei dem eine Vertiefung und ein Substrat durch die Feldabschirmmethode isoliert sind, ist in der japanischen Offenlegungsschrift 79 740/1985 beschrieben. Die Fig. 3D ist ein schematischer Querschnitt einer Halbleitereinrichtung, bei der eine Vertiefung und ein Substrat mit Hilfe der Feldabschirm­ elektrode, die in derselben Schrift gezeigt ist, voneinander isoliert sind. In der Fig. 3D umfaßt eine Halbleitereinrichtung mit einem isolierden Bereich, für den eine für die herkömmliche Miniaturisierung ausreichende LOCOS-Methode benutzt wird, ein Substrat 11 vom N-Typ, eine vertiefte Schicht 17 vom P-Typ, einen Isolierfilm 12 in Kontakt mit der vertieften Schicht 17 vom P-Typ auf dem Siliziumsubstrat 11 und eine Abschirmelektrode 19 auf dem die Einheiten isolierenden Film 12. Eine Leiterbahnelektrode 16 ist auf der Abschirmelektrode 19 über einem dazwischen liegenden Isolierfilm 15 gebildet. Ein N-Kanal MOSFET 14 ist auf der vertieften Schicht 17 (im weiteren Well genann) und ein P-Kanal MOSFET 13 ist auf dem Siliziumsubstrat 11 vom N-Typ gebildet. Der N-Kanal MOSFET umfaßt einSource/Drain-Gebiet 22 vom N-Typ und eine Gate-Elektrode 21, die zwischen den Source/Drain-Gebieten über eine Gateoxidfilm 20 gebildet ist. Der P-Kanal MOSFET 13 22 umfaßt ein Source/Drain-Gebiet 18 vom P-Typ und eine Gate- Elektrode 21, die zwischen den Source/Drain-Gebieten 18 über einem Gateoxidfilm 20 gebildet ist. Wenn die Einrichtung miniaturisiert wird, ist es wahrscheinlich, daß eine Verarmungszone zwischen der vertieften Schicht 17 vom P-Typ (im weiteren P-Well genannt) und der Source/Drain-Region 18 vom P-Typ des P-Kanal MOSFET 13, die auf der Hauptoberfläche des Siliziumsubstrates vom N-Typ gebildet sind, diese verbindet. Um diese Verbindung zu vermeiden, ist eine Abschirmelektrode 19 auf dem die Einheiten isolierenden Film 12 gebildet, und die Abschirmelektrode 19 ist, z. B. auf das Potential Vcc gelegt.
Da die Abschirmelektrode 19 auf einem dicken Gateoxidfilm, der durch die herkömmliche LOCOS-Methode erzeugt wurde, gebildet ist, ist es in Übereinstimmung mit dieser Einheiten isolierenden Methode notwendg, den Widerstand durch den Gateoxidfilm mittels Photolithographie abzugleichen. Da die Erhöhung durch den Feld­ oxidfilm groß ist, kann dies zu einem Bruch einer obenliegenden Leiterbahn führen. Da die Dicke des die Einheiten isolierenden Filmes 12 groß ist, wird ein Feldeffekt der Abschirmelektrode 19 nur ungenügend erreicht. Daher ist diese Einheiten isolierende Methode nicht für die Miniaturisierung von Einheiten geeignet.
Um die oben beschriebenen Probleme zu lösen, ist eine Methode zur Herstellung einer Feldabschirmelektrode zur Isolierung von Wells und ihres Oxidfilmes auf derselben Schicht wie einer Gate- Elektrode in der japanischen Offenlegungsschrift 1 69 163/1985 beschrieben. Fig. 4 ist ein Querschnitt der dort gezeigten Halbleitereinrichtung. In Fig. 4 sind ein P-Kanal MOSFET 13, der auf der Hauptoberfläche eines Siliziumsubstrates 11 vom N-Typ, und ein N-Kanal MOSFET 14, der auf der Hauptoberfläche einer P-Well 17 aufgebracht ist, voneinander durch einen Feldeffekttransistor 220 isoliert. Der P-Kanal MOSFET 13 umfaßt ein Source/Drain-Gebiet 18 vom P-Typ und ein Gate 204 aus Polysilizium zwischen den Source/ Drain-Gebieten 18 vom P-Typ, das hiervon durch einen Gateoxidfilm 206 isoliert ist. Der N-Kanal MOSFET 14 umfaßt ein Source/Drain- Gebiet 22 vom N-Typ und ein Gate 205 aus Polysilizium zwischen diesen Source/Drain-Gebieten 22 vom N-Typ, das hiervon durch einen Gateoxidfilm 206 isoliert ist. Der Feldeffekttransistor 220 zur Isolation besteht aus einem der Gebiete 18 der Source/Drain- Regionen vom P-Typ, die auf der Hauptoberfläche des Silizium­ substrates 11 gebildet sind, einem der Gebiete 22 der Source/ Drain-Regionen vom N-Typ, die auf der Hauptoberfläche der P-Well 17 gebildet sind und einer Schicht 207 aus Polysilizium, die, durch einen Gateoxidfilm 219 abgetrennt, über der Verbindungsstelle zwischen dem Siliziumsubstrat 11 vom N-Typ und der P-Well 17 auf der Hauptoberfläche des Siliziumsubstrates 11 vom N-Typ gebildet ist. Ein Gate 204 aus Polysilizium, das als Gateelektrode für den P-Kanal MOSFET 13 wirkt, ein Gate 205 aus Polysilizium, das als Gateelektrode für den N-Kanal MOSFET 14 wirkt, und eine Schicht 207 aus Polysilizium, die als Gateelektrode für den Feldeffekt­ transistor 220 zur Isolierung von Einheiten, werden aus derselben Schicht von Polysilizium gebildet. Eines der Gebiete 22 der Source/Drain-Regionen vom N-Typ des N-Kanal MOSFET 14 und eines der Gebiete 18 der Source/Drain-Regionen vom P-Typ des P-Kanal MOSFET 13 sind durch den metallischen Leiter 214 verbunden. Die Isolierung der Well in dieser Struktur ist jedoch nicht perfekt. Der Grund dafür wird im folgenden beschrieben.
Die Fig. 5A stellt einen schematischen Querschnitt für den Fall der Isolation der Wells einer zweifachen Struktur von Wells auf einem Substrat vom P-Typ durch eine Abschirmelektrode dar, wie sie oftmals in einem DRAM (dynamischen RAM) Verwendung findet. Normalerweise wird eine N-Well 302 auf Versorlgungsspannung Vcc (positives Potential) gelegt. Eine P-Well 303 und ein Substrat 301 vom P-Typ werden auf ein Substratpotential V BB (negatives Potential) gelegt. Falls die Abschirmelektrode 306 auf Versorgungsspannung Vcc gelegt wird, bilden sich eine Speicherschicht im Bereich A der Substratoberfläche der N-Well 302 unterhalb der Abschirmelektrode 306 und eine Inversionsschicht im Bereich B der Substratoberfläche der P-Well 303. In diesem Fall besteht kein Problem im Bereich A der Substratoberfläche, aber es taucht das folgende Problem auf, wenn eine Diffusionsschicht 304 vom N-Typ im Bereich B der Substratoberfläche auf das Massepotential Vss gelegt wird. Falls der Transistor, der die N-Well 302 als seine Drain, die Diffusionsschicht 304 vom N-Typ als seine Source und die Abschirmelektrode 306 als sein Gate besitzt, leitend wird, bedeutet dies, daß ein Leckpfad zwischen der Diffusionsschicht 304 vom N-Typ und der N-Well 302 gebildet wird. Ein ähnlicher Leckpfad wird im Bereich A der Substratoberfläche nach dem gleichen Prinzip gebildet, wenn die Abschirmelektrode auf das Substratpotential V BB gelegt wird.
Fig. 5B ist eine graphische Darstellung, die schematisch den Zusammenhang zwischen einem Potential V F der Abschirmelektrode 306 und einem Leckstrom I D zeigt. Die Abszisse zeigt ein Potential der Abschirmelektrode 306 und die Ordinate zeigt den Wert eines Leckstromes, wenn die Substratoberfläche A oder die Substratober­ fläche B als Kanal wirkt. Falls die Abschirmelektrode 306 auf Massenpotential Vss gelegt ist, fließt kein Leckstrom über die Substratoberfläche A oder die Substratoberfläche B. Das Potential der Abschirmelektrode schwankt aber tatsächlich aufgrund kapazitiver Kopplung mit Diffusionsbereichen, die auf gegenüberliegenden Seiten gebildet sind, wie z. B. eine darüberliegende Leiterbahn oder ähnliches. Wenn das fluktuierende Potential die Schwellenspannung V thP oder V thN des auf der Substratoberfläche A oder der Substrat­ oberfläche B gebildeten Feldeffekttransistors überschreitet, fließt der Leckstrom erneut. Um zu verhindern, daß sich der Leckstrom entwickelt, müssen die Absolutwerte der Schwellenspannung V thP auf der Seite des P-Kanals und der Schwellenspannung V thN auf der Seite des N-Kanals groß gemacht werden. Daher ist es schwierig, einen Prozeßparameter zu bestimmen, der die Schwellenspannung festlegt und es wird schwierig, die Länge der Abschirmelektrode 306 und die Breite der die Einheiten isolierenden Region, die die Abschirm­ elektrode und die Diffusionsschicht enthält, zu diesem Zeitpunkt festzulegen. Das oben erwähnte Problem tritt immer dann auf, wenn die Isolierung der vertieften Schicht durch eine Abschirmelektrode erfolgt. Da die Gateelektrode für die Feldabschirmung zur Isolierung und die Gateelektrode des P-Kanals MOSFET und des N-Kanal MOSFET auf derselben Schicht gebildet werden, ist deren Gestaltung bei dieser Methode beschränkt.
Fig. 6 stellt einen schematischen Querschnitt dar, der die Isolierung der Well sowohl durch Feldabschirmung als auch durch Grabenabschirmung wie in der japanischen Offenlegungsschrift 2 90 753/1986 beschrieben, zeigt. In Fig. 6 sind ein N-Kanal MOSFET 14, der auf der Hauptoberfläche eines Siliziumsubstrates 401 des P-Types gebildet ist, und ein P-Kanal MOSFET 13, der auf der Hauptoberfläche einer N-Well 402, durch Abschirmelektroden 404 und 405 und einen Graben 409 voneinander isoliert. Die Abschirmelektrode 405 wird auf ein erstes Potential V 1 und die Abschirmelektrode 404 wird auf ein zweites Potential V 2 gelegt. Da die in Fig. 6 gezeigte Methode der Isolierung von Wells sowohl Feldabschirmungsisolierung als auch Grabenisolierung verwendet, ist die Fähigkeit zur Isolierung von Einheiten groß, aber es ist notwendig, einen Graben zu bilden, und der Herstellungsprozeß wird schwierig. Zusätzlich entsteht das Problem, daß der Platzbedarf der Gräben die Zone der aktiven Region verkleinert.
Eine Aufgabe der Erfindung ist es, die Fähigkeit zur Isolierung von Einheiten in einem komplementären Halbleiterspeicherbaustein zu verbessern.
Eine andere Aufgabe der Erfindung ist es, die Fähigkeit zur Isolierung von Einheiten durch wirksames Ausnutzen von Feldeffekten in komplementären Halbleitereinrichtungen zu verbessern.
Eine weitere Aufgabe der Erfindung ist die Erhöhung der Fähigkeit zur Isolierung von Einheiten ohne den Integrationsgrad in einer komplementären Halbleitereinrichtung zu verringern.
Die oben beschriebene Aufgabe der Erfindung kann gelöst werden, wenn eine komplementäre Halbleitereinrichtung die folgenden Struktur­ merkmale aufweist. Diese sind: eine komplementäre Halbleiterein­ richtung in Übereinstimmung mit der Erfindung mit einem ersten Gebiet eines ersten Leitfähigkeitstypes, das auf der Hauptoberfläche eines Substrates gebildet ist und benachbart zu diesem ersten Gebiet des ersten Leitfähigkeitstypes ein erstes Gebiet eines zweiten Leitfähigkeitstypes, der verschieden ist vom ersten Leitfähigkeitstyp weist ein zweites Gebiet eines zweiten Leitfähig­ keitstypes, das im ersten Bereich des ersten Leitfähigkeitstypes gebildet ist, auf; ein zweites Gebiet des ersten Leitfähigkeitstypes ist gebildet auf dem ersten Gebiet des zweiten Leitfähigkeitstypes; eine erste Einrichtung zur Steuerung der Leitfähigkeit ist auf dem ersten Gebiet des ersten Leitfähigkeitstypes gebildet und benutzt einen Feldeffekt, um eine leitende Verbindung zwischen dem ersten Gebiet des zweiten Leitfähigkeitstypes und dem zweiten Gebiet des zweiten Leitfähigkeitstypes zu verhindern; eine zweite Einrichtung zur Steuerung der Leitfähigkeit benutzt einen Feldeffekt, um eine leitende Verbindung zwischen dem ersten Gebiet des ersten Leit­ fähigkeitstypes und dem zweiten Gebiet des ersten Leitfähigkeitstypes zu verhindern.
Da die komplementäre Halbleitereinrichtung die oben beschriebenen Besonderheiten im Aufbau aufweist, treten eine leitende Verbindung zwischen dem ersten Gebiet des ersten Leitfähigkeitstypes und dem zweiten Gebiet des ersten Leitfähigkeitstypes und eine leitende Verbindung zwischen dem ersten Gebiet des zweiten Leitfähigkeits­ gebietes und dem zweiten Gebiet des zweiten Leitfähigkeitstypes nicht auf. Daher kann eine komplementäre Halbleitereinrichtung mit verbesserter Isolationseigenschaft geschaffen werden.
In Übereinstimmung mit einer anderen Ausgestaltung der vorliegenden Erfindung weist die komplementäre Halbleitereinrichtung einen dritten Bereich des zweiten Leitfähigkeitstypes auf, der an der Kontaktstelle zwischen dem ersten Bereich des ersten Leitfähig­ keitstypes und dem ersten Bereich des zweiten Leitfähigkeitstypes auf der Hauptoberfläche des Substrates gebildet ist.
Die erste Einrichtung zur Steuerung der Leitfähigkeit umfaßt den zweiten Bereich vom zweiten Leitfähigkeitstyp, den dritten Bereich vom zweiten Leitfähigkeitstyp und eine erste leitende Schicht, die zwischen dem zweiten Bereich des zweiten Leitfähigkeitstypes und dem dritten Bereich des zweiten Leitfähigkeitstypes, getrennt durch einen Isolierfilm, auf der Hauptoberfläche des Substrates gebildet ist. Die erste Einrichtung zur Steuerung der Leitfähigkeit umfaßt damit eine Einrichtung mit Feldeffekt.
Da die komplementäre Halbleitereinrichtung die oben genannten Besonderheiten im Aufbau aufweist, wird die Isolierung der Einheiten durch Benutzung der Feldeffekteinheiten ausgeführt. Daher wird eine komplementäre Halbleitereinrichtung geschaffen, bei der die Fähigkeit zur Isolierung von Einheiten durch effektive Benutzung des Feld­ effektes verbessert wird.
In Übereinstimmung mit einer anderen Ausgestaltung der vorliegenden Erfindung weist die Feldeffekteinrichtung einen Feldeffekttransistor auf. Die zweite Einrichtung zur Steuerung der Leitfähigkeit umfaßt den dritten Bereich des zweiten Leitfähigkeitstypes, den zweiten Bereich des ersten Leitfähigkeitstypes und eine zweite leitende Schicht, die im Gebiet zwischen dem dritten Bereich des zweiten Leitfähigkeitstypes und dem zweiten Bereich des ersten Leitfähig­ keitstypes, getrennt durch einen Isolierfilm, auf der Hauptoberfläche des Substrates gebildet ist. Die erste leitende Schicht ist auf ein erstes Potential gelegt und der dritte Bereich des zweiten Leitfähigkeitstypes und die zweite leitende Schicht sind mit einem zweiten Potential verbunden.
Da die komplementäre Halbleitereinrichtung die oben beschriebenen Besonderheiten im Aufbau aufweist, wird das Gebiet zwischen dem ersten Bereich des ersten Leitfähigkeitstypes und dem zweiten Bereich des ersten Leitfähigkeitstypes durch den Feldeffekttransistor nicht leitend geschaltet und der Feldeffekttransistor zwischen dem ersten Bereich des zweiten Leitfähigkeitstypes und dem zweiten Bereich des zweiten Leitfähigkeitstypes wird nicht gebildet. Die Isolierung der Einheiten wird unter Benutzung des Feldeffekt­ transistors und der Einheit, die dieselbe Konfiguration wie der Transistor besitzt, ausgeführt. Daher wird eine komplementäre Halbleitereinrichtung geschaffen, bei der die Fähigkeit zur Isolierung von Einheiten verbessert werden kann, ohne einen hohen Grad der Integration zu verschlechtern.
In Übereinstimmung mit noch einer weiteren Ausgestaltung der vorliegenden Erfindung, umfaßt die komplementäre Halbleiterein­ richtung eine dritte Einheit zur Steuerung der Leitfähigkeit, die im Kontaktbereich zwischen dem ersten Bereich des ersten Leitfähig­ keitstypes und dem zweiten Bereich des zweiten Leitfähigkeitstypes auf dem Substrat gebildet ist.
Da die komplementäre Halbleitereinrichtung die oben beschriebenen Besonderheiten im Aufbau aufweist, wird die Isolierung der Einheiten durch drei Einrichtungen zur Steuerung der Leitfähigkeit ausgeführt. Damit wird eine komplementäre Halbleitereinrichtung mit erhöhter Fähigkeit zur Isolierung von Einheiten geschaffen.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigt
Fig. 1A einen Querschnitt einer komplementären Halbleiter­ einrichtung in Übereinstimmung mit einer ersten Ausführung der Erfindung;
Fig. 1B einen Querschnitt einer komplementären Halbleiter­ einrichtung in Übereinstimmung mit einer zweiten Ausführung der Erfindung;
Fig. 2 einen Querschnitt einer komplementären Halbleiter­ einrichtung in Übereinstimmung mit einer dritten Ausführung der Erfindung;
Fig. 3A bis 3C Querschnitte einer Einheit in verschiedenen Phasen eines Herstellungsverfahrens eines Einheiten islierenden Filmes mit herkömmlicher LOCOS-Methode;
Fig. 3D einen Querschnitt eines Einheiten isolierenden Bereiches, der sowohl unter Benutzung der konventionellen LOCOS-Methode, als auch der Methode einer Isolierung durch eine Abschirmelektrode gebildet wird;
Fig. 4 einen Querschnitt eines Einheiten isolierenden Bereiches unter Verwendung einer herkömmlichen Abschirmelektrode;
Fig. 5A einen Querschnitt eines Einheiten isolierenden Bereiches im Falle einer Anwendung der herkömmlichen Abschirmelektrode auf die Isolierung von vertieften Schichten (Wells) in einer Struktur aus zwei vertieften Schichten;
Fig. 5B eine graphische Darstellung, die den Zusammenhang zwischen einem Potential der Abschirmelektrode und einem Leckstrom zeigt; und
Fig. 6 einen Querschnitt eines Einheiten isolierenden Bereiches, der unter Verwendung von herkömmlicher Isolierung durch Abschirmelektroden zusammen mit Grabenisolierung gebildet wird.
Im folgenden wird ein Ausführungsbeispiel anhand der Fig. 1 beschrieben. Fig. 1A zeigt einen Querschnitt einer komplementären Halbleitereinrichtung in Übereinstimmung mit einer ersten Ausgestaltung der Erfindung. In Bezug auf die Fig. 1A umfaßt die komplementäre Halbleitereinrichtung in Übereinstimmung mit der Erfindung eine Einrichtung 101 auf einer P-Well, die auf der Hauptoberfläche einer P-Well 3 gebildet ist und eine Einrichtung 102 auf einer N-Well, die auf der Hauptoberfläche einer N-Well 2 gebildet ist. Die P-Well 3 und die N-Well 2 sind einander benachbart auf der Hauptoberfläche des Siliziumsubstrates vom P-Typ gebildet. Die Einrichtung 101 auf der P-Well umfaßt ein Diffusionsgebiet 8 vom N-Typ, das auf der Hauptoberfläche der P-Well 3 gebildet ist, ein Diffusiosgebiet 71 vom N-Typ, das auf der Hauptoberfläche der Kontaktstelle der P-Well 3 und der N-Well 2 gebildet ist, und eine Abschirmelektrode 52 zwischen der Diffusionszone 71 vom N-Typ und der Diffusionszone 8 vom N-Typ auf der Hauptoberfläche, abgetrennt durch einen Gateoxidfilm 4. Die Abschirmelektrode 52 ist auf ein vorgewähltes Potential (im weiteren Bias-Potential genannt) V BB oder das Massepotential Vss gelegt.
Die Einrichtung 102 auf der N-Well umfaßt eine Diffusionszone 9 vom P-Typ, die auf der Hauptoberfläche einer N-Well 2 gebildet ist, eine Diffusionszone 71 vom N-Typ (die auch von der Einrichtung auf der P-Well benutzt wird), die auf der Hauptoberfläche der Kontakt­ stelle der P-Well 3 und der N-Well 2 gebildet ist, und eine Abschirmelektrode 51 zwischen dem Diffusionsbereich 9 vom P-Typ und der Diffusionszone 71 vom N-Typ auf der Hauptoberfläche, abgetrennt durch einen Gateoxidfilm. Die Abschirmelektrode 51 und die Diffusionszone 71 vom N-Typ sind auf das Potential der Spannungs­ versorgung Vcc gelegt.
Da die Abschirmelektrode 52 auf der P-Well 3 auf das Potential V BB oder Vss gelegt ist, bildet sich eine Speicherschicht unterhalb der Abschirmelektrode 52. Daher ist ein Feldeffekttransistor 101 (diejenige Einheit auf der P-Well) mit dem Diffusionszonen 8 und 71 vom N-Typ als Source/Drain stets in einem sperrenden Zustand. Obwohl Diffusionsbereiche 9 vom P-Typ und 71 vom N-Typ, die Störstellen­ schichten verschiedener Typen darstellen, auf gegenüberliegenden Seiten der Abschirmelektrode 51 auf der N-Well existieren, wird kein Feldeffekttransistor gebildet, da die Arten der Diffusionsgebiete verschieden sind. Daher wird ein Leckpfad nicht erzeugt. Die Schwellenspannung der Abschirmelektrode 52 kann im voraus bestimmt werden. Falls das Massepotential Vss, das zu keiner Speicherschicht führt, ausgewählt wird, wird der Leckpfad daher nicht erzeugt.
Zusätzlich kann die Abmessung des die Einheit isolierenden Bereiches (der durch "a" bezeichnete Abschnitt in der Figur) kleiner als 5 µm sein. Eine Störstellenkonzentration der P-Well Schicht 3 beträgt ungefähr 1916 - 1017/cm3 und eine Störstellenkonzentration der N-Well 2 beträgt ungefähr 1016 - 1017/cm3.
Die Fig. 1B zeigt einen Querschnitt einer komplementären Halb­ leitereinrichtung in Übereinstimmung mit einer zweiten Ausgestaltung der Erfindung. In Bezug auf die Fig. 1B unterscheidet sich diese Einrichtung von der in Fig. 1A dadurch, daß ein Diffusionsbereich auf der Hauptoberfläche an der Kontaktstelle von einer P-Well 3 und einer N-Well 2 vom P-Typ ist. Da andere Bestandteile die gleichen wie in Fig. 1A sind, werden dieselben Bezugszeichen für die entsprechenden Bestandteile verwendet und einer Beschreibung derselben unterlassen. Da eine Speicherschicht gegenüber einer Abschirmelektrode 51 auf der N-Well gebildet wird, ist der Feldeffekttransistor (eine Einrichtung auf der N-Well), der Diffusionszonen 9 und 72 vom P-Typ als Source/Drain besitzt, stets in einem sperrenden Zustand. Da sich Störstellenschichten mit verschiedenen Arten von Diffusionsschichten auf gegenüberliegenden Seiten der Abschirmelektrode 52, die auf der P-Well 3 gebildet ist, befinden, bildet die Einheit 101 auf der P-Well keinen Feldeffekt­ transistor, wodurch ein Leckpfad nicht gebildet wird. In diesem Falle sind Störstellenkonzentration und die Breite der die Einheit isolierenden Region ebenfalls dieselben wie jene in Fig. 1A.
Die Fig. 2 stellt einen Querschnitt einer komplementären Halb­ leitereinrichtung in Übereinstimmung mit einer dritten Ausgestaltung der Erfindung dar. Wie in Fig. 2 gezeigt, umfaßt die komplementäre Halbleitereinrichtung in Übereinstimmung mit einer dritten Ausgestaltung der Erfindung eine Einheit 101 auf einer P-Well, die auf der Hauptoberfläche einer P-Well 3 gebildet ist, eine Einheit 102 auf einer N-Well, die auf auf der Hauptoberfläche einer N-Well gebildet ist, und eine Abschirmelektrode 53, die auf der Haupt­ oberfläche an der Kontaktstelle der P-Well 3 und der N-Well 2 gebildet ist. Die Einrichtung 101 auf der P-Well umfaßt ein Diffusionsgebiet 8 vom N-Typ und ein Diffusionsgebiet 72 vom P-Typ, die auf der Hauptoberfläche einer P-Well 3 gebildet sind, und eine Feldelektrode 52, die auf der Oberfläche zwischen dem Diffusions­ gebiet 8 vom N-Typ und dem Diffusionsgebiet 72 von P-Typ, getrennt durch einen isolierenden Film, gebildet ist. Die Einrichtung 102 auf der N-Well umfaßt eine Diffusionszone 9 vom P-Typ und dem Diffusionsbereich 71 von N-Typ, die auf der Hauptoberfläche der N-Well 2 gebildet sind, und eine Abschirmelektrode 51, die auf der Oberfläche zwischen dem Diffusionsbereich 9 vom P-Typ und dem Diffusionsbereich 71 vom N-Typ, getrennt durch einen Gateoxidfilm 4, gebildet ist. Die Abschirmelektrode 52 ist auf das Massepotential Vss, die Abschirmelektrode 53 auf das Massepotential Vss oder das Potential der Versorgungsspannung Vcc und die Abschirmelektrode und die Diffusionszone 71 vom N-Typ sind auf die Versorgungsspannung Vcc gelegt. Das Siliziumsubstrat 1 vom P-Typ, die P-Well 3 und die Diffusionszone 72 vom P-Typ sind auf ein Substrat-Bias-Potential V BB gelegt. Die N-Well 2 ist mit der Versorgungsspannung Vcc verbunden.
Da die beiden Abschirmelektroden 51 und 52 Diffusionsschichten unterschiedlichen Typs auf gegenüberliegenden Seiten in der komplementären Halbleitereinrichtung wie in Fig. 2 gezeigt, auf­ weisen, wird der Leckpfad durch einen Feldeffekttransistor nicht ausgebildet. Ferner existieren Diffusionsschichten 71 und 72 verschiedenen Types, die zwischen der P-Well 3 und dem Diffusions­ bereich 9 von P-Typ bzw. zwwischen der N-Well 2 und dem Diffusions­ bereich 8 von N-Typ gebildet sind, so daß der Leckpfad nicht gebildet wird. Daher kann die Isolierung der Einheit zwischen der P-Well 3 und der N-Well 2 zuverlässig ausgeführt werden.
In Fig. 2 ist der Diffusionsbereich 71 vom N-Typ mit der Versorgungsspannung Vcc verbunden und der Diffusionsbereich 72 vom P-Typ in der P-Well 3 ist auf das Potential V BB des Substrates gelegt. Daher ergibt sich ein Effekt, der den Betrieb der komplementären Halbleitereinheit stabilisiert. Die Abschirmelektroden 51, 52 und 53 werden im selben Prozeß hergestellt. Daher werden der Diffusionsbereich 71 von N-Typ und der Diffusionsbereich 72 vom P-Typ unter Verwendung von Abschirmelektroden 51, 52 und 53 als Masken durch eine Selbstausrichtmethode gebildet. Es ist nicht notwendig, wie herkömmlich eine Maske für die Herstellung des Diffusions­ bereiches vom N-Typ zu bilden und es ist ebenfalls nicht notwendig, wie herkömmlich eine andere Maske für die Herstellung des Diffusionsbereiches vom P-Typ zu bilden. Daher ist es möglich, eine komplementäre Halbleitereinrichtung zu erzeugen, bei der die Isolierung der Einheiten perfekt erfolgen kann und deren Herstellungsmethode einfach ist.
In der oben beschriebenen Ausführung wurde der Abstand zwischen der Abschirmelektrode und den auf gegenüberliegenden Seiten befindlichen Diffusionsschichten nicht im einzelnen definiert. Ein Transistor zur Isolierung von Feldabschirmungen kann nach dem sogenannten Offsetfeldeffekttransistor (offset Type field effect transistor) gebildet werden, bei dem die Abschirmelektrode einen Abstand zu den Störstellendiffusionsgebieten, die auf gegenüberliegenden Seiten von dieser gebildet sind, aufweisen. In diesem Falle wird die Schwelle des Feldeffekttransistors groß und es ist möglich, Einheitsisolation und Isolation der Wells auszuführen, was zu einer starken Rauschunterdrückung und einer excellenten Isolations­ fähigkeit führt.
Mit der vorliegenden Erfindung wird eine komplementäre Halbleiter­ einrichtung geschaffen, die einen Bereich vom P-Typ und hierzu benachbart einen Bereich vom N-Typ aufweist, bei der eine Leit­ fähigkeitssteuerung in jedem Bereich durch einen Feldeffekt erfolgt, so daß der Bereich des P-Types und der Bereich der Diffusionsschicht vom P-Typ im Bereich des N-Types nicht leitend verbunden werden, und der Bereich des N-Types und der Bereich der Diffusionsschicht vom N-Typ im Bereich des P-Types nicht leitend verbunden werden. Dadurch ist es möglich, Einheiten an der Kontaktstelle in der komplementären Halbleitereinrichtung unter Verwendung einer Abschirmelektrode, die miniaturisiert werden kann, zu isolieren. Damit ist es möglich, eine komplementäre Halbleitereinrichtung zu schaffen, bei der die Isolierung von vertieften Schichten zuverlässig in einem miniaturisierten LSI (large scale integrated circuit) durchgeführt und bei dem die Breite der die Einheit isolierenden Region einfach bestimmt werden kann.

Claims (23)

1. Komplementäre Halbleitereinrichtung mit einem ersten Gebiet (3) eines ersten Leitfähigkeitstypes, das auf der Hauptoberfläche eines Substrates (1) gebildet ist, und einem zu diesem ersten Bereich (3) eines ersten Leitfähigkeitstypen benachbarten ersten Bereich (2) eines zweiten Leitfähigkeitstypes, der verschieden ist vom ersten Leitfähigkeitstyp, gekennzeichnet durch einen zweiten Bereich (8) des zweiten Leitfähigkeitstypes, der im ersten Bereich (3) des ersten Leitfähigkeitstypes gebildet ist, einen zweiten Bereich (9) des ersten Leitfähigkeitstypes, der im ersten Bereich (2) des zweiten Leitfähigkeitstypes gebildet ist, eine erste Einrichtung (101) zur Steuerung der Leitfähigkeit, die auf dem ersten Bereich (3) des ersten Leitfähigkeitstypes gebildet ist und einen Feldeffekt zur Verhinderung einer leitenden Verbindung zwischen dem ersten Bereich (2) des zweiten Leitfähigkeitstypes und dem zweiten Bereich (8) des zweiten Leitfähigkeitstypes benutzt, eine zweite Einrichtung (102) zur Steuerung der Leitfähigkeit, die auf dem ersten Bereich (2) des zweiten Leitfähigkeitstypes gebildet ist und einen Feldeffekt zur Verhinderung einer leitenden Verbindung zwischen dem ersten Bereich (3) des ersten Leitfähigkeitstypes und dem zweiten Bereich (9) des ersten Leitfähigkeitstypes benutzt.
2. Komplementäre Halbleitereinrichtung nach Anspruch 1, gekennzeichnet durch einen Bereich (71) eines dritten Leitfähig­ keitstypes, der an der Kontaktstelle des ersten Bereiches (3) vom ersten Leitfähigkeitstyp mit dem ersten Bereich (2) vom zweiten Leitfähigkeitstyp auf der Hauptoberfläche des Substrates (1) gebildet ist.
3. Komplementäre Halbleitereinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der Bereich (71) des dritten Leitfähigkeitstypes einen dritten Bereich des zweiten Leitfähigkeitstypes aufweist.
4. Komplementäre Halbleitereinrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die erste Einrichtung (101) zur Steuerung der Leitfähigkeit einen zweiten Bereich (8) des zweiten Leitfähigkeitstypes, einen dritten Bereich (71) des zweiten Leitfähigkeitstypes und eine erste leitende Schicht 652), die im Bereich zwischen dem zweiten Bereich (8) des zweiten Leitfähigkeitstypes und den dritten Bereich (71) des zweiten Leitfähigkeitstypes auf der Hauptoberfläche des Substrates (1), getrennt durch einen isolierenden Film, gebildet ist, umfaßt.
5. Komplementäre Halbleitereinrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die erste Einrichtung (101) zur Steuerung der Leitfähigkeit eine Feldeffekteinrichtung umfaßt.
6. Komplementäre Halbleitereinrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Feldeffekteinrichtung einen Feldeffekttransistor umfaßt.
7. Komplementäre Halbleitereinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die zweite Einrichtung (102) zur Steuerung der Leitfähigkeit einen dritten Bereich (71) des zweiten Leitfähigkeitstypes einen zweiten Bereich (9) des ersten Leitfähigkeitstypes, und eine zweite leitende Schicht (51), die im Bereich zwischen dem dritten Bereich (71) des zweiten Leitfähigkeitstypes und dem zweiten Bereich (9) des ersten Leitfähigkeitstypes auf der Hauptoberfläche des Substrates (1), getrennt durch einen isolierenden Film, gebildet ist, umfaßt.
8. Komplementäre Halbleitereinrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die erste leitende Schicht (52) auf ein erstes Potential gelegt ist und der dritte Bereich (71) des zweiten Leitfähigkeitstypes und die zweite leitende Schicht (51) mit einem zweiten Potential verbunden sind.
9. Komplementäre Halbleitereinrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die erste leitende Schicht (52) und die zweite leitende Schicht (51) aus Polysilizium bestehen.
10. Komplementäre Halbleitereinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der Bereich (72) des dritten Leitfähigkeitstypes einen dritten Bereich des ersten Leitfähigkeitstypes aufweist.
11. Komplementäre Halbleitereinrichtung nach Anspruch 10, dadurch gekennzeichnet, daß die zweite Einrichtung (102) zur Steuerung der Leitfähigkeit den dritten Bereich (72) des ersten Leitfähigkeitstypes, den zweiten Bereich (9) des ersten Leitfähigkeitstypes und eine zweite leitende Schicht (51), die im Bereich zwischen dem dritten Bereich (72) des ersten Leitfähigkeitstypes und dem zweiten Bereich (9) des ersten Leitfähigkeitstypes auf der Hauptoberfläche des Substrates (1), getrennt durch einen isolierenden Film, gebildet ist, umfaßt.
12. Komplementäre Halbleitereinrichtung nach Anspruch 11, dadurch gekennzeichnet, daß die zweite Einrichtung (102) zur Steuerung der Leitfähigkeit eine Feldeffekteinrichtung umfaßt.
13. Komplementäre Halbleitereinrichtung nach Anspruch 12, dadurch gekennzeichnet, daß die Feldeffekteinrichtung einen Feldeffekttransistor umfaßt.
14. Komplementäre Halbleitereinrichtung nach Anspruch 13, wobei die erste Einrichtung (101) zur Steuerung der Leitfähigkeit einen dritten Bereich (72) des ersten Leitfähigkeitstypes einen zweiten Bereich (8) des zweiten Leitfähigkeitstypes und eine erste leitende Schicht (52), die im Bereich zwischen dem dritten Bereich (72) des ersten Leitfähigkeitstypes und dem zweiten Bereich (8) des zweiten Leitfähigkeitstypes auf der Hauptoberfläche des Substrates (1), getrennt durch einen isolierenden Film, gebildet ist, umfaßt.
15. Komplementäre Halbleitereinrichtung nach Anspruch 14, dadurch gekennzeichnet, daß die erste leitende Schicht (52) auf ein erstes Potential gelegt ist, die zweite leitende Schicht (51) mit einem zweite Potential verbunden ist und der dritte Bereich (72) des ersten Leitfähigkeitstypes auf ein drittes Potential gelegt ist.
16. Komplementäre Halbleitereinrichtung nach Anspruch 15, dadurch gekennzeichnet, daß die erste leitende Schicht (52) und die zweite leitende Schicht (51) aus Polysilizium bestehen.
17. Komplementäre Halbleitereinrichtung nach Anspruch 1 gekennzeichnet durch eine dritte Einrichtung zur Steuerung der Leitfähigkeit im Gebiet zwischen dem ersten Bereich (3) des ersten Leitfähigkeitstypes und dem ersten Bereich des zweiten Leitfähigkeitstypes auf dem Substrat (1).
18. Komplementäre Halbleitereinrichtung nach Anspruch 17, gekennzeichnet durch einen dritten Bereich (72) des ersten Leitfähigkeitstypes, der zwischen dem zweiten Bereich (8) des zweiten Leitfähigkeitstypes und dem ersten Bereich (2) des zweiten Leitfähigkeitstypes auf der Hauptoberfläche des Substrates (1) gebildet ist, und einen dritten Bereich (71) des zweiten Leitfähigkeitstypes, der zwischen dem ersten Bereich (3) des ersten Leitfähigkeitstypes und dem zweiten Bereich (9) des ersten Leitfähigkeitstypes auf der Hauptoberfläche des Substrates (1) gebildet ist.
19. Komplementäre Halbleitereinrichtung nach Anspruch 18, dadurch gekennzeichnet, daß eine erste Einrichtung (101) zur Steuerung der Leitfähigkeit das zweite Gebiet (8) des zweiten Leitfähigkeitstypes, den dritten Bereich (72) des ersten Leitfähigkeitstypes und eine dritte leitende Schicht (52), die im Gebiet zwischen dem zweiten Bereich (8) des zweiten Leitfähigkeitstypes und dem dritten Bereich (72) des ersten Leitfähigkeitstypes auf der Hauptoberfläche des Substrates (1), getrennt durch einen Isolierfilm, gebildet ist, umfaßt, und eine zweite Einrichtung (102) zur Steuerung der Leitfähigkeit das dritte Gebiet (71) des zweiten Leitfähigkeitstypes, den zweiten Bereich (9) des ersten Leitfähigkeitstypes und eine vierte leitende Schicht (51), die im Gebiet zwischen dem dritten Bereich (71) des zweiten Leitfähigkeitsbereiches und dem zweiten Bereich (9) des erstenLeitfähigkeitstypes auf der Hauptoberfläche des Substrates (1), getrennt durch einen Isolierfilm, gebildet ist, umfaßt, und eine dritte Einrichtung zur Steuerung der Leitfähigkeit den dritten Bereich (72) des ersten Leitfähigkeits­ types, den dritten Bereich (71) des zweiten Leitfähigkeitstypes und eine fünfte leitende Schicht (53), die im Gebiet zwischen dem dritten Bereich (72) des ersten Leitfähigkeitstypes und dem dritten Bereich des zweiten Leitfähigkeitstypes auf der Haupt­ oberfläche des Substrates (1), getrennt durch einen Isolierfilm, gebildet ist, umfaßt.
20. Komplementäre Halbleitereinrichtung nach Anspruch 19, dadurch gekennzeichnet, daß die erste (101), zweite (102) und dritte Einrichtung zur Steuerung der Leitfähigkeit jeweils eine Feldeffekteinrichtung aufweisen.
21. Komplementäre Halbleitereinrichtung nach Anspruch 20, dadurch gekennzeichnet, daß die erste (101), zweite (102) und dritte Einrichtung zur Steuerung der Leitfähigkeit jeweils einen Feldeffekttransistor aufweisen.
22. Komplementäre Halbleitereinrichtung nach Anspruch 21, dadurch gekennzeichnet, daß die dritte leitende Schicht (52) auf ein erstes Potential gelegt ist, die vierte leitende Schicht (51) mit einem zweiten Potential verbunden ist, die fünfte leitende Schicht (53) auf das erste Potential gelegt ist und der dritte Bereich (71) des zweiten Leitfähigkeitstypes mit dem zweiten Potential verbunden ist.
23. Komplementäre Halbleitereinrichtung nach Anspruch 21, dadurch gekennzeichnet, daß die dritte leitende Schicht (52) auf ein erstes Potential gelegt ist, die vierte leitende Schicht (51) mit einem zweiten Potential verbunden ist, die fünfte leitende Schicht (53) auf das zweite Potential gelegt ist und der dritte Bereich (71) des zweiten Leitfähigkeitstypes mit dem zweiten Potential verbunden ist.
DE3932445A 1988-09-29 1989-09-28 Komplementäre Halbleitereinrichtung mit einem verbesserten Isolationsbereich Expired - Fee Related DE3932445C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24767388 1988-09-29

Publications (2)

Publication Number Publication Date
DE3932445A1 true DE3932445A1 (de) 1990-04-05
DE3932445C2 DE3932445C2 (de) 1994-02-10

Family

ID=17166956

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3932445A Expired - Fee Related DE3932445C2 (de) 1988-09-29 1989-09-28 Komplementäre Halbleitereinrichtung mit einem verbesserten Isolationsbereich

Country Status (3)

Country Link
US (1) US5097310A (de)
JP (1) JPH02168666A (de)
DE (1) DE3932445C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0755072A1 (de) * 1995-07-20 1997-01-22 Siemens Aktiengesellschaft CMOS-Schaltung mit Feldplatte und Verfahren zur Herstellung

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2754072B2 (ja) * 1990-02-07 1998-05-20 三菱電機株式会社 半導体装置の入力回路
JPH05109886A (ja) * 1991-10-17 1993-04-30 N M B Semiconductor:Kk フイールドシールド分離構造の半導体装置およびその製造方法
US5498898A (en) * 1993-12-28 1996-03-12 Nippon Steel Corporation Semiconductor device using element isolation by field shield
JPH08288379A (ja) * 1995-02-17 1996-11-01 Nippon Steel Corp 半導体装置及びその製造方法
US5859466A (en) * 1995-06-07 1999-01-12 Nippon Steel Semiconductor Corporation Semiconductor device having a field-shield device isolation structure and method for making thereof
JP3068439B2 (ja) * 1995-06-07 2000-07-24 日本ファウンドリー株式会社 半導体装置およびその製造方法
US6133077A (en) 1998-01-13 2000-10-17 Lsi Logic Corporation Formation of high-voltage and low-voltage devices on a semiconductor substrate
US6093585A (en) * 1998-05-08 2000-07-25 Lsi Logic Corporation High voltage tolerant thin film transistor
US6570212B1 (en) * 2000-05-24 2003-05-27 Lattice Semiconductor Corporation Complementary avalanche injection EEPROM cell

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2625576A1 (de) * 1975-06-11 1976-12-30 Rca Corp Integrierte schaltungsvorrichtung
JPS60169163A (ja) * 1984-02-13 1985-09-02 Hitachi Ltd 半導体装置
US4561170A (en) * 1984-07-02 1985-12-31 Texas Instruments Incorporated Method of making field-plate isolated CMOS devices
JPS61290753A (ja) * 1985-06-19 1986-12-20 Nippon Telegr & Teleph Corp <Ntt> 相補形ｍｉｓ半導体集積回路装置
JPS62190869A (ja) * 1986-02-18 1987-08-21 Matsushita Electronics Corp 半導体記憶装置
DE3842749A1 (de) * 1987-12-21 1989-07-06 United Technologies Corp Verfahren zum herstellen einer integrierten schaltung
JPH0647437A (ja) * 1992-07-22 1994-02-22 Nisshin Steel Co Ltd コイルカーの保護装置
JPH0679740A (ja) * 1992-09-01 1994-03-22 Kawasaki Heavy Ind Ltd 複合材製品の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4684971A (en) * 1981-03-13 1987-08-04 American Telephone And Telegraph Company, At&T Bell Laboratories Ion implanted CMOS devices
JPS5873147A (ja) * 1981-10-27 1983-05-02 Mitsubishi Electric Corp 半導体集積回路装置
DE3220250A1 (de) * 1982-05-28 1983-12-01 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement mit planarstruktur
JPS6010662A (ja) * 1983-06-30 1985-01-19 Fujitsu Ltd 半導体記憶装置
US4519126A (en) * 1983-12-12 1985-05-28 Rca Corporation Method of fabricating high speed CMOS devices
JPS60160651A (ja) * 1984-01-31 1985-08-22 Hitachi Ltd 半導体装置
JPS60186057A (ja) * 1984-03-05 1985-09-21 Sharp Corp Ｐν接合のための静電シ−ルドを備えた半導体装置
JPS60223154A (ja) * 1984-04-20 1985-11-07 Hitachi Ltd 半導体装置
US4599792A (en) * 1984-06-15 1986-07-15 International Business Machines Corporation Buried field shield for an integrated circuit
US4577391A (en) * 1984-07-27 1986-03-25 Monolithic Memories, Inc. Method of manufacturing CMOS devices
US4646124A (en) * 1984-07-30 1987-02-24 Sprague Electric Company Level shifting BIMOS integrated circuit
JPS61105862A (ja) * 1984-10-30 1986-05-23 Toshiba Corp 半導体装置
JPS62143476A (ja) * 1985-12-18 1987-06-26 Fujitsu Ltd 半導体記憶装置
US4829359A (en) * 1987-05-29 1989-05-09 Harris Corp. CMOS device having reduced spacing between N and P channel
JPS6410656A (en) * 1987-07-03 1989-01-13 Hitachi Ltd Complementary type semiconductor device
US4771014A (en) * 1987-09-18 1988-09-13 Sgs-Thomson Microelectronics, Inc. Process for manufacturing LDD CMOS devices
JPH07120705B2 (ja) * 1987-11-17 1995-12-20 三菱電機株式会社 素子間分離領域を有する半導体装置の製造方法
JPH01140761A (ja) * 1987-11-27 1989-06-01 Nec Corp 半導体装置
US4864379A (en) * 1988-05-20 1989-09-05 General Electric Company Bipolar transistor with field shields
JPH0286163A (ja) * 1988-09-22 1990-03-27 Hitachi Ltd 半導体装置およびその製造方法
US4876213A (en) * 1988-10-31 1989-10-24 Motorola, Inc. Salicided source/drain structure

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2625576A1 (de) * 1975-06-11 1976-12-30 Rca Corp Integrierte schaltungsvorrichtung
JPS60169163A (ja) * 1984-02-13 1985-09-02 Hitachi Ltd 半導体装置
US4561170A (en) * 1984-07-02 1985-12-31 Texas Instruments Incorporated Method of making field-plate isolated CMOS devices
JPS61290753A (ja) * 1985-06-19 1986-12-20 Nippon Telegr & Teleph Corp <Ntt> 相補形ｍｉｓ半導体集積回路装置
JPS62190869A (ja) * 1986-02-18 1987-08-21 Matsushita Electronics Corp 半導体記憶装置
DE3842749A1 (de) * 1987-12-21 1989-07-06 United Technologies Corp Verfahren zum herstellen einer integrierten schaltung
JPH0647437A (ja) * 1992-07-22 1994-02-22 Nisshin Steel Co Ltd コイルカーの保護装置
JPH0679740A (ja) * 1992-09-01 1994-03-22 Kawasaki Heavy Ind Ltd 複合材製品の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE Circuits and Devices Magazin, Nov. 1985, S. 6-12 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0755072A1 (de) * 1995-07-20 1997-01-22 Siemens Aktiengesellschaft CMOS-Schaltung mit Feldplatte und Verfahren zur Herstellung
DE19526568C1 (de) * 1995-07-20 1997-01-30 Siemens Ag Integrierter Schaltkreis mit CMOS-Schaltung und Verfahren zur Herstellung von isolierten, aktiven Bereichen einer CMOS-Schaltung

Also Published As

Publication number Publication date
JPH02168666A (ja) 1990-06-28
US5097310A (en) 1992-03-17
DE3932445C2 (de) 1994-02-10

Similar Documents

Publication Publication Date Title
DE4136406B4 (de) Verfahren zur Herstellung einer CMOS-Halbleitereinrichtung
DE4233236C2 (de) Halbleitereinrichtung mit einem Wannenbereich für einen MOS-Transistor und Herstellungsverfahren dafür
DE2930630C2 (de) Halbleiterbauelement sowie Verfahren zu seiner Herstellung
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE3709708C2 (de) Halbleitervorrichtung sowie Verfahren zur Herstellung eines Feldeffekttransistors
DE10331541A1 (de) Halbleiterbaugruppe und Herstellungsverfahren dafür
DE2707652A1 (de) Verfahren zur bildung von kanalsperren entgegengesetzter leitungstypen im zwischenbereich zwischen zwei mos-bauelementen zugeordneten zonen eines siliziumsubstrats
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE19520958C2 (de) Halbleitervorrichtung mit Wannenbereichen und Verfahren zur Herstellung der Halbleitervorrichtung
DE3937502A1 (de) Halbleitervorrichtung mit einem feldabschirmelement und verfahren zu deren herstellung
DE2903534A1 (de) Feldeffekttransistor
DE2335333B1 (de) Verfahren zur Herstellung von einer Anordnung mit Feldeffekttransistoren in Komplementaer-MOS-Technik
DE3930016C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE10310537A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE4114000C2 (de) Halbleitereinrichtung und Herstellungsverfahren dafür
DE19705302B4 (de) Verfahren zum Bilden von MOS- und Bipolartransistoren
DE4444686B4 (de) Halbleiterbauelement mit MOS-Transistor und Verfahren zu seiner Herstellung
DE60028847T2 (de) Verfahren mit reduzierter Maskenzahl für die Herstellung von Mischsspannung-CMOS mit Hochleistung-Transistoren und -I/O Transistoren von hoher Zuverlässigkeit
DE2902368A1 (de) Komplementaer-mos-inverter
DE19546364A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE4139039A1 (de) Halbleitervorrichtung
DE3932445C2 (de) Komplementäre Halbleitereinrichtung mit einem verbesserten Isolationsbereich
DE3142448C2 (de) MOS-Transistor und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/76

D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8328 Change in the person/name/address of the agent

Representative=s name: PRUFER & PARTNER GBR, 81545 MUENCHEN

8339 Ceased/non-payment of the annual fee