DE102008006524A1 - Finnenverbindung für Multi-Gate-Feldeffekt-Transistoren - Google Patents

Finnenverbindung für Multi-Gate-Feldeffekt-Transistoren Download PDF

Info

Publication number
DE102008006524A1
DE102008006524A1 DE102008006524A DE102008006524A DE102008006524A1 DE 102008006524 A1 DE102008006524 A1 DE 102008006524A1 DE 102008006524 A DE102008006524 A DE 102008006524A DE 102008006524 A DE102008006524 A DE 102008006524A DE 102008006524 A1 DE102008006524 A1 DE 102008006524A1
Authority
DE
Germany
Prior art keywords
fins
contact area
finns
substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008006524A
Other languages
English (en)
Other versions
DE102008006524B4 (de
Inventor
Harald Gossner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102008006524A1 publication Critical patent/DE102008006524A1/de
Application granted granted Critical
Publication of DE102008006524B4 publication Critical patent/DE102008006524B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

Eine Vorrichtung (100) umfasst einen ersten Feldeffekttransistor (20) mit einem ersten Source-Kontaktbereich (101), einem ersten Drain-Kontaktbereich (122) und einer ersten Menge von Finnen (104), welche auf ein Substrat aufgebracht sind, wobei ein erstes Gate (105) auf die erste Menge der Finnen (104) aufgebracht ist. Der erste Source-Kontaktbereich (101) ist mit ersten Enden (50) der ersten Menge der Finnen (104) gekoppelt. Die Vorrichtung (100) umfasst darüber hinaus einen zweiten Feldeffekttransistor (40) mit einem zweiten Source-Kontaktbereich (124), einem zweiten Drain-Kontaktbereich (111) und einer zweiten Menge von Finnen (114), welche auf das Substrat aufgebracht sind, wobei ein zweites Gate (115) auf die zweite Menge der Finnen (114) aufgebracht ist. Schließlich umfasst die Vorrichtung (100) einen Verbindungskontaktbereich (120), welcher auf das Substrat aufgebracht ist, den ersten Drain-Kontaktbereich (122) und den zweiten Source-Kontaktbereich (124) elektrisch koppelt und mit der ersten Menge der Finnen (104) und mit der zweiten Menge der Finnen (114) zusammenstößt.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft im Allgemeinen Halbleiterschaltungen, welche Multi-Gate-Feldeffekt-Transistoren umfassen.
  • HINTERGRUND
  • Multi-Gate-Feldeffekt-Transistoren werden oft für Anwendungen entworfen, wobei Schaltungen mit verkleinerten oder extrem kleinen Einrichtungen eingesetzt werden. Schaltungen, welche Multi-Gate-Feldeffekt-Transistoren einsetzen, weisen große Source/Drain-Kontaktbereiche auf.
  • Die vorliegende Erfindung betrifft eine Vorrichtung nach Anspruch 1, 7 oder 13 und ein Verfahren nach Anspruch 14. Die abhängigen Ansprüche definieren vorteilhafte und bevorzugte Ausführungsformen der vorliegenden Erfindung.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1A stellt eine Draufsicht einer Vorrichtung gemäß einer erfindungsgemäßen Ausführungsform dar, wobei ein gemeinsam genutzter Source/Drain-Bereich dargestellt ist.
  • 1B stellt eine Perspektivdarstellung eines Querschnitts der in 1A dargestellten Schaltung gemäß einer erfindungsgemäßen Ausführungsform dar.
  • 2 stellt eine Draufsicht einer Vorrichtung gemäß einer erfindungsgemäßen Ausführungsform dar, wobei eine Finnenverbindung dargestellt ist.
  • 3 stellt eine Draufsicht einer Vorrichtung gemäß einer erfindungsgemäßen Ausführungsform dar, wobei ein gemeinsam genutzter Source/Drain-Bereich wie in 1A mit epitaktisch gewachsenem Silicium zwischen den Finnen dargestellt ist.
  • 4 stellt eine Draufsicht einer Vorrichtung gemäß einer erfindungsgemäßen Ausführungsform dar, wobei gemeinsam genutzte Source/Drain-Bereiche und gemeinsam genutzte Gates dargestellt sind.
  • 5 stellt eine Draufsicht einer Vorrichtung gemäß einer erfindungsgemäßen Ausführungsform dar, wobei eine Finnenverbindung dargestellt ist.
  • 6 stellt eine Draufsicht einer Vorrichtung gemäß einer erfindungsgemäßen Ausführungsform dar, wobei eine Finnenverbindung mit Kontaktelementen dargestellt ist.
  • 7 stellt eine Draufsicht einer Vorrichtung gemäß einer erfindungsgemäßen Ausführungsform dar, wobei gemeinsam genutzte Source/Drain-Bereiche von gestapelten Transistoren dargestellt sind, welche einen Teil der gemeinsamen Finne verwenden.
  • 8 stellt ein Verfahren zur Herstellung einer Finnenverbindung gemäß einer erfindungsgemäßen Ausführungsform dar.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende detaillierte Beschreibung bezieht sich auf die beigefügten Zeichnungen, wobei beispielhaft spezielle Details und Ausführungen der vorliegenden Erfindung dargestellt sind. Diese Ausführungsformen sind in einer ausreichenden Detailtiefe beschrieben, damit ein Fachmann die Erfindung ausführen kann. Es gibt weitere nicht dargestellte Ausführungsformen und es können strukturelle, logische und elektrische Veränderungen vorgenommen werden, ohne den Umfang der vorliegenden Erfindung zu verlassen. Die verschiedenen beschriebenen Ausführungsformen schließen sich nicht notwendigerweise gegenseitig aus, da einige Ausführungsformen mit einer oder mit mehreren anderen Ausführungsformen kombiniert werden können, so dass sich daraus neue Ausführungsformen ergeben. Der unbestimmte Artikel (z. B. "ein"), wie er hier verwendet wird, ist nicht als Zahl zu verstehen, sondern im Sinn von mindestens ein zu verstehen. Der Begriff "oder", wie er hier verwendet wird, ist als nicht exklusives Oder zu verstehen, so dass „A oder B", „A, aber nicht B", „B, aber nicht A", und „A und B" umfasst, wenn es nicht anders beschrieben ist.
  • In der folgenden Beschreibung werden die Begriffe "Wafer" und "Substrat" in einer austauschbaren Weise verwendet, um allgemein irgendeine Struktur zu bezeichnen, auf welcher integrierte Schaltungen ausgebildet sind, wobei dabei diese Strukturen auch während verschiedener Phasen einer Herstellung von integrierten Schaltungen gemeint sind. Der Begriff "Substrat" soll auch einen Halbleiter-Wafer umfassen. Der Begriff "Substrat" wird auch verwendet, um Halbleiterstrukturen während einer Bearbeitung zu bezeichnen, und kann andere Schichten oder Layer umfassen, welche darauf hergestellt worden sind. Sowohl der Begriff "Wafer" als auch der Begriff "Substrat" umfasst dotierte und nicht dotierte Halbleiter, epitaktisch gewachsene Halbleiterschichten, welche sich auf einem Grundhalbleiter oder Isolator befinden, wie auch andere Halbleiterstrukturen, welche dem Fachmann bekannt sind.
  • Der Begriff "Multi-Gate-Feldeffekt-Transistor" (MuGFET) wird hier austauschbar mit FinFET für die allgemeine Klasse von Halbleitervorrichtungen mit nicht planaren Feldeffekttransistoren, welche auf Finnen bzw. Rippen eines Halbleitermaterials ausgebildet sind, verwendet.
  • Der Begriff "Leiter" wird hier derart verstanden, dass er im Allgemeinen Halbleiter vom N-Typ und vom P-Typ umfasst, und der Begriff "Isolator" oder "Dielektrikum" ist hier derart definiert, dass er jegliches Material umfasst, dessen elektrische Leitfähigkeit geringer als diejenige der Materialien ist, welche als "Leiter" bezeichnet werden.
  • Der Begriff "Kontaktbereich" wird hier derart verstanden, dass er einen Bereich umfasst, welcher bezüglich anderer Vorrichtungen, Schaltungen oder Referenzpotenzialquellen für eine elektrische Verbindung sorgt.
  • Die folgende Offenbarung betrifft im Allgemeinen eine Struktur bzw. einen Betrieb einer Struktur, welche mehrere Schaltungsblöcke einsetzt, wobei einige davon MuGFET-Vorrichtungen umfassen. MuGFET-Vorrichtungen werden typischerweise über einem vergrabenen Oxidbereich eines einfachen Substrats ausgebildet und durch das Substrat gehalten. Da die MuGFET-Vorrichtungen elektrisch von dem Substrat und voneinander isoliert sind, indem sie auf dem vergrabenen Oxidbereich ausgebildet sind, können individuelle Vorrichtungen mit verschiedenen Quellen eines Referenzpotenzials und mit verschiedenen Spannungsversorgungen verbunden sein. Andere Halbleitervorrichtungen und Schaltungsblöcke können auch in den Kontaktbereichen davon, welche nicht durch den vergrabenen Oxidbereich isoliert sind, über dem Substrat ausgebildet werden und durch das Substrat gehalten werden. Die verschiedenen Schaltungsblöcke können durch ein geeignetes Kopplungselement, ein Kopplungsnetzwerk oder einen Verbindungskontaktbereich miteinander verbunden sein, obwohl sie betriebsfähig mit verschiedenen Quellen eines Referenzpotenzials verbunden sind. Bei einigen Ausführungsformen benutzen die Source/Drain-Bereiche von MuGFET-Vorrichtungen denselben Kontaktbereich. Bei einigen Ausführungsformen werden die Schaltungsblöcke von unterschiedlichen Spannungsquellen getrieben.
  • Typischerweise werden bei Schaltungen, welche unter Verwendung von Halbleitervorrichtungen ausgebildet sind, viele unabhängige Vorrichtungen, wie z. B. pFETs oder nFETs, eingesetzt, um verschiedene Typen von analogen oder digitalen Schaltungen auszubilden. Jede pFET- oder nFET-Vorrichtung wird getrennt auf dem Substrat hergestellt, wobei jede Vorrichtung einen unabhängigen Source-/Drain- und Gate-Bereich aufweist. Diese Art einer Anordnung von pFET- und nFET-Vorrichtungen führt zu einem merklichen Flächenverbrauch auf dem Halbleiter-Wafer. Im Allgemeinen benötigt eine Schaltung, welche die FinFET- oder die MuGFET-Technologie einsetzt, einen großen Source-/Drain-Kontaktbereich. Darüber hinaus verhindert eine Beschränkung bei dem Abstand der Finnen bei solchen Vorrichtungen eine weitere Flächeneinsparung bei der Schaltung auf dem Halbleiter-Wafer.
  • Erfindungsgemäße Ausführungsformen, wie sie im Folgenden beschrieben werden, führen zu einer Architektur, bei welcher ein Source/Drain-Bereich gemeinsam genutzt wird, was im Vergleich zum Stand der Technik zu einer Einsparung bei der Fläche führt, welche auf dem Halbleiter-Wafer verwendet wird.
  • 1A stellt eine Draufsicht einer Vorrichtung 100 gemäß einer erfindungsgemäßen Ausführungsform dar, wobei eine Finnenverbindung dargestellt ist. Die Vorrichtung 102 umfasst zwei Einrichtungen 20 und 40, welche an einem Verbindungsbereich 120 verbunden sind. Die Einrichtung 20 umfasst einen Kontaktbereich 101, eine Gruppe von Finnen 104, ein Gate 105 und einen ersten Abschnitt 122 des Verbindungsbereichs 120. Die Einrichtung 40 umfasst einen Kontaktbereich 111, eine Gruppe von Finnen 114, ein Gate 115 und einen zweiten Abschnitt 124 des Verbindungsbereichs 120.
  • Der Kontaktbereich 101 umfasst ein Landing-Pad 102 mit mehreren Kontaktelementen 103. Der Kontaktbereich 111 umfasst ebenfalls ein Landing-Pad 112 mit mehreren Kontaktelementen.
  • Das Gate 105 umfasst ein Landing-Pad 106 mit einem Kontaktelement 107 und eine Gate-Leitung („Gate Line") 108. Das Gate 115 umfasst ein Landing-Pad 116 mit einem Kontaktelement 117 und eine Gate-Leitung 118. Die Gruppe von Finnen 104 umfasst ein erstes Ende 50 und ein zweites Ende 52. Die Gruppe von Finnen 114 umfasst ebenfalls ein erstes Ende 60 und ein zweites Ende 62. Das zweite Ende 52 der Gruppe von Finnen 104 stößt mit dem zweiten Ende 62 der Gruppe von Finnen 114 bei dem Verbindungsbereich 120 zusammen und ist mit diesem elektrisch verbunden.
  • Der Verbindungsbereich 120 umfasst ein Landing-Pad 126. Das zweite Ende 52 der Gruppe von Finnen 104 ist mit dem ersten Abschnitt 122 verbunden, und das zweite Ende 62 der Gruppe von Finnen 114 ist mit dem zweiten Abschnitt 124 verbunden. Darüber hinaus sind der erste Abschnitt 122 und der zweite Abschnitt 124 mit dem Landing-Pad 126 verbunden. Das Landing-Pad 126 umfasst Kontaktelemente 123 und 125. Die Kontaktelemente 123 und 125 fungieren als ein Source/Drain-Bereich einer pFET oder einer nFET-Vorrichtung. Die Kontaktelemente 123 und 125 können mit anderen Vorrichtungen oder Schaltungen, welche irgendwo auf dem Halbleiter-Wafer angeordnet sein können, verbunden sein.
  • Die Kontaktelemente 103, 113 und 123, 125 können Source/Drain-Bereiche für eine pFET- oder eine nFET-Vorrichtung sein. Der Bereich unter einer Maske 130 (1A) kann mit einer Dotiersubstanz vom N-Typ dotiert sein, und der restliche Bereich, welcher den Kontaktbereich 101, das Gate 105 und die Gruppe von Finnen 104 einschließt, kann mit einer Dotiersubstanz vom P-Typ dotiert sein. Es ist aber auch möglich, dass der Bereich unter der Maske 130 (1A) mit einer Dotiersubstanz vom P-Typ dotiert ist und dass der restliche Bereich, welcher den Kontaktbereich 101, das Gate 105 und die Gruppe von Finnen 104 einschließt, mit einer Dotiersubstanz vom N-Typ dotiert ist. Die Anzahl der Finnen bei der Gruppe von Finnen 104 kann von der Anzahl der Finnen bei der Gruppe von Finnen 114 unterschiedlich sein.
  • 1B stellt eine Perspektivdarstellung eines Querschnitts eines Abschnitts der Vorrichtung 100, welche in 1A dargestellt ist, gemäß einer erfindungsgemäßen Ausführungsform dar. Die Vorrichtung 100 ist über einem Halbleitersubstrat 50 hergestellt. Das verwendete Halbleitersubstrat 50 ist vorzugsweise monokristallines Silicium, obwohl es auch möglich ist, andere Halbleitersubstrate, wie z. B. Silicium auf einem Isolator (SOI („Silicon On Isolator")), Germanium oder III-IV-Halbleiter, zu verwenden.
  • 2 stellt eine Draufsicht einer Vorrichtung 200 gemäß einer erfindungsgemäßen Ausführungsform dar, wobei eine Finnenverbindung dargestellt ist. Die Vorrichtung 200 umfasst drei Einrichtungen 70, 80 und 90, welche durch einen Verbindungsbereich 120 und einen Verlängerungsbereich 220 verbunden sind. Die Einrichtung 70 umfasst einen Kontaktbereich 101, eine Gruppe von Finnen 104, ein Gate 105, den Verbindungsbereich 120, den Verlängerungsbereich 220 und einen Kontaktbereich 224. Die Einrichtung 80 umfasst einen Kontaktbereich 111, eine Gruppe von Finnen 114, ein Gate 115, den Verbindungsbereich, den Verlängerungsbereich 220 und den Kontaktbereich 224. Die Einrichtung 90 umfasst den Kontaktbereich 224, eine Gruppe von Finnen 222, ein Gate 230, den Kontaktbereich 120, den Verlängerungsbereich 220 und entweder einen oder beide der Kontaktbereiche 101 und 111.
  • Wie vorab beschrieben ist, umfasst der Kontaktbereich 101 bzw. 111 das Landing-Pad 102 bzw. 112, welches mehrere Kontaktelemente 103 bzw. 113 aufweist. Das Gate 105 bzw. 115 umfasst die Gate-Leitung 108 bzw. 118 und das Landing-Pad 106 bzw. 116 mit dem Kontaktelement 107 bzw. 117. Das Gate 230 umfasst eine Gate-Leitung 234 und ein Landing-Pad 232 mit einem Kontaktelement 233. Darüber hinaus ist die Gruppe von Finnen 104 und die Gruppe von Finnen 114 an einem Ende mit dem Kontaktbereich 101 bzw. 111 verbunden und stoßen an dem anderen Ende zusammen und sind elektrisch miteinander bei dem Verbindungsbereich 120 verbunden. Die Gruppe von Finnen 222 ist an einem Ende mit dem Kontaktbereich 224 verbunden und an dem anderen Ende mit dem Verlängerungsbereich 220 verbunden. Der Verlängerungsbereich 220 sorgt für eine elektrische Verbindung zwischen dem Verbindungsbereich 120 und den anderen Schaltungen und/oder Einrichtungen.
  • Die Kontaktelemente 103, 113 und 226 können Source/Drain-Bereiche einer pFET- oder einer nFET-Vorrichtung sein. Verschiedene Abschnitte der Vorrichtung 200 können unter Verwendung einer Maske mit einer Dotiersubstanz vom N-Typ dotiert sein, und die übrigen Bereiche können mit einer Dotiersubstanz vom P-Typ dotiert sein. Es können aber auch verschiedene Abschnitte der Vorrichtung 200 unter Verwendung einer Maske mit einer Dotiersubstanz vom P-Typ dotiert sein, und die übrigen Bereiche sind mit einer Dotiersubstanz vom N-Typ dotiert. Die Anzahl der Finnen der Gruppe von Finnen 104 kann zu der Anzahl der Finnen der Gruppe von Finnen 114 und der Anzahl der Finnen der Gruppe von Finnen 222 unterschiedlich sein.
  • 3 stellt eine Draufsicht einer Vorrichtung 300 gemäß einer erfindungsgemäßen Ausführungsform dar, wobei eine Finnenverbindung dargestellt ist. Die Vorrichtung 300 umfasst Silicium 302, welches zwischen die Finnen, welche bei der Vorrichtung der 1A dargestellt sind, aufgetragen worden ist. Typischerweise kann das Silicium auf die Seiten der Finnen unter Verwendung eines selektiven epitaktischen Aufwachsprozesses (SEG („Selective Epitaxial Growth")) aufgewachsen werden. Der selektive epitaktische Aufwachsprozess kann nach der Ausbildung des Gates 105 bzw. 115 auf die Gruppe von Finnen 104 bzw. 114 durchgeführt werden. Typischerweise wächst während des SEG-Prozesses ein Siliciumfilm nur in denjenigen Bereichen, wo ein einkristallines Silicium vorhanden ist, und wird in anderen Bereichen unterdrückt.
  • 4 stellt eine Draufsicht einer Vorrichtung 400 gemäß einer erfindungsgemäßen Ausführungsform dar, wobei gemeinsam genutzte lokale Verbindungen dargestellt sind.
  • Die Vorrichtung 400 umfasst Kontaktbereiche 401 und 411, Gruppen von Finnen 104, 114, 404 und 414, Verbindungskontaktbereiche 120 und 430, und Gates 105 und 115. Ein Ende der Gruppen von Finnen 104 und 404 ist mit dem Kontaktbereich 401 verbunden. Ein Ende der Gruppen von Finnen 114 und 414 ist mit dem Kontaktbereich 411 verbunden. Das verbleibende Ende der Gruppen von Finnen 104 und 114 stößt gegen den Verbindungsbereich 120 und ist elektrisch mit diesem verbunden. Das verbleibende Ende der Gruppe von Finnen 404 und 414 stößt gegen den Verbindungsbereich 430 und ist elektrisch mit diesem verbunden. Der Verbindungsbereich 120 umfasst ein Landing-Pad 122 mit Kontaktelementen 123 und 125. Der Verbindungsbereich 430 umfasst ein Landing-Pad 432 mit Kontaktelementen 433 und 435. Die Anzahl der Finnen der Gruppe von Finnen 104 kann von der Anzahl der Finnen bei der Gruppe von Finnen 114 unterschiedlich sein. Ebenso kann die Anzahl der Finnen bei der Gruppe von Finnen 404 unterschiedlich zu der Anzahl der Finnen bei der Gruppe von Finnen 414 sein. Das Gate 105 bzw. 115 umfasst eine Gate-Leitung 108 bzw. 118 und ein Landing-Pad 106 bzw. 116 mit einem Kontaktelement 107 bzw. 117.
  • Die in 4 dargestellte Vorrichtung 400 kann mehrere Einrichtungen umfassen, welche gemeinsam dasselbe Gate benutzen. Die Vorrichtung 400 kann auch mehrere Einrichtungen umfassen, welche gemeinsam einen Source/Drain-Bereich benutzen. Die Kontaktelemente 123, 125, 433 und 435 können mit anderen Einrichtungen oder Schaltungen gekoppelt sein, welche irgendwo auf dem Halbleiter-Wafer vorhanden sind.
  • 5 stellt eine Draufsicht einer Vorrichtung 500 gemäß einer erfindungsgemäßen Ausführungsform dar, wobei eine Finnenverbindung dargestellt ist. Die Vorrichtung 500 umfasst Kontaktbereiche 501 und 520, Gates 505 und 515, einen Verbindungskontaktbereich 518 und Gruppen von Finnen 504 und 514. Der Kontaktbereich 501 bzw. 520 umfasst ein Landing-Pad 502 bzw. 522, welches Kontaktelemente 503 bzw. 521 aufweist. Die Anzahl der Finnen in der Gruppe von Finnen 504 unterscheidet sich von der Anzahl der Finnen in der Gruppe von Finnen 514. Ebenso unterscheidet sich die Anzahl der Kontaktelemente 503 von der Anzahl der Kontaktelemente 521. Das Gate 505 bzw. 515 umfasst ein Landing-Pad 506 bzw. 516 und eine Gate-Leitung 508 bzw. 519. Das Landing-Pad 506 bzw. 516 umfasst ein Kontaktelement 507 bzw. 517. Die Kontaktbereiche 501, 520 können mit einem Source/Drain-Bereich verbunden sein oder können ein Source-Bereich oder ein Drain-Bereich sein.
  • Die 6 stellt eine Draufsicht einer Vorrichtung 600 gemäß einer erfindungsgemäßen Ausführungsform dar, wobei eine Finnenverbindung mit Kontaktelementen dargestellt ist. Die Vorrichtung 600 umfasst Kontaktbereiche 601 und 616, Gruppen von Finnen 609 und 612, Gates 605 und 613 und einen Verbindungskontaktbereich 610. Der Kontaktbereich 601 bzw. 616 umfasst ein Landing-Pad 602 bzw. 618. Das Landing-Pad 602 bzw. 618 umfasst Kontaktelemente 603 bzw. 617. Das Gate 605 bzw. 613 umfasst eine Gate-Leitung 608 bzw. 616 und ein Landing-Pad 606 bzw. 614. Das Landing-Pad 606 bzw. 614 umfasst ein Kontaktelement 607 bzw. 615. Der Verbindungskontaktbereich 610 umfasst mehrere Kontaktelemente 611. Die Kontaktelemente 603, 617 und 611 können mit Source oder Drain verbunden sein. Die Kontaktelemente 603, 617 und 611 können aber auch mit anderen Einrichtungen, Schaltungen oder Referenzpotenzialen verbunden sein.
  • 7 stellt eine Draufsicht einer Vorrichtung 700 gemäß einer erfindungsgemäßen Ausführungsform dar, wobei gemeinsam genutzte Source- und Drain-Bereiche von gestapelten Transistoren dargestellt sind, wobei ein Teil der gemeinsamen Finne ohne dedizierte Kontaktbereiche verwendet wird.
  • Die in 7 dargestellte Vorrichtung stellt einen flächensparenden Verbindungskontaktbereich zwischen gestapelten Transistoren bereit. Man erkennt die flächensparende Eigenschaft der Vorrichtung 700 durch einen Vergleich mit der in 6 dargestellten Ausführungsform. Bei der Vorrichtung 700 gibt es keine Kontaktelemente für den gemeinsam benutzten Bereich. Der Bereich der Finne 709 zwischen dem Gate 708 und dem Gate 712 ist entweder homogen durch eine erste Implantation entsprechend dem Implantationstyp des Landing-Pads 702 bzw. 713 dotiert oder nimmt eine erste Dotiersubstanz dicht an dem Gate 708 und eine zweite Dotiersubstanz dicht an dem Gate 712 entsprechend der Dotiersubstanz des Bereiches 702 bzw. 713 auf. Die Grenze zwischen der Implantation des ersten Typs und des zweiten Typs auf der Finne 709 zwischen den Gates 708 und 712 wird durch eine Lithographiemaske definiert. Falls Implantationen von verschiedenen Typen vorhanden sind, wird der ohmsche Kontakt durch einen gemeinsamen Silicidbereich zwischen dem Gate 708 und dem Gate 712 sichergestellt.
  • 8 stellt ein Verfahren zur Herstellung einer Finnenverbindung gemäß verschiedener erfindungsgemäßer Ausführungsformen dar.
  • Bei 802 umfasst das Verfahren ein Ausbilden einer Maskenschicht auf einer oberen Oberfläche eines Siliciums auf einem Isolatorsubstrat. Dabei kann das Substrat aus Silicium hergestellt sein. Das Substrat kann aber auch aus anderen Halbleitermaterialien, wie z. B. Germanium oder Galliumarsenid oder Galliumarsenat, ausgebildet sein. Bei einer speziellen Ausführungsform ist das Substrat eine vergrabene Oxidstruktur (BOX-Struktur („Buried OXide")), während es bei einer anderen Ausführungsform eine Struktur von Silicium auf einem Isolator (SOI-Struktur („Silicon On Insulator") sein kann.
  • Bei 804 umfasst das Verfahren ein Ausbilden eines ersten Finnenmusters und eines zweiten Finnenmusters auf der Maskenschicht. Das erste Finnenmuster und das zweite Finnenmuster können einen gemeinsamen Bereich aufweisen, welcher zwischen benachbarten Rändern von ihnen liegt.
  • Bei 806 umfasst das Verfahren ein Ausbilden einer ersten Menge von Finnen, welche durch das erste Finnenmuster bestimmt sind. Das Verfahren umfasst auch ein Ausbilden einer zweiten Menge von Finnen, welche durch das zweite Finnenmuster bestimmt sind. Die erste Menge von Finnen und die zweite Menge von Finnen können einen Verbindungskontaktbereich aufweisen, welcher dem gemeinsamen Bereich entspricht. Bei einigen Ausführungsformen umfasst das Verfahren ein Dotieren der ersten Menge von Finnen unter Verwendung einer Dotiersubstanz vom P-Typ und ein Dotieren der zweiten Menge von Finnen unter Verwendung einer Dotiersubstanz vom N-Typ.
  • Bei 808 umfasst das Verfahren ein Ausbilden einer ersten Gate-Leitung, welche betriebsfähig mit der ersten Menge von Finnen gekoppelt ist und durch diese gehalten wird, und ein Ausbilden einer zweiten Gate-Leitung, welche betriebsfähig mit der zweiten Menge von Finnen gekoppelt ist und durch diese gehalten wird.
  • Bei 810 umfasst das Verfahren ein Ausbilden mindestens eines Source-Bereichs und mindestens eines Drain-Bereichs, welche mit der ersten und der zweiten Menge der Finnen gekoppelt werden. Bei einigen Ausführungsformen umfasst das Verfahren ein Aufwachsen von Silicium zwischen den jeweiligen Finnen aus der ersten Menge der Finnen und der zweiten Menge der Finnen, wobei ein selektiver epitaktischer Aufwachsprozess (SEG-Prozess („Selective Epitaxial Growth") eingesetzt wird.
  • Bei einigen der vorab beschriebenen Ausführungsformen wird die Finne aus Silicium hergestellt. Bei anderen Ausführungsformen kann die Finne aus anderen Halbleitermaterialien, wie Germanium, Siliciumcarbid, Galliumarsenid oder Galliumarsenat und auch Indiumphosphat hergestellt sein. Bei einigen Ausführungsformen wird die Finne mit einem dünnen Film aus Silicid, zum Beispiel mit einer Dicke von ungefähr 10 nm beschichtet.
  • Bei einigen Ausführungsformen ist das Kontaktelement aus Wolfram hergestellt. Bei anderen Ausführungsformen wird das Kontaktelement aus Materialien, wie Wolfram, Kupfer, Silber, Gold und/oder Aluminium hergestellt. Das Kontaktelement kann unter Verwendung eines herkömmlichen Ätzprozesses hergestellt werden, indem zum Beispiel eine Öffnung (oder ein Loch) selektiv an dem Boden oder an der Seite der Finne geätzt wird, wobei die Öffnung dann mit Wolfram (oder einem anderen leitfähigen Material) gefüllt wird, wodurch das Kontaktelement ausgebildet wird, welches die Finne teilweise einhüllt. Alternativ kann vor dem Füllen der Öffnung ein dünner Film aus TiN als eine Beschichtung bei der Öffnung aufgebracht werden.
  • Bei einigen Ausführungsformen weist die Finne im Wesentlichen die Form eines Rechtecks auf. Bei anderen Ausführungsformen kann die Finne ebenfalls im Wesentlichen die Form eines Rechtecks aufweisen, wobei allerdings die Ecken abgerundet sind. Bei einer Ausführungsform liegt das Verhältnis der Höhe zu der Breite der Finne im Wesentlichen in einem Bereich von 3:1 bis 5:1. Bei einer Ausführungsform beträgt die Breite der Finne im Wesentlichen 20 nm.

Claims (20)

  1. Vorrichtung umfassend einen ersten Feldeffekttransistor (20; 70) mit einem ersten Source-Kontaktbereich (101; 501; 601; 701), einem ersten Drain-Kontaktbereich (122) und einer ersten Menge von Finnen (104; 504; 609; 709), welche auf ein Substrat (50*) aufgebracht sind, wobei ein erstes Gate (105; 505; 605; 705) auf die erste Menge der Finnen (104; 504; 609; 709) aufgebracht ist, wobei der erste Source-Kontaktbereich (101; 501; 601; 701) mit einem ersten Ende (50) der ersten Menge der Finnen (104; 504; 609; 709) gekoppelt ist; einen zweiten Feldeffekttransistor (40; 80) mit einem zweiten Source-Kontaktbereich (124), einem zweiten Drain-Kontaktbereich (111; 520; 616; 714) und einer zweiten Menge von Finnen (114; 514; 612; 709), welche auf das Substrat (50*) aufgebracht sind, wobei ein zweites Gate (115) auf die zweite Menge der Finnen (114; 514; 612; 709) aufgebracht ist, wobei der zweite Drain-Kontaktbereich (111; 520; 616; 714) mit einem ersten Ende (60) der zweiten Menge der Finnen (114; 514; 612; 709) gekoppelt ist; und einen Verbindungskontaktbereich (120; 518; 610), welcher auf das Substrat (50*) aufgebracht ist, welcher den ersten Drain-Kontaktbereich (122) und den zweiten Source-Kontaktbereich (124) koppelt und welcher mit einem zweiten Ende (52) der ersten Menge der Finnen (104; 504; 609; 709) und einem zweiten Ende (62) der zweiten Menge der Finnen (114; 514; 612; 709) zusammenstößt.
  2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das Substrat (50*) ein Silicon On Isolator-Substrat umfasst.
  3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der erste Feldeffekttransistor (20; 70) einen nFET umfasst, und dass der zweite Feldeffekttransistor (40; 80) einen pFET umfasst.
  4. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass sich der Verbindungskontaktbereich (120) in einer Richtung senkrecht zu der ersten Menge der Finnen (104) und zu der zweiten Menge der Finnen (114) erstreckt und elektrisch mit einem ersten Ende einer dritten Menge von Finnen (222) gekoppelt ist.
  5. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Vorrichtung (300) darüber hinaus epitaktisch aufgewachsenes Silicium (302) zwischen mindestens jeder der ersten Menge der Finnen (104) und jeder der zweiten Menge der Finnen (114) umfasst.
  6. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Verbindungskontaktbereich (120) einen Kontaktbereich (126) umfasst.
  7. Vorrichtung umfassend: einen ersten Kontaktbereich (101; 501; 601; 701), welcher elektrisch mit ersten Enden (50) einer ersten Menge von Finnen (104; 504; 609; 709) gekoppelt ist; einen zweiten Kontaktbereich (111; 520; 616; 714), welcher elektrisch mit ersten Enden (60) einer zweiten Menge von Finnen (114; 514; 612; 709) gekoppelt ist; eine erste Gate-Leitung (108; 508; 608; 708), welche betriebsfähig mit der ersten Menge der Finnen (104; 504; 609; 709) und der zweiten Menge der Finnen (114; 514; 612; 709) gekoppelt ist und auf die erste Menge der Finnen (104; 504; 609; 709) und auf die zweite Menge der Finnen (114; 514; 612; 709) aufgebracht ist; eine zweite Gate-Leitung (118; 519; 616; 712), welche betriebsfähig mit der zweiten Menge der Finnen (114; 514; 612; 709) gekoppelt ist und auf die zweite Menge der Finnen (114; 514; 612; 709) aufgebracht ist; und einen Verbindungskontaktbereich (120; 518; 610), welcher elektrisch zweite Enden (52) der ersten Menge der Finnen (104; 504; 609; 709) und zweite Enden (62) der zweiten Menge der Finnen (114; 514; 612; 709) koppelt und mit den zweiten Enden (52) der ersten Menge der Finnen (104; 504; 609; 709) und den zweiten Enden (62) der zweiten Menge der Finnen (114; 514; 612; 709) zusammenstößt, wobei der erste Kontaktbereich (101; 501; 601; 701), der zweite Kontaktbereich (111; 520; 616; 714), die erste Menge der Finnen (104; 504; 609; 709) und die zweite Menge der Finnen (114; 514; 612; 709) auf einem Halbleiter-Wafer aufgebracht sind.
  8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, dass der Halbleiter-Wafer ein Silicon On Isolator-Substrat umfasst.
  9. Vorrichtung nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass sich der Verbindungskontaktbereich (120) in einer Richtung senkrecht zu der ersten Menge der Finnen (104) und der zweiten Menge der Finnen (114) erstreckt und elektrisch mit einem ersten Ende einer dritten Menge von Finnen (222) gekoppelt ist.
  10. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, dass die Vorrichtung einen dritten Kontaktbereich (224) umfasst, welcher mit einem zweiten Ende der dritten Menge der Finnen (222) gekoppelt ist.
  11. Vorrichtung nach Anspruch 12, dadurch gekennzeichnet, dass der erste Kontaktbereich (101), der zweite Kontaktbereich (111) und der dritte Kontaktbereich (224) jeweils eine Menge von Kontaktelementlöchern (103, 113, 226) aufweist.
  12. Vorrichtung nach einem der Ansprüche 9–11, dadurch gekennzeichnet, dass die Vorrichtung (200) ein drittes Gate (230) umfasst, welches auf die dritte Menge der Finnen (222) aufgebracht ist.
  13. Vorrichtung umfassend: einen ersten Kontaktbereich (401), welcher elektrisch mit einer ersten Menge von Finnen (104) und einer zweiten Menge von Finnen (404) gekoppelt ist; einen zweiten Kontaktbereich (411), welcher elektrisch mit einer dritten Menge von Finnen (114) und einer vierten Menge von Finnen (414) gekoppelt ist; eine erste Gate-Leitung (108), welche betriebsfähig mit der ersten Menge der Finnen (104) und der zweiten Menge der Finnen (404) gekoppelt ist und auf die erste Menge der Finnen (104) und auf die zweite Menge der Finnen (404) aufgebracht ist; eine zweite Gate-Leitung (118), welche betriebsfähig mit der dritten Menge der Finnen (114) und der vierten Menge der Finnen (414) gekoppelt ist und auf die dritte Menge der Finnen (114) und auf die vierte Menge der Finnen (414) aufgebracht ist; einen ersten lokalen Verbindungskontaktbereich (120), welcher elektrisch mit der ersten Menge der Finnen (104) und der dritten Menge der Finnen (404) gekoppelt ist und mit der ersten Menge der Finnen (104) und mit der dritten Menge der Finnen (404) zusammenstößt; und einen zweiten lokalen Verbindungskontaktbereich (430), welcher elektrisch mit der zweiten Menge der Finnen (114) und der vierten Menge der Finnen (414) gekoppelt ist und mit der zweiten Menge der Finnen (114) und mit der vierten Menge der Finnen (414) zusammenstößt, wobei der erste Kontaktbereich (401), der zweite Kontaktbereich (411), die erste Menge der Finnen (104), die zweite Menge der Finnen (404), die dritte Menge der Finnen (114) und die vierte Menge der Finnen (414) über einen Halbleiter-Wafer aufgebracht sind.
  14. Verfahren zur Herstellung einer Finnenverbindung, umfassend: Ausbilden eines Maskenlagers auf einer oberen Oberfläche eines Substrats (50*); Ausbilden eines ersten Finnenmusters und eines zweiten Finnenmusters auf dem Maskenlager, wobei das erste Finnenmuster und das zweite Finnenmuster einen gemeinsamen Bereich zwischen deren entsprechenden benachbarten Rändern aufweisen; und Ausbilden einer ersten Menge von Finnen (104; 504; 609; 709), welche durch das erste Finnenmuster bestimmt werden, und einer zweiten Menge von Finnen (114; 514; 612; 709), welche durch das zweite Finnenmuster bestimmt werden, wobei die erste Menge der Finnen (104; 504; 609; 709) und die zweite Menge der Finnen (114; 514; 612; 709) einen Verbindungskontaktbereich (120; 518; 610) umfassen, welcher dem gemeinsamen Bereich entspricht.
  15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass das Ausbilden eines Maskenlagers auf der oberen Oberfläche des Substrats (50*) ein Ausbilden eines Maskenlagers auf der oberen Oberfläche eines ,Silicon an Insulator'-Wafers umfasst.
  16. Verfahren nach Anspruch 14 oder 15, dadurch gekennzeichnet, dass das Verfahren ein Ausbilden einer ersten Gate-Leitung (108; 508; 608; 708), welche betriebsfähig mit der ersten Menge der Finnen (104; 504; 609; 709) gekoppelt ist, und einer zweiten Gate-Leitung (118; 519; 616; 712), welche betriebsfähig mit der zweiten Menge der Finnen (114; 514; 612; 709) gekoppelt ist, umfasst.
  17. Verfahren nach einem der Ansprüche 14–16, dadurch gekennzeichnet, dass das Verfahren ein Ausbilden mindestens eines Source-Bereichs (101; 124; 501; 601; 701) und mindestens eines Drain-Bereichs (111; 122; 520; 616; 714) umfasst, welche mit der ersten Menge der Finnen (104; 504; 609; 709) und der zweiten Menge der Finnen (114; 514; 612; 709) gekoppelt werden.
  18. Verfahren nach einem der Ansprüche 14–17, dadurch gekennzeichnet, dass das Verfahren darüber hinaus ein Aufwachsen von Silicium (302) zwischen mindestens jeder der ersten Menge der Finnen (104) und der zweiten Menge der Finnen (114) unter Verwendung eines selektiven epitaktischen Aufwachsprozesses umfasst.
  19. Verfahren nach einem der Ansprüche 14–18, dadurch gekennzeichnet, dass das Verfahren darüber hinaus ein Ausbilden eines Source-Bereiches (124) und eines Drain-Bereiches (122) in dem Verbindungskontaktbereich (120) umfasst.
  20. Verfahren nach einem der Ansprüche 14–19, dadurch gekennzeichnet, dass das Verfahren ein Dotieren der ersten Menge der Finnen (104; 504; 609; 709) unter Verwendung einer Dotiersubstanz vom P-Typ und ein Dotieren der zweiten Menge der Finnen (114; 514; 612; 709) unter Verwendung einer Dotiersubstanz vom N-Typ umfasst.
DE102008006524.2A 2007-01-30 2008-01-29 Finnenverbindung für Multi-Gate-Feldeffekt-Transistoren Active DE102008006524B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/668,916 US7838948B2 (en) 2007-01-30 2007-01-30 Fin interconnects for multigate FET circuit blocks
US11/668,916 2007-01-30

Publications (2)

Publication Number Publication Date
DE102008006524A1 true DE102008006524A1 (de) 2008-08-07
DE102008006524B4 DE102008006524B4 (de) 2020-03-12

Family

ID=39587534

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008006524.2A Active DE102008006524B4 (de) 2007-01-30 2008-01-29 Finnenverbindung für Multi-Gate-Feldeffekt-Transistoren

Country Status (3)

Country Link
US (2) US7838948B2 (de)
KR (1) KR100971801B1 (de)
DE (1) DE102008006524B4 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838948B2 (en) * 2007-01-30 2010-11-23 Infineon Technologies Ag Fin interconnects for multigate FET circuit blocks
US7723786B2 (en) * 2007-04-11 2010-05-25 Ronald Kakoschke Apparatus of memory array using FinFETs
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
JP4455632B2 (ja) * 2007-09-10 2010-04-21 株式会社東芝 半導体装置
FR2923646A1 (fr) * 2007-11-09 2009-05-15 Commissariat Energie Atomique Cellule memoire sram dotee de transistors a structure multi-canaux verticale
US7790531B2 (en) 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US20110018064A1 (en) * 2008-04-04 2011-01-27 Nxp B.V. Sram cell comprising finfets
US8076208B2 (en) 2008-07-03 2011-12-13 Micron Technology, Inc. Method for forming transistor with high breakdown voltage using pitch multiplication technique
US8053318B2 (en) * 2009-06-25 2011-11-08 International Business Machines Corporation FET with replacement gate structure and method of fabricating the same
US9196540B2 (en) * 2012-02-07 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structure with novel edge fins
US9000489B2 (en) 2012-10-31 2015-04-07 International Business Machines Corporation Local interconnects for field effect transistor devices
US9231106B2 (en) * 2013-03-08 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with an asymmetric source/drain structure and method of making same
CN105027293A (zh) * 2013-03-11 2015-11-04 密克罗奇普技术公司 功率场效应晶体管以及对应封装、系统及制造方法
DE112013006687B4 (de) * 2013-03-28 2022-02-17 Intel Corporation Resonanzkanaltransistor mit mehreren gates
CN104124198B (zh) * 2013-04-27 2018-06-22 中国科学院微电子研究所 半导体器件及其制造方法
KR101465548B1 (ko) * 2013-11-29 2014-11-26 경북대학교 산학협력단 핀 전계 효과 트랜지스터 및 그 제조방법
KR102168302B1 (ko) 2014-11-21 2020-10-22 삼성전자주식회사 3차원 채널을 이용하는 반도체 장치
US9299835B1 (en) * 2014-12-04 2016-03-29 International Business Machines Corporation Vertical field effect transistors
US9941377B2 (en) 2015-12-29 2018-04-10 Qualcomm Incorporated Semiconductor devices with wider field gates for reduced gate resistance
US10354930B2 (en) * 2016-04-21 2019-07-16 International Business Machines Corporation S/D contact resistance measurement on FinFETs
US10236302B2 (en) 2016-06-22 2019-03-19 Qualcomm Incorporated Standard cell architecture for diffusion based on fin count
US11257913B2 (en) * 2019-10-10 2022-02-22 Samsung Electronics Co., Ltd. Vertical field effect transistor with self-aligned contact structure and layout

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952698A (en) * 1995-09-07 1999-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Layout pattern for improved MOS device matching
TW423116B (en) * 1997-08-22 2001-02-21 Siemens Ag Circuit-arrangement with at least four transistors and its production method
US7163864B1 (en) * 2000-10-18 2007-01-16 International Business Machines Corporation Method of fabricating semiconductor side wall fin
DE10137217A1 (de) * 2001-07-30 2003-02-27 Infineon Technologies Ag Steg-Feldeffekttransistor und Verfahren zum Herstellen eines Steg-Feldeffekttransistors
US6967351B2 (en) * 2001-12-04 2005-11-22 International Business Machines Corporation Finfet SRAM cell using low mobility plane for cell stability and method for forming
US6833588B2 (en) * 2002-10-22 2004-12-21 Advanced Micro Devices, Inc. Semiconductor device having a U-shaped gate structure
US6864519B2 (en) * 2002-11-26 2005-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS SRAM cell configured using multiple-gate transistors
KR100545898B1 (ko) * 2003-07-02 2006-01-25 동부아남반도체 주식회사 반도체 소자의 양자점 형성방법
US6924560B2 (en) 2003-08-08 2005-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Compact SRAM cell with FinFET
US6970373B2 (en) * 2003-10-02 2005-11-29 Intel Corporation Method and apparatus for improving stability of a 6T CMOS SRAM cell
JP2005142289A (ja) * 2003-11-05 2005-06-02 Toshiba Corp 半導体記憶装置
US6924178B2 (en) * 2003-12-08 2005-08-02 International Business Machines Corporation Oxide/nitride stacked in FinFET spacer process
KR100702552B1 (ko) 2003-12-22 2007-04-04 인터내셔널 비지네스 머신즈 코포레이션 이중 게이트 ＦｉｎＦＥＴ 디자인을 위한 자동화 레이어생성 방법 및 장치
JP4852694B2 (ja) * 2004-03-02 2012-01-11 独立行政法人産業技術総合研究所 半導体集積回路およびその製造方法
KR100583395B1 (ko) * 2004-09-22 2006-05-26 한국과학기술원 실리콘 핀과 바디가 채널로 형성된 전계 효과트랜지스터의 제작 방법 및 그 구조
JP4825526B2 (ja) * 2005-03-28 2011-11-30 株式会社東芝 Ｆｉｎ型チャネルトランジスタおよびその製造方法
DE102005022763B4 (de) * 2005-05-18 2018-02-01 Infineon Technologies Ag Elektronische Schaltkreis-Anordnung und Verfahren zum Herstellen eines elektronischen Schaltkreises
JP2007035957A (ja) * 2005-07-27 2007-02-08 Toshiba Corp 半導体装置とその製造方法
US7282772B2 (en) * 2006-01-11 2007-10-16 International Business Machines Corporation Low-capacitance contact for long gate-length devices with small contacted pitch
US7838948B2 (en) * 2007-01-30 2010-11-23 Infineon Technologies Ag Fin interconnects for multigate FET circuit blocks

Also Published As

Publication number Publication date
US7838948B2 (en) 2010-11-23
KR20080071513A (ko) 2008-08-04
DE102008006524B4 (de) 2020-03-12
KR100971801B1 (ko) 2010-07-22
US20080179635A1 (en) 2008-07-31
US20110031556A1 (en) 2011-02-10

Similar Documents

Publication Publication Date Title
DE102008006524B4 (de) Finnenverbindung für Multi-Gate-Feldeffekt-Transistoren
DE102018218869B4 (de) Verfahren zum Bilden von Kontaktstrukturen auf integrierten Schaltungsprodukten
DE112014007341B4 (de) GaN-TRANSISTOREN MIT POLYSILIZIUMSCHICHTEN ZUR BILDUNG VON ZUSÄTZLICHEN KOMPONENTEN UND VERFAHREN ZU DEREN HERSTELLUNG
DE112012004930B4 (de) Verfahren zur Herstellung von Halbleiter-Einheiten mit Kontaktstrukturen für Halbleitertransistoren
DE102008038552B4 (de) Vertikaldiode unter Verwendung von Silizium, ausgebildet durch selektives epitaxiales Aufwachsen
DE102008035707B4 (de) Bipolartransistor-Finfet-Technologie
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102016218697A1 (de) Dreidimensionaler Halbleitertransistor mit Gatekontakt im aktiven Gebiet
DE112011100605B4 (de) Integriertes Hall-Effekt-Element mit Germanium-Hall-Platte und Verfahren zu deren Herstellung
DE112016005805T5 (de) Variable gate-längen für vertikale transistoren
DE102015106411B4 (de) Obere metallische kontaktpads als lokale verbinder von vertikaltransistoren
DE112012002700T5 (de) Verfahren und Struktur für niederohmige Source- und Drain-Bereiche in einem Prozessablauf mit Ersatz-Metall-Gate
DE112010004804T5 (de) Verfahren und Struktur zum Bilden von Finfets mit mehreren Dotierungsbereichen auf demselben Chip
DE102008025708A1 (de) Kontaktstruktur für FinFET-Bauelement
DE102013100857A1 (de) Finnenstruktur für ein FinFET-Bauteil
DE102014100877B4 (de) Integrierte Schaltung, Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE10349185A1 (de) Halbleiterbaugruppe
DE102019128295B4 (de) Integrierte Schaltung mit in den Grabenisolationsbereich des Halbleitersubstrates unterschiedlich tief sich erstreckenden ersten und zweiten Kondensatorplatten und Verfahren zur Herstellung derselben
DE102018125039A1 (de) Plattenbauweise zum verringern von rauschen in halbleiterbauelementen
DE102016114923B4 (de) Halbleiter-Bauelement und ein Verfahren zu dessen Herstellung
DE102016211222B3 (de) Transistor mit mehreren Substratgates
DE102018116843A1 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE60037559T2 (de) Herstellungsverfahren für ein Halbleiter-Bauelement
DE102016205165A1 (de) Hybrid-finfet-/nanodraht-sram-zelle mithilfe selektiver germaniumkondensation
DE102019212827B4 (de) Halbleitervorrichtung mit FinFETs mit Gateschnitt und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative