DE102018116843A1 - Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit - Google Patents

Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit Download PDF

Info

Publication number
DE102018116843A1
DE102018116843A1 DE102018116843.8A DE102018116843A DE102018116843A1 DE 102018116843 A1 DE102018116843 A1 DE 102018116843A1 DE 102018116843 A DE102018116843 A DE 102018116843A DE 102018116843 A1 DE102018116843 A1 DE 102018116843A1
Authority
DE
Germany
Prior art keywords
gate
2deg
source
hemt
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018116843.8A
Other languages
English (en)
Other versions
DE102018116843B4 (de
Inventor
Victor SIZOV
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Publication of DE102018116843A1 publication Critical patent/DE102018116843A1/de
Application granted granted Critical
Publication of DE102018116843B4 publication Critical patent/DE102018116843B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Transistor mit hoher Elektronenbeweglichkeit, der eine Source und einen Drain, eine III-N-Pufferschicht und eine III-N-Sperrschicht, die zusammen ein 2DEG in der Pufferschicht zwischen dem Source und dem Drain bilden, eine erste Gate-Elektrode, die dafür konfiguriert ist, eine Gate-Vorspannung zu empfangen, und eine zweite Gate-Elektrode, die zwischen dem Drain und dem ersten Gate angeordnet und über das 2DEG leitfähig mit der Source verbunden ist, umfasst.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung betrifft einen selbstsperrenden (normally off - Noff; mit positiver Schwellenspannung) III-Nitrid- (III-N-) Transistor mit hoher Elektronenbeweglichkeit (high electron mobility transistor - HEMT) mit einem verringerten Ron-Vbr-Ausgleich und weniger verarbeitungsempfindlichen Parametern wie Widerstand im geöffneten Zustand (Ron), Schwellenspannung (Vth) usw.
  • ALLGEMEINER STAND DER TECHNIK
  • Robust arbeitende Noff-Bausteine helfen beim Vereinfachen von elektronischen Schaltungen, beim begrenzen des Energieverbrauchs von elektronischen Schaltungen und sorgen für eine weniger fehleranfällige Transistorleistung.
  • Gegenwärtig erfordern alle bekannten Verfahren der Herstellung von III-N-basierten Noff-Transistoren mit hoher Elektronenbeweglichkeit (HEMT) zusätzliche komplizierte Behandlungs- oder Prozessschritte während der Herstellung, die zu einer bedeutenden Verschlechterung der Transistoreigenschaften, verglichen mit herkömmlichen III-N-basierten selbstleitenden (Normally-on - Non-) HEMT führen oder die Komplexität der Herstellung steigern. Zum Beispiel können herkömmliche Techniken die Kanalträgerbeweglichkeit im Gate-Bereich (verglichen mit ungestörten zweidimensionalen Elektronengasen (2DEG)) beeinträchtigen und daher den Widerstand im geöffneten Zustand (Ron) des Bausteins steigern.
  • Es besteht daher ein Bedarf, die Gestaltung von Noff-III-N-HEMT zu verbessern.
  • Figurenliste
  • Anordnungen der vorliegenden Erfindung werden vollständiger zu verstehen und zu erkennen sein aus der folgenden ausführlichen Beschreibung, die nur als Beispiel vorgenommen wird und in Verbindung mit den Zeichnungen zu betrachten ist, in denen:
    • 1 eine Querschnittsansicht einer Ausführungsform eines III-N-HEMT zeigt,
    • 2A eine perspektivische Ansicht von Einzelheiten eines Kontakts der Ausführungsform von 1 zeigt, wobei einige in 1 gezeigte Bestandteile der Klarheit halber weggelassen sind,
    • 2B die perspektivische Ansicht von 2A zeigt, aber weitere Einzelheiten einschließt,
    • 3 A eine erste Konfiguration von Kontakten zeigt,
    • 3B eine zweite Konfiguration von Kontakten zeigt,
    • 3C eine dritte Konfiguration von Kontakten zeigt und
    • 4 eine weitere Ausführungsform zeigt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Nach einer ersten Anordnung wird ein HEMT bereitgestellt, der eine Source und einen Drain, eine III-N-Pufferschicht und eine III-N-Sperrschicht, die zusammen ein 2DEG in der Pufferschicht zwischen dem Source und dem Drain bilden, eine erste Gate-Elektrode, die dafür konfiguriert ist, eine Gate-Vorspannung zu empfangen, und eine zweite Gate-Elektrode, die zwischen dem Drain und dem ersten Gate angeordnet und über das 2DEG leitfähig mit der Source verbunden ist, umfasst.
  • Die erste Gate-Elektrode kann sich in und vorzugsweise durch die Sperrschicht erstrecken, so dass eine Bildung von 2DEG unterhalb des ersten Gates verringert oder gehemmt wird. Auf diese Weise ist das 2DEG, das sich von der Source zur ersten Gate-Elektrode erstreckt, von dem 2DEG isoliert, dass sich von der ersten Gate-Elektrode zum Drain erstreckt.
  • Der HEMT kann ferner eine leitfähige Struktur umfassen, die leitfähig mit dem 2DEG verbunden und zwischen der Source und der ersten Gate-Elektrode angeordnet ist.
  • Die leitfähige Struktur kann mehrere leitfähige Säulen umfassen, die eine leitfähige Verbindung zwischen dem 2DEG und Schichten des Bausteins, die vom 2DEG beabstandet sind, schaffen. Die leitfähigen Säulen können in einer Ebene angeordnet sein, die senkrecht zur Source-Drain-Richtung ist, wobei die leitfähigen Säulen in einer Richtung, senkrecht zur Source-Drain-Richtung, voneinander beabstandet sind.
  • Die leitfähige Struktur oder die leitfähigen Säulen können die Leitfähigkeit eines leitfähigen Kanals, der durch das 2DEG gebildet wird, um nicht mehr als 20 %, vorzugsweise nicht mehr als 10 %, ändern.
  • Säulen, welche die leitfähige Struktur bilden, können um mehr als das Doppelte ihrer Breite voneinander beabstandet sein. Dieser Abstand ist in der Ebene gemessen, welche die Säulen enthält und die sich senkrecht zur Source-Drain-Richtung erstreckt.
  • Der HEMT kann ferner ein drittes Gate umfassen, das leitfähig mit der Source verbunden ist.
  • Das dritte Gate kann zwischen dem zweiten Gate und dem Drain oder zwischen dem zweite Gate und dem ersten Gate angeordnet sein.
  • Das zweite und das dritte Gate können jeweils von der Sperrschicht durch isolierende Strukturen isoliert sein. Diese isolierenden Strukturen, welche die jeweiligen Gates von der Sperrschicht trennen, weisen eines oder mehreres von unterschiedlichen Dicken und unterschiedlichen HS-Charakteristika auf.
  • Verarmung von 2DEG unterhalb des ersten Gates verleiht dem Baustein Noff-Charakteristika bis zu einer ersten Source-Drain-Spannung.
  • Das zweite Gate kann, zum Beispiel durch passende Wahl eines Gate-Isolatormaterials und/oder eine Dicke derart konfiguriert sein, dass, bei und oberhalb einer ersten Potentialdifferenz zwischen der Source und dem Drain, ein am zweiten Gate vorhandenes Source-Potential eine 2DEG-Verarmung unterhalb des zweiten Gates verursacht, wodurch dem Baustein Noff-Charakteristika verliehen werden.
  • Verarmung von 2DEG unterhalb des ersten Gates kann dem Baustein Noff-Charakteristika bis zur ersten Potentialdifferenz zwischen der Source und dem Drain verleihen.
  • Nach einem anderen Aspekt wird eine Vorrichtung bereitgestellt, die einen beliebigen der oben beschriebenen HEMT umfasst. Die Vorrichtung kann ein WS-GS-Wandler, ein GS-GS-Wandler, ein Wechselrichter, eine Stromversorgung, ein WS-Adapter oder ein Motortreiber oder andere Hochleistungsvorrichtungen sein, die niedrigen Widerstand im geöffneten Zustand und/oder Widerstandsfähigkeit gegen das Anlegen hoher Spannungen erfordern.
  • 1 zeigt eine Ausführungsform eines Transistors, die ein Substrat e1 umfasst, auf dem eine (Al, In)GaN-Pufferschicht, die einen (Al)GaN-Kanal e2 einschließt, gebildet ist. Das Substrat kann ein Si-, Saphir- GaN-, SiC-Substrat sein oder kann aus einem anderen geeigneten Substratmaterial hergestellt sein, Der aktive Bereich des Transistors ist oben auf der Pufferschicht e2 geformt und umfasst eine AlN-Abstandsschicht e3, eine AlGaN-Sperrschicht e4, eine GaN-Deckschicht e5 und eine SiN-Passivierungsschicht e6. Die AlN-Schicht e3, die GaN-Deckschicht e5 und die SiN-Passivierungsschicht e6 sind optional und eine, zwei oder alle dieser Schichten können weggelassen werden. Folglich werden in einer Ausführungsform alle der Schichten e1 bis e6 bereitgestellt, wohingegen bei verschiedenen anderen Ausführungsformen die Kombination der Schichten e3, e5 und e6, die Kombination der Schichten e3 und e5, die Kombination der Schichten e3 und e6, die Kombination der Schichten e5 und e6 oder eine einzelne Schicht e3, e5 oder e6 weggelassen wird.
  • Während oben und ebenfalls im Folgenden Ausführungsformen unter Bezugnahme auf einen /Al)GaN-HEMT beschrieben werden, ist die vorliegende Erfindung allgemeiner anwendbar auf jegliche Art von III-N-HEMT. Wie hierin verwendet, beziehen sich die Begriffe III-Nitrid oder III-N auf Materialien entsprechend der stöchiometrischen Formel BwAlxInyGazN, wobei w+x+y+z etwa 1 ist, 0 ≤ w ≤ 1, 0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ z ≤ 1. Wichtig ist, dass die für die Schichten e2 und e4 und e3, falls vorhanden, verwendeten Materialien jedoch derart sind, dass sie ein 2DEG in der Pufferschicht e2 bilden, wie es der Person von Fach bekannt ist.
  • Zu 1 zurückkehrend, bezeichnet s1 den Drain, und s2 bezeichnet die Source des in 1 gezeigten Transistors. Zwei Gates s3 und s5 werden zwischen dem Drain s1 und der Source s2 bereitgestellt. Das erste Gate s3 wird durch Formen einer vollständigen oder teilweisen Aussparung der AlGaN-Sperrschicht e4 und durch Auskleiden der Aussparung mit einem Gate-Dielektrikum d2 gebildet. Das Material des Gate-Dielektrikums d2 kann Si-Nitrid, Si-Oxid, Al-Oxid oder eine andere Art von High-k-Materialien sein. In einer Ausführungsform ist dieses Gate ohne Dielektrikum geformt (Schottky-Gate). Während in 1 gezeigt wird, dass sich das Gate s3 bis zu einer Tiefe erstreckt, die im Wesentlichen identisch mit der Höhe einer oberen Fläche des Gate-Dielektrikums d2 ist, wobei das Gate-Dielektrikum d2 die Pufferschicht e2 durchdringt, ist die genaue Tiefe, bis zu der sich das Gate s3 und das Gate-Dielektrikum d2 erstrecken, nicht wesentlich Der Zweck des Gates s3 ist es, eine Bildung des 2DEG in der Pufferschicht e2 unmittelbar unterhalb des Gates s3 zu verhindern. Das Vorhandensein des Gates s3 unterbricht daher die durchgehende Leitfähigkeit des 2DEG zwischen dem Drain s1 und der Source s2, was dem in 1 gezeigten Transistor Noff-Eigenschaften verleiht. Die Eigenschaften dieses Gate-Stapels, einschließlich der Art des dielektrischen Materials, das unter dem Gate s3 platziert ist, der Dicke des Gate-Dielektrikums unter dem Gate s3, des Metalls, das für das Gate s3 verwendet wird, usw. definieren die Schwellenspannung des gesamten Bausteins. Das Wählen eines Metalls mit einer niedrigeren Arbeitsfunktion für das Gate steigert zum Beispiel die Schwellenspannung Vth, falls andere Material- und Architekturcharakteristika des Bausteins gleich gehalten werden. Ein Steigern der Dicke und/oder der Dielektrizitätskonstante des Dielektrikums wird im Gegensatz die Schwellenspannung Vth verringern Die Auswahl des dielektrischen Materials und der Dicke kann auf einem Ausgleich zwischen Verfügbarkeit, Integrationsnotwendigkeiten und Ziel der Vth beruhen, wie für die Person vom Fach leicht offensichtlich sein wird. Dies gilt ebenfalls für die Auswahl von Gate-Metall und Oberflächenbehandlungen.
  • Die Länge des s3, gemessen in der Richtung zwischen Drain s1 und Source s2, ist so kurz wie möglich, während sie doch ermöglicht, den Baustein bis zu einer Schwellenspannung, bei oder über der das Anlegen eines Source-Potentials an das Gate s5 das 2DEG unterhalb des Gates s5 in einem solchen Maß verarmt hat, dass der Auszustand des Bausteins durch diese Verarmung erreicht wird, in einem Aus-Zustand zu halten. Vorzugsweise ist die Länge des Gates s3, gemessen in der Richtung zwischen Drain s1 und Source s2, für ältere Herstellungsprozesse, so kurz wie es der zum Herstellen des in 1 gezeigten Bausteins verwendete Prozess erlaubt, oder hat, für neuere Herstellungsprozesse, die hochaufgelöste Merkmale erreichen können, eine Länge, die bis zum Schwellenwert eine Unterbrechung oder einen Ladungsabfluss unterhalb des Gates verhindert. Es wird zu erkennen sein, dass die Unterbrechung des 2DEG, die durch das Vorhandensein des Gates s3 erzeugt wird, dem Baustein nicht nur Noff-Eigenschaften verleiht, sondern ebenfalls eine Leitfähigkeitslücke schafft die durch Ladungen während des Ein-Betriebs überquert werden muss. Es wird demzufolge zu erkennen sein, dass das Vorhandensein des Gates s3 den Widerstand im geöffneten Zustand Ron des in 1 gezeigten Bausteins steigert. Durch Minimieren der Länge des Gates s3, gemessen in der Richtung zwischen dem Drain s1 und der Source s2, wird die Wirkung, die das Vorhandensein des Gates s3 auf Ron hat, minimiert. Das Gate s3 verleiht dem Transistor noch ein Noff-Verhalten für niedrige Spannungen, die zwischen dem Drain s1 und der Source s2 angelegt werden, Das Gate s3 muss dem in 1 gezeigten Baustein keine Hochspannungs- (HS-) Fähigkeit verleihen, weil diese Fähigkeit durch das zweite Gate, Gate s5 bereitgestellt wird.
  • Wie aus 1 zu ersehen ist, erstreckt sich das zweite Gate s5 nicht hinab bis zur Pufferschicht e2 oder sogar in die Passivierungsschicht e6 und ist stattdessen durch eine dielektrische Schicht d1 von der Passivierungsschicht e6 getrennt. Das Material der dielektrischen Schicht d1 ist aus der Liste von Materialien ausgewählt, die oben für d2 bereitgestellt wird. Die Architektur des Gates s5 allein stört daher das 2DEG unterhalb des Gates s5 während des Ein-Zustandes nicht. Das Gate s5 allein würde demzufolge Non-Charakteristika bereitstellen. Während ein Unter-Gate-Dielektrikum unterhalb des Gates s5 verwendet werden kann, ist dies optional. In der in 1 gezeigten Architektur liegt das daran, dass das Gate s5 durch die SiN-Passivierungsschicht e6 umschlossen wird. Die Dicke einer beliebigen isolierenden Schicht unterhalb des Gates s5, sei dies die Dicke der Passivierungsschicht e6, die Dicke eines unter dem Gate s5 platzieren Gate-Dielektrikums oder eine Kombination dieser zwei Dicken, beeinflusst die HS-Fähigkeiten des Bausteins unmittelbar und definiert die Anforderungen für die minimale Noff-Fähigkeit des Gates s3. Die Länge des Gates s5, gemessen in der Richtung zwischen dem Drain s1 und der Source s2, kann so gewählt werden, dass sie einen gewünschten HS-Betrieb ermöglicht. Die Auswahl dieser Länge des Gates s5 beeinflusst Ron nicht, weil die Gate-Architektur die Bildung von 2DEG unterhalb des Gates nicht stört. Es liegt innerhalb des Könnens der Person vom Fach, den in 1 gezeigten kaskadierten Baustein mit einem Gate s5 zu versehen, das so bemessen und von den nächsten leitenden Strukturen beabstandet ist, dass der Baustein die gewünschte Hochspannungsfähigkeit aufweist.
  • Ferner wird in dem in 1 gezeigten Baustein ein Kontakt s6 gezeigt, der zwischen der Source s2 und dem Gate s3 angeordnet ist und der über eine leitfähige Schicht s4 mit dem Gate s5 verbunden ist. Bei einer Ausführungsform ist die leitfähige Schicht s4 eine Metallschicht. Der Kontakt s6 erstreckt sich in die AlGaN-Sperrschicht e4 bis zu einer Tiefe, die eine leitfähige Verbindung zum 2DEG unterhalb des Kontakts s6 gewährleistet. Bei einigen Ausführungsformen verursacht dies eine Verminderung oder sogar eine Unterbrechung im 2DEG unterhalb des Kontakts s6.
  • Es wird zu erkennen sein, dass das Vorhandensein des Gates s3 das 2DEG zwischen dem Drain s1 und der Source s2 in zwei unterschiedliche Teile aufteilt, die jeweils auf der Drain- und der Source-Seite des Gates s3 angeordnet sind. Die Source s2 und der Kontakt s6 sind beide innerhalb eines dieser zwei 2DEG-Segmente angeordnet und sind über das 2DEG leitfähig miteinander verbunden. Dies wiederum bedeutet, dass das Gate s5 durch die Metallschicht s4, den Kontakt s6 und das 2DEG, das den Kontakt s6 mit der Source 2 verbindet, leitfähig mit der Source 2 verbunden ist. Das Potential des Gates s5 ist daher das gleiche wie das an die Source 2 angelegte Potential.
  • Nunmehr der Funktionsweise des in 1 gezeigten Bausteins zugewandt, werden die Noff-Fähigkeiten des Bausteins über einen bausteinspezifischen Bereich der Potentialdifferenz zwischen dem Drain s1 und der Source s2 sichergestellt. Die Noff-Fähigkeit des in 1 gezeigten Bausteins wird durch zwei unterschiedliche Mechanismen über diesen Bereich gewährleistet. Für niedrige Potentialdifferenzen zwischen dem Drain s1 und der Source s2, bis zu einer ersten Spannung, gewährleistet die oben erörterte 2DEG-Verarmung durch das Gate s3 die Noff-Charakteristik für den in 1 gezeigten Baustein dadurch, dass die Pufferschicht e2 unterhalb des Gates s3 nicht leitfähig gemacht wird. Die erste Spannung beträgt bei einer Ausführungsform ein Zehntel der gesamten Nennspannung des Bausteins. Allgemeiner ist der Baustein so konfiguriert, dass, wenn die erste Spannung erreicht wird, die Verarmung unterhalb des Gates s5 ausreichend ist, um den Kanal unterhalb des Gates s5 nicht leitfähig zu machen. Die Eigenschaften des Gates s3 definieren ebenfalls die Schwellenspannung des in 1 gezeigten Bausteins.
  • Für höhere Potentialdifferenzen zwischen dem Drain s1 und der Source s2 bleibt das Potential des Gates s5 durch die Verbindung des Gates s5 mit der Source s2 beim Potential der Source s2. Das Potential des zwischen dem Gate s3 und dem Drain s1 angeordneten 2DEG ist jedoch das gleiche wie das an den Drain s1 angelegte Potential, durch die leitfähige Verbindung des Drains s2 mit dem 2DEG unter dem Gate s5. Die Potentialdifferenz zwischen dem Gate s5 und dem 2DEG unterhalb des Gates s5 nimmt demzufolge mit einer zunehmenden Potentialdifferenz zwischen dem Drain s1 und der Source s2 zu.
  • Das Gate s5 ist derart konfiguriert, dass, wenn die Potentialdifferenz zwischen dem Drain s1 und der Source s2 ausreichend hoch ist, um die Noff-Eigenschaften zu überwinden, die durch das Gate s3 bereitgestellt werden, diese Potentialdifferenz ebenfalls hoch genug ist, um die Ladungen im 2DEG unterhalb des Gates s5 verarmen zu lassen. Für höhere Source-Drain-Potentialdifferenzen ist das 2DEG unterhalb des Gates s5 demzufolge verarmt worden, so dass für solche höhere Spannungen Noff-Charakteristika dadurch bereitgestellt werden, selbst wenn die Architektur des Gates s3 allein nicht ausreichend wäre zum Bereitstellen von Noff-Eigenschaften bei hoher Spannung. Wenn die Potentialdifferenz zwischen dem Drain s1 und der Source s2 zunimmt, nimmt die Verarmung des 2DEG zu, was folglich weiter ein Noff-Verhalten garantiert, bis zur Grenze der EPI-Pufferfähigkeit.
  • Falls eine positive Vorspannung an das Gate s3 angelegt wird, wird der Kanal unterhalb des Gates s3 leitfähig gemacht/geöffnet. Dies beseitigt die Potentialdifferenz zwischen dem Gate s5 und dem 2DEG, wodurch die oben erörterte Verarmung des 2DEG verhindert wird. Als eine Folge wird der gesamte Kanal leitfähig gemacht.
  • Es ist wichtig, dass der Widerstand im geöffneten Zustand Ron des gesamten Bausteins so wenig wie möglich durch die Architektur des Bausteins beeinflusst wird. Eine dazugehörige Erwägung ist die Länge des Gates s3, gemessen in der Source-Drain-Richtung, wie oben erörtert. Es wird zu erkennen sein, dass die Architektur des in 1 gezeigten Kontakts s6 ebenfalls Ron beeinflussen kann und es daher wünschenswert ist, den Kontakt s6 so zu strukturieren, dass er Ron im kleinstmöglichen Ausmaß beeinflusst.
  • 2A illustriert eine Ausführungsform, die strukturell der in 1 gezeigten Ausführungsform ähnelt, bei der aber die Konfiguration des Kontakts s6 ausführlicher gezeigt wird. Wie aus 2A zu ersehen ist, hat der Kontakt s6 keine durchgehende Struktur in der Ebene, senkrecht zur Source-Drain-Richtung. Stattdessen wird der Kontakt s6 als ein Satz von diskreten parallelen Halbleitersäulen bereitgestellt, die sich von der Metallschicht s4 nach unten erstrecken, um die Metallschicht s4 (und mit ihr das Gate s5) über das 2DEG unterhalb des Kontakts s6 mit der Source 2 zu verbinden. Dadurch, dass der Kontakt s6 in der Richtung, senkrecht zur Source-Drain-Richtung, diskontinuierlich gestaltet ist, kann der Kontakt s6 die Bildung von 2DEG unterhalb desselben über die gesamte Breite des Drains s1 und/oder des Gates s3 in der Richtung, senkrecht zur Source-Drain-Richtung, nicht stören, selbst wenn sich die einzelnen Säulen des Kontakts s6 bis zu einer Tiefe innerhalb der Sperrschicht e4 erstrecken würden, die örtlich die Bildung von 2DEG unterhalb einzelner Säulen verhindern kann. Dies bedeutet, dass, selbst wenn die Bildung von 2DEG unterhalb des Kontakts s6 durch das Vorhandensein des Kontakts s6 gestört würde, eine solche Störung doch intakte 2DEG-Kanäle belassen würde, die sich vom Drain s1 zum Gate s3 erstrecken, in Bereichen, die keine Säule des Kontakts s6 über sich aufweisen. Die Verwendung einer Säulenstruktur für den Kontakt s6 verringert daher die Genauigkeit, die beim begrenzen der Tiefe erforderlich ist, bis zu der sich der Kontakt s6 im Baustein erstreckt. Dies wiederum macht die Fertigungsanforderungen für den Baustein weniger beschwerlich und weniger kostenaufwändig.
  • 2B illustriert ferner, dass sich, wie bereits erkannt worden sein wird, die leitfähigen Säulen, die den Kontakt s6 bilden, in einer Aufwärtsrichtung erstrecken, so dass sie leitfähig mit der Metallschicht s4 verbunden sind (die aus 2A weggelassen worden sind, um die Klarheit dieser 2A zu verbessern.
  • 3A, 3B und 3C zeigen horizontal aufgeschnittene Draufsichten von Ausführungsformen eines Transistors, wobei sich die Schnittebene durch die Pufferschicht e4 erstreckt. Wie aus diesen Figuren zu ersehen ist, können die leitfähigen Säulen, die den Kontakt s6 ausmachen, verschiedene Querschnitte aufweisen, einschließlich eines kreisförmigen Querschnitts, wie in 2A, 2B und 3A gezeigt, eines quadratischen Querschnitts, wie in 3B gezeigt, oder eines rechteckigen Querschnitts, wie in 3C gezeigt. Um jegliche Verringerung der Leitfähigkeit durch das 2DEG unterhalb des Kontakts s6 zu minimieren, erstrecken sich die langen Seiten des rechteckigen Querschnitts der in 3D gezeigten Säulen in der Source-Drain-Richtung, während sich die kurzen Seiten der in 3D gezeigten Säulen in der Richtung, senkrecht zur Source-Drain-Richtung, erstrecken. Die Person vom Fach wird dazu in der Lage sein, den Wunsch auszugleichen, die Störung von 2DEG durch Verringern der Gesamtquerschnittsfläche, die durch die Säulen des Kontakts s6 im horizontalen Querschnitt eingenommen wird, zu minimieren (und daher jegliche Steigerung bei Ron zu minimieren), während der kumulative Querschnitt der Säulen des Kontakts s6 so gewählt wird, dass eine leitfähige Verbindung des 2DEG unterhalb des Kontakts s6 und des Gates s5 aufrechterhalten wird, die ausreicht, um zu ermöglichen, dass das Potential des Gates s5 dasjenige der Source s2 spiegelt, so dass eine Verarmung des 2DEG unterhalb des Gates s5 auf die oben erörterte Weise möglich ist.
  • 4 zeigt eine andere Ausführungsform der Erfindung. Wie zu sehen ist, werden sowohl der Kontakt s6 als auch das Gate s5 auf die gleiche Weise bereitgestellt wie bei den oben erörterten Ausführungsformen. Die durch die Feldelektrode s4 in 1 bis 3 bereitgestellte Funktion wird bei der Ausführungsform von 4 durch die leitfähige Verbindung s8 bereitgestellt. Zusätzlich zu den bisher erörterten Bestandteilen umfasst der in 4 gezeigte Baustein ferner ein Gate s7, das über die Feldelektrode s4 mit der Source s2 verbunden ist. Wie zu erkennen sein wird, umfasst die in 4 gezeigte Ausführungsform zwei Gates, die Gates s5 und s7, die leitfähig mit der Source verbunden sind, wobei das Gate s5 über eine leitfähige Leitung s8, den Kontakt s6 und das 2DEG, das sich zwischen dem unteren Ende der Leitung s6 und der Source s2 erstreckt, mit der Source s2 verbunden ist und das Gate s7 durch die leitfähige Feldelektrode s4 unmittelbar mit der Source s2 verbunden ist. Es wird zu erkennen sein. Dass die leitfähige Leitung s8 um jegliche leitfähige Strukturen geführt/von denselben isoliert ist, mit denen sie nicht verbunden gezeigt wird, einschließlich der Feldelektrode s4. Die in 4 gezeigte Struktur bietet den zusätzlichen Vorteil der Flexibilität bei der Gestaltung und Platzierung der Gates s5 und s7. Wie insbesondere zu sehen ist, ist die Entfernung des Gates s5 von der Sperrschicht s4 größer als die Entfernung des Gates s7 von der Sperrschicht s4. Die Weise, wie die zwei Gates s5 und s7 das 2DEG und daher die HS-Eigenschaften des Bausteins beeinflussen, ist unterschiedlich, und die Gestaltung und Platzierung der zwei Gates kann daher verwendet werden, um die HS-Eigenschaften des Bausteins einzustellen.
  • Alle oben beschriebenen Ausführungsformen können unter Verwendung standardmäßiger CMOS-Gießereiausrüstung gefertigt werden und schließen vergleichsweise einfache Fertigungsprozesse ein. Sie beruhen darüber hinaus nicht auf der Verwendung speziellen zugeschnittenen EPI-Materials und ermöglichen eine robuste Wahl und Steuerung der Schwellenspannung der gefertigten Bausteine. Wie oben erörtert, verhindert die Architektur des Gates s3 die Bildung von 2DEG unterhalb desselben. Die Tiefe, bis zu der sich s3 erstreckt, muss hierbei nicht genau gesteuert werden, so dass es nicht notwendig ist, hochgenaue Ätzstoppverfahren zu verwenden. Dies macht die Fertigungsprozesse weniger beschwerlich und finanziell attraktiver.
  • Die Gestaltung und Positionierung des Gates s5 beeinflussen nicht Schwellenspannung, Widerstand im geöffneten Zustand Ron oder Aus-Zustand-Gate-Verlust des Bausteins, während sie es ermöglichen, eine ausgezeichnete HS-Leistung beizubehalten. Diese Eigenschaften können durch die Gestaltung des Gates s3 gesteuert werden, Das Gate s7 verbessert die HS-Fähigkeit des Gates s5 weiter, so dass das Gate s5 äußerst kurz sein kann, wenn es in der Richtung zwischen der Source s2 und dem Drain s1 gemessen und wenn es mit einer Zwei-Gate-Lösung, wie beispielsweise den in 1, 2A und 2B gezeigten Lösungen, verglichen wird.
  • Insbesondere die Verringerung von Ron durch den Baustein ist minimal, während der Aus-Zustand-Gate-Verlust beträchtlich verbessert wird, wenn er mit herkömmlichen Lösungen verglichen wird. Bekannte Anordnungen, die ein p-(Al)GaN-Gate umfassen, weisen zum Beispiel die Begrenzung auf, dass, um einen Noff-Zustand zu erreichen, die 2DEG-Konzentration so niedrig sein muss, dass das p-GaN das 2DEG verarmen kann. Dies führt zu verhältnismäßig hohem Flächenwiderstand des 2DEG und folglich höherem Ron des fertigen Bausteins. Zum Beispiel beträgt ein typischer Flächenwiderstand für 2DEG etwa 300 Ohm, während p-GaN-Gate-Strukturen einen Flächenwiderstand von 500 Ohm aufweisen können. Zusätzlich dazu wird kein Dielektrikum zwischen Metall und p-(Al)GaN-Gates verwendet, um den gewünschten Noff-Zustand zu erreichen. Demzufolge tritt also bei solchen Anordnungen ein viel höherer Gate-Verlust auf. Ausführungsformen der vorliegenden Erfindung können im Gegensatz einen niedrigeren 2DEG-Flächenwiderstand erreichen, während sie einen niedrigen Gate-Verlust durch gänzliche Vermeidung der Verwendung von p-GaN-Gates erreichen.
  • Bekannte Anordnungen, die eine herkömmliche Recessed-Gate-Lösung umfassen, müssen eine große Gate-Länge (diese kann bis zu 2 bis 3 Mm betragen) einsetzen, um ein HS-fähiges Gate zu schaffen. Dies jedoch führt zu gesteigertem Widerstand im geöffneten Zustand Ron, der durch Ausführungsformen der vorliegenden Erfindung vermieden werden kann.
  • Da die Gestaltung und die Funktion der Gates s3 du s5 voneinander getrennt werden können, wird eine der Begrenzungen anderer Vorschläge, um Noff-Verhalten für HEMT zu erreichen, die Notwendigkeit, Gate-Isolationsschichten zu gestalten, um sie HS-fähig zu machen, durch die Ausführungsformen überwunden.
  • Während bestimmte Ausführungsformen beschrieben worden sind, sind diese Ausführungsformen nur als Beispiel vorgestellt worden und sind nicht dafür vorgesehen, den Geltungsbereich der Erfindungen zu begrenzen. In der Tat können die hierin beschriebenen neuartigen Vorrichtungen und Verfahren in einer Vielzahl von anderen Formen ausgeführt werden; darüber hinaus können verschiedene Weglassungen, Ersetzungen und Änderungen bei der Form der hierin beschriebenen Vorrichtungen, Verfahren und Erzeugnisse vorgenommen werden, ohne vom Geist der Erfindungen abzuweichen, Die angefügten Ansprüche und deren Äquivalente sind dafür vorgesehen, solche Formen oder Modifikationen abzudecken, wie sie in den Geltungsbereich der Erfindungen fallen würden.

Claims (12)

  1. HEMT, der Folgendes umfasst: eine Source und einen Drain, eine III-N-Pufferschicht und eine III-N-Sperrschicht, die zusammen ein 2DEG in der Pufferschicht zwischen dem Source und dem Drain bilden, eine erste Gate-Elektrode, die dafür konfiguriert ist, eine Gate-Vorspannung zu empfangen, eine zweite Gate-Elektrode, die zwischen dem Drain und dem ersten Gate angeordnet und über das 2DEG leitfähig mit der Source verbunden ist.
  2. HEMT nach Anspruch 1, wobei sich die erste Gate-Elektrode in und vorzugsweise durch die Sperrschicht erstreckt, so dass eine Bildung von 2DEG unterhalb des ersten Gates verringert oder gehemmt wird.
  3. HEMT nach Anspruch 1 oder 2, der ferner eine leitfähige Struktur umfasst, die leitfähig mit dem 2DEG verbunden und zwischen der Source und der ersten Gate-Elektrode angeordnet ist.
  4. HEMT nach Anspruch 3, wobei die leitfähige Struktur mehrere leitfähige Säulen umfasst, die eine leitfähige Verbindung zwischen dem 2DEG und Schichten des Bausteins, die vom 2DEG beabstandet sind, schaffen.
  5. HEMT nach einem der Ansprüche 3 bis 5, wobei die leitfähige Struktur die Leitfähigkeit eines leitfähigen Kanals, der durch das 2DEG gebildet wird, um nicht mehr als 20 %, vorzugsweise nicht mehr als 10 %, ändert.
  6. HEMT nach einem der Ansprüche 3 bis 5, wobei Säulen, welche die leitfähige Struktur bilden, um mehr als das Doppelte ihrer Breite voneinander beabstandet sind.
  7. HEMT nach einem der vorhergehenden Ansprüche, der ferner ein drittes Gate umfasst, wobei das dritte Gate leitfähig mit der Source verbunden ist.
  8. HEMT nach Anspruch 7, wobei das dritte Gate zwischen dem zweiten Gate und dem Drain oder zwischen dem zweite Gate und dem ersten Gate angeordnet ist.
  9. HEMT nach Anspruch 7 oder 8, wobei das zweite und das dritte Gate jeweils von der Sperrschicht durch isolierende Strukturen isoliert sind, wobei die isolierenden Strukturen, welche die jeweiligen Gates von der Sperrschicht trennen, eines oder mehreres von unterschiedlichen Dicken und unterschiedlichen HS-Charakteristika aufweisen.
  10. HEMT nach einem der vorhergehenden Ansprüche, wobei eine Verarmung von 2DEG unterhalb des ersten Gates dem Baustein Noff-Charakteristika bis zu einer ersten Potentialdifferenz zwischen der Source und dem Drain verleiht.
  11. HEMT nach Anspruch 10, wobei das zweite Gate derart konfiguriert ist, dass, für eine Potentialdifferenz zwischen der Source und dem Drain, die gleich einer ersten Potentialdifferenz oder höher als dieselbe ist, ein am zweiten Gate vorhandenes Source-Potential eine 2DEG-Verarmung unterhalb des zweiten Gates verursacht, wodurch bei und oberhalb der ersten Potentialdifferenz dem Baustein Noff-Charakteristika verliehen werden.
  12. Vorrichtung, die einen HEMT nach einem der vorhergehenden Ansprüche umfasst, wobei die Vorrichtung ein WS-GS-Wandler, ein GS-GS-Wandler, ein Wechselrichter, eine Stromversorgung, ein WS-Adapter oder ein Motortreiber ist.
DE102018116843.8A 2017-08-23 2018-07-11 Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit Active DE102018116843B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1713530.2 2017-08-23
GB1713530.2A GB2565805B (en) 2017-08-23 2017-08-23 Noff III-nitride high electron mobility transistor

Publications (2)

Publication Number Publication Date
DE102018116843A1 true DE102018116843A1 (de) 2019-02-28
DE102018116843B4 DE102018116843B4 (de) 2024-01-18

Family

ID=59996595

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018116843.8A Active DE102018116843B4 (de) 2017-08-23 2018-07-11 Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit

Country Status (3)

Country Link
US (1) US10446675B2 (de)
DE (1) DE102018116843B4 (de)
GB (1) GB2565805B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI677092B (zh) * 2017-12-20 2019-11-11 新唐科技股份有限公司 半導體裝置及半導體結構
TWI701840B (zh) * 2019-08-14 2020-08-11 新唐科技股份有限公司 增強型高電子遷移率電晶體元件
US11855198B2 (en) * 2020-04-09 2023-12-26 Qualcomm Incorporated Multi-gate high electron mobility transistors (HEMTs) employing tuned recess depth gates for improved device linearity
CN112670340B (zh) * 2020-12-14 2022-12-23 南方科技大学 P型栅hemt器件
CN113809160A (zh) * 2021-08-25 2021-12-17 西安电子科技大学 一种无金场板GaN基射频器件及其制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007109301A2 (en) * 2006-03-20 2007-09-27 International Rectifier Corporation Merged gate cascode transistor
JP4755961B2 (ja) 2006-09-29 2011-08-24 パナソニック株式会社 窒化物半導体装置及びその製造方法
US7501670B2 (en) 2007-03-20 2009-03-10 Velox Semiconductor Corporation Cascode circuit employing a depletion-mode, GaN-based FET
CN101359686B (zh) * 2007-08-03 2013-01-02 香港科技大学 可靠的常关型ⅲ-氮化物有源器件结构及相关方法和系统
US7795642B2 (en) 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
US7915643B2 (en) 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
WO2011100304A1 (en) * 2010-02-09 2011-08-18 Massachusetts Institute Of Technology Dual-gate normally-off nitride transistors
US8766375B2 (en) 2011-03-21 2014-07-01 International Rectifier Corporation Composite semiconductor device with active oscillation prevention
US9087718B2 (en) * 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9059076B2 (en) 2013-04-01 2015-06-16 Transphorm Inc. Gate drivers for circuits based on semiconductor devices
JP6136571B2 (ja) 2013-05-24 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6211804B2 (ja) * 2013-05-30 2017-10-11 トランスフォーム・ジャパン株式会社 半導体装置
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9343562B2 (en) * 2013-12-06 2016-05-17 Infineon Technologies Americas Corp. Dual-gated group III-V merged transistor
CN106549050A (zh) 2015-09-17 2017-03-29 中国科学院苏州纳米技术与纳米仿生研究所 级联增强型hemt器件

Also Published As

Publication number Publication date
US20190067465A1 (en) 2019-02-28
GB2565805A (en) 2019-02-27
GB201713530D0 (en) 2017-10-04
GB2565805B (en) 2020-05-13
US10446675B2 (en) 2019-10-15
DE102018116843B4 (de) 2024-01-18

Similar Documents

Publication Publication Date Title
DE112014007341B4 (de) GaN-TRANSISTOREN MIT POLYSILIZIUMSCHICHTEN ZUR BILDUNG VON ZUSÄTZLICHEN KOMPONENTEN UND VERFAHREN ZU DEREN HERSTELLUNG
DE102018116843B4 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE102016111400B4 (de) Nitridhalbleitereinrichtung
DE112014005981B4 (de) Halbleitereinrichtung
DE112006001893B4 (de) Normalerweise abgeschaltetes Gruppe-III-Nitrid-Halbleiter-Bauteil und Verfahren zur Herstellung desselben
DE102013106152B4 (de) Drainerweiterte MOS-Vorrichtung für Bulk-FinFET-Technologie und Herstellungsverfahren
DE102013003283B4 (de) Tunneltransistor und Verfahren
DE112016005805T5 (de) Variable gate-längen für vertikale transistoren
DE102014111009B4 (de) Halbleitervorrichtung und Verfahren zum Ausbilden einer vertikalen Struktur
DE102015114791A1 (de) Transistor mit einer hohen Elektronenbeweglichkeit, der eine vergrabene Feldplatte aufweist
DE102018116869A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE112014003169B4 (de) Isolationsstruktur in Gallium Nitrid Komponenten und Integrierte Schaltungen
DE112014003495T5 (de) Gate mit selbstausgerichtetem Absatz für Anreicherungsmode-GaN-Transistoren
DE102014019360A1 (de) Halbleiterstruktur und ihr herstellungsverfahren
DE102015115734A1 (de) Nicht-planares selbstsperrendes Halbleiterbauelement
DE102015106185B4 (de) Halbleiterstruktur und Verfahren zur Verarbeitung eines Trägers
DE112014003545T5 (de) Integrierte Schaltung mit zusammenpassenden Schwellenspannungen und Verfahren zur Herstellung derselben
DE102014223953A1 (de) FinFET Halbleitervorrichtungen, die vertiefte Source-Drain-Gebiete auf einer unteren Halbleiterschicht umfassen und Verfahren zur Herstellung dieser
DE102019104424A1 (de) Halbleitervorrichtung
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
DE102016101930A1 (de) Halbleiterbauelement und Verfahren
DE112018002923T5 (de) FET mit geringer Leckage
DE102021134457A1 (de) Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung
DE102016100016A1 (de) Halbleiterstruktur
DE102017217234A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R082 Change of representative

Representative=s name: PROCK, THOMAS, DR., GB

R081 Change of applicant/patentee

Owner name: X-FAB SEMICONDUCTOR FOUNDRIES GMBH, DE

Free format text: FORMER OWNER: X-FAB SEMICONDUCTOR FOUNDRIES AG, 99097 ERFURT, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division