実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第1の実施の形態〕
最初に、HEMT等のGaN等の窒化物半導体を用いた半導体装置について説明する。GaN等の窒化物半導体を用いた半導体装置は、図1及び図2に示されるように、シリコン等の基板10の上に、GaN等により電子走行層21が形成され、電子走行層21の上には、AlGaN等により電子供給層22が形成されている。図1は、HEMT等のGaN等の窒化物半導体を用いた半導体装置の上面図であり、図2は図1における一点鎖線1A−1Bにおいて切断した断面図である。本実施の形態においては、電子走行層21を第1の半導体層と記載し、電子供給層22を第2の半導体層と記載する場合がある。
電子供給層22の上には、n−GaN等によりキャップ層23が形成されており、キャップ層23の上には、ゲート電極31、ソース電極32及びドレイン電極33が形成されている。キャップ層23の上には、ゲート電極31、ソース電極32及びドレイン電極33が形成されていない領域に、第1の絶縁膜41が形成されている。またゲート電極31とドレイン電極33との間の領域における第1の絶縁膜41の上には、フィールドプレート(FP)34が形成されている。更に、第1の絶縁膜41、ゲート電極31、フィールドプレート34の上には、第2の絶縁膜42が形成されている。
このような半導体装置においては、ゲート電極31をゲート電極とするトランジスタと、フィールドプレート34をゲート電極とするトランジスタの2つのトランジスタが形成される。このような半導体装置において、例えば、図3に示されるように、フィールドプレート34とソース電極32とを接続することにより、フィールドプレート34にソース電極32に印加されている電位と同じ電位を印加することができる。フィールドプレート34に印加される電位は、ソース電極32に印加される電位と同じとなる場合に限定されるものではなく、ソース電極32に印加される電位からドレイン電極33に印加される電位までの範囲において、所望の電位を印加してもよい。
尚、図1に示されるように、この半導体装置は、ゲート電極31、ソース電極32、ドレイン電極33及びフィールドプレート34はストライプ状に形成されている。また、ソース電極32とドレイン電極33との間に、ゲート電極31が形成されており、ゲート電極31とドレイン電極33との間にはフィールドプレート34が形成されている。
(半導体装置)
次に、第1の実施の形態における半導体装置について、図4から図8に基づき説明する。図4は、本実施の形態における半導体装置の上面図である。尚、図4では、層間絶縁膜等の絶縁膜は省略されている。図5は図4における一点鎖線4A−4Bにおいて切断した断面図であり、図6は図4における一点鎖線4C−4Dにおいて切断した断面図であり、図7は図4における一点鎖線4E−4Fにおいて切断した断面図である。図8は、本実施の形態における半導体装置の等価回路の回路図である。
本実施の形態における半導体装置は、図4に示されるように、ソース電極32とフィールドプレート34との間におけるゲート電極は分離して形成されている。具体的には、ソース電極32とフィールドプレート34との間には、第1のゲート電極51と第2のゲート電極52とが分離して形成されている。第1のゲート電極51と第2のゲート電極52との間には、キャップ層23、電子供給層22、電子走行層21の一部にAr等のイオンを注入することにより、素子分離領域60が形成されている。素子分離領域60は、Ar等のイオン注入により形成する方法以外にも、例えば、素子分離領域60が形成される領域の窒化物半導体層をエッチングにより除去し、エッチングにより除去された領域に、絶縁体等を埋め込む方法により形成されたものであってもよい。
尚、本実施の形態における半導体装置は、シリコン等の基板10の上に、窒化物半導体であるGaN等により電子走行層21が形成されており、電子走行層21の上には、AlGaN等により電子供給層22が形成されている。これにより、電子走行層21と電子供給層22の界面近傍における電子走行層21には、2DEG(two dimensional electron gas)が生成される。電子供給層22の上には、n−GaN等によりキャップ層23が形成されており、キャップ層23の上には、第1のゲート電極51、第2のゲート電極52、ソース電極32及びドレイン電極33が形成されている。キャップ層23の上には、第1のゲート電極51、第2のゲート電極52、ソース電極32及びドレイン電極33が形成されていない領域には、第1の絶縁膜41が形成されている。また、第1のゲート電極51及び第2のゲート電極52とドレイン電極33との間の領域における第1の絶縁膜41の上には、フィールドプレート34が形成されている。更に、第1の絶縁膜41、ゲート電極31、フィールドプレート34の上には、第2の絶縁膜42が形成されている。
これにより、本実施の形態における半導体装置においては、3つのトランジスタが形成される。即ち、第1のゲート電極51をゲート電極とする第1のトランジスタ111と、第2のゲート電極52をゲート電極とする第2のトランジスタ112と、フィールドプレート34をゲート電極とする第3のトランジスタ113が形成される。尚、第1のトランジスタ111及び第2のトランジスタ112は、HEMTである。
このような半導体装置において、第2のゲート電極52とソース電極32とを接続電極53により接続することにより、第2のゲート電極52に、ソース電極32に印加されている電位と同じ電位を印加することができる。また、フィールドプレート34とソース電極32とを不図示の接続電極により接続することにより、フィールドプレート34に、ソース電極32に印加されている電位と同じ電位を印加することができる。
また、本実施の形態における半導体装置においては、図4に示されるように、ソース電極32とドレイン電極33との間に、第1のゲート電極51、第2のゲート電極52、素子分離領域60が形成されている。また、第1のゲート電極51、第2のゲート電極52、素子分離領域60とドレイン電極33との間にはフィールドプレート34が形成されている。
本実施の形態においては、第2のトランジスタ112を形成し、第2のトランジスタ112における第2のゲート電極52とソース電極32とを接続電極53により接続することにより、半導体装置を大型化させることなく、低コストで、高速動作が可能となる。
〔第2の実施の形態〕
(半導体装置)
次に、第2の実施の形態について説明する。本実施の形態は、第1のトランジスタにゲートリセスを形成することにより、第2のトランジスタよりも第1のトランジスタのゲートしきい値電圧を高くした構造の半導体装置である。図9から図12に基づき本実施の形態における半導体装置について説明する。図9は、本実施の形態における半導体装置の上面図である。尚、図9では、層間絶縁膜は省略されている。また、図10は図9における一点鎖線9A−9Bにおいて切断した断面図であり、図11は図9における一点鎖線9C−9Dにおいて切断した断面図であり、図12は図9における一点鎖線9E−9Fにおいて切断した断面図である。
本実施の形態における半導体装置は、シリコン等の基板10の上に不図示のバッファ層が形成されており、バッファ層の上にはGaN等により電子走行層21が形成されており、電子走行層21の上には、AlGaN等により電子供給層22が形成されている。
第1のトランジスタ111が形成される領域においては、第1のゲート電極51が形成される領域における電子供給層22の一部を除去することによりゲートリセス212が形成されている。ゲートリセス212が形成されている領域における電子供給層22の上には、ゲート絶縁膜211が形成されており、ゲート絶縁膜211の上には第1のゲート電極51が形成されている。また、第2のトランジスタ112が形成される領域においては、電子供給層22の上の第2のゲート電極52が形成される領域に、ゲート絶縁膜211が形成されており、ゲート絶縁膜211の上には第2のゲート電極52が形成されている。また、電子供給層22の上には、ソース電極32及びドレイン電極33が形成されている。電子供給層22、第1のゲート電極51及び第2のゲート電極52の上には、層間絶縁膜213が形成されており、層間絶縁膜213の上の所定の領域には、フィールドプレート34及び接続電極54が形成されている。
基板10は、シリコン以外にも、SiC、サファイア等により形成されているものであってもよい。
ゲート絶縁膜211は、窒化シリコン(SiN)、酸化シリコン(SiO2)、窒化アルミニウム(AlN)、酸化アルミニウム(Al2O3)、酸化ジルコニウム(ZrOX)、酸化ハフニウム(HfOX)等のHigh−k材料により形成されている。具体的には、これらの材料のいずれかを含むもの、または、これらの材料を積層したものにより形成されている。
第1のゲート電極51及び第2のゲート電極52は、TiN、TaN、W、Pt、Al、ポリSi、不純物元素がドープされているアモルファスSi等により形成されている。
これにより、本実施の形態における半導体装置においては、3つのトランジスタが形成される。即ち、第1のゲート電極51をゲート電極とする第1のトランジスタ111と、第2のゲート電極52をゲート電極とする第2のトランジスタ112と、フィールドプレート34をゲート電極とする第3のトランジスタが形成される。
本実施の形態における半導体装置においては、第2のゲート電極52とソース電極32とは接続電極53により接続されており、第2のゲート電極52に、ソース電極32に印加されている電位と同じ電位を印加することができる。また、フィールドプレート34とソース電極32とは接続電極54により接続されており、フィールドプレート34に、ソース電極32に印加されている電位と同じ電位を印加することができる。
本実施の形態における半導体装置においては、第1のトランジスタ111には、第1のゲート電極51が形成される領域にゲートリセス212が形成されているため、第1のゲート電極51の直下の領域における2DEGを一部または全部消失させることができる。これにより、第2のトランジスタ112におけるゲートしきい値電圧よりも、第1のトランジスタ111におけるゲートしきい値電圧を高くすることができる。
尚、本実施の形態における半導体装置においては、図9に示されるように、ソース電極32とドレイン電極33との間には、第1のゲート電極51、第2のゲート電極52、素子分離領域60が形成されている。また、第1のゲート電極51、第2のゲート電極52、素子分離領域60とドレイン電極33との間には、フィールドプレート34が形成されている。また、第1のゲート電極51と第2のゲート電極52との間には、素子分離領域60が形成されている。
(半導体装置の製造方法)
次に、本実施の形態における半導体装置の製造方法について、図13から図17に基づき説明する。
最初に、図13に示すように、シリコン等の基板10の上に、窒化物半導体層を形成し、窒化物半導体層の上にレジストパターン215を形成する。尚、図13(a)は図9における一点鎖線9A−9Bに対応する断面図であり、図13(b)は図9における一点鎖線9C−9Dに対応する断面図であり、図13(c)は図9における一点鎖線9E−9Fに対応する断面図である。
具体的には、基板10の上に、AlN、AlGaN等からなる不図示のバッファ層、電子走行層21、電子供給層22等の窒化物半導体層をエピタキシャル成長により積層して形成する。電子走行層21は、GaNにより形成されており、膜厚は約1μmである。電子供給層22は、AlGaNにより形成されており、AlXGa1−XNと表わした場合に、Xの値が0.15〜0.25となる材料により、膜厚が15nm〜25nmとなるように形成されている。
本実施の形態においては、これらの窒化物半導体層は、例えば、MOVPE(Metal-Organic Vapor Phase Epitaxy)等により形成する。半導体層をMOVPEにより形成する際には、Alの原料ガスにはTMA(トリメチルアルミニウム)が用いられ、Gaの原料ガスにはTMG(トリメチルガリウム)が用いられ、Nの原料ガスにはNH3(アンモニア)等が用いられる。尚、電子供給層22は、不純物元素としてSi等をドープすることによりn型となっているものであってもよく、この際、Siの原料ガスには、モノシラン(SiH4)が用いられる。
レジストパターン215は、電子供給層22の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより形成する。このように形成されるレジストパターン215は、ゲートリセス212が形成される領域に開口部215aを有している。
次に、図14に示すように、レジストパターン215の開口部215aにおける電子供給層22を厚さが、5nm〜20nmとなるように、RIE(Reactive Ion Etching)等のドライエッチングにより電子供給層22を一部除去する。これにより、ゲートリセス212を形成する。更に、この後、レジストパターン215を有機溶剤等により除去し、素子分離領域60が形成される領域に開口部216aを有するレジストパターン216を形成する。尚、図14(a)は図9における一点鎖線9A−9Bに対応する断面図であり、図14(b)は図9における一点鎖線9C−9Dに対応する断面図であり、図14(c)は図9における一点鎖線9E−9Fに対応する断面図である。
レジストパターン215の開口部215aにおける電子供給層22をRIE等により一部除去する際には、塩素系ガス、SFX系ガス等が用いられる。また、レジストパターン216は、レジストパターン215を有機溶剤等により除去した後、電子供給層22の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより形成する。
次に、図15に示すように、レジストパターン216の開口部216aにおける窒化物半導体層に素子分離領域60を形成し、更に、レジストパターン216を除去し、ゲート絶縁膜211、第1のゲート電極51及び第2のゲート電極52を形成する。尚、図15(a)は図9における一点鎖線9A−9Bに対応する断面図であり、図15(b)は図9における一点鎖線9C−9Dに対応する断面図であり、図15(c)は図9における一点鎖線9E−9Fに対応する断面図である。
具体的には、レジストパターン216の開口部216aにおける窒化物半導体層に、アルゴンやボロン等のイオンを所定の濃度となるように、所定の加速電圧でイオン注入することにより素子分離領域60を形成する。これにより、第1のゲート電極51と第2のゲート電極52との間に、素子分離領域60が形成される。形成される素子分離領域60は、例えば、電子供給層22及び電子走行層21の一部に、アルゴンやボロン等のイオンをイオン注入することにより形成したものであってもよい。尚、レジストパターン216は、有機溶剤等を用いて除去する。
ゲート絶縁膜211は、最初に、ゲート絶縁膜211を形成するためのSiN等の絶縁膜をCVD(Chemical Vapor Deposition)やALD(Atomic Layer Deposition)により成膜する。この後、成膜されたSiN等の絶縁膜の上において、ゲート絶縁膜211が形成される領域に、不図示のレジストパターンを形成し、レジストパターンの形成されていない領域の絶縁膜をドライエッチングまたはウェットエッチングにより除去することにより形成する。尚、不図示のレジストパターンは、この後、有機溶剤等により除去する。
第1のゲート電極51及び第2のゲート電極52は、最初に、電子供給層22の上に、第1のゲート電極51及び第2のゲート電極52が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、レジストパターンが形成されている面に、第1のゲート電極51及び第2のゲート電極52を形成するための金属膜を真空蒸着等により成膜した後、有機溶剤等に浸漬させる。これにより、レジストパターンの上に成膜された金属膜は、レジストパターンとともにリフトオフにより除去され、残存する金属膜により第1のゲート電極51及び第2のゲート電極52が形成される。
このようにして、第1のゲート電極51は、第1のトランジスタ111が形成される領域において、ゲートリセス212が形成されている領域を含む領域におけるゲート絶縁膜211の上に形成される。また、第2のゲート電極52は、第2のトランジスタ112が形成される領域におけるゲート絶縁膜211の上に形成される。尚、本実施の形態においては、第2のゲート電極52と後述するソース電極32とを接続するための接続電極53を第1のゲート電極51及び第2のゲート電極52と同時に形成してもよい。また、接続電極53は、第1のゲート電極51及び第2のゲート電極52を形成した後に形成してもよく、後述するソース電極32を形成した後に、別途形成してもよい。
次に、図16に示すように、電子供給層22、第1のゲート電極51及び第2のゲート電極52の上に、層間絶縁膜213を形成し、更に、層間絶縁膜213において、ソース電極32及びドレイン電極33が形成される領域に開口部213a、213bを形成する。尚、図16(a)は図9における一点鎖線9A−9Bに対応する断面図であり、図16(b)は図9における一点鎖線9C−9Dに対応する断面図であり、図16(c)は図9における一点鎖線9E−9Fに対応する断面図である。
具体的には、最初に、電子供給層22、第1のゲート電極51及び第2のゲート電極52の上に、CVDまたはALDにより、SiO2、SiN、SiO2とSiNとの積層膜等を成膜することにより、層間絶縁膜213を形成する。この後、層間絶縁膜213の上の開口部213a及び213bが形成される領域に、開口部を有する不図示のレジストパターンを形成し、レジストパターンの開口部における層間絶縁膜213をRIE等により除去する。このように、レジストパターンの開口部において、層間絶縁膜213を除去し電子供給層22の表面を露出させることにより、層間絶縁膜213に開口部213a及び213bを形成する。尚、不図示のレジストパターンは、この後、有機溶剤等により除去する。
次に、図17に示すように、層間絶縁膜213に形成された開口部213a及び213bにソース電極32及びドレイン電極33を形成し、更に、層間絶縁膜213の所定の領域の上に、フィールドプレート34、接続電極54を形成する。尚、図17(a)は図9における一点鎖線9A−9Bに対応する断面図であり、図17(b)は図9における一点鎖線9C−9Dに対応する断面図であり、図17(c)は図9における一点鎖線9E−9Fに対応する断面図である。
具体的には、最初に、層間絶縁膜213に形成された開口部213a及び213bを埋め込むように、ソース電極32、ドレイン電極33、フィールドプレート34及び接続電極54を形成するための金属膜をCVD等により成膜する。成膜される金属膜は、例えば、Ti/TiN/TaN/Al等の積層膜である。この後、成膜された金属膜の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極32、ドレイン電極33、フィールドプレート34及び接続電極54が形成される領域に、不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域の金属膜をRIE等により除去することにより、ソース電極32、ドレイン電極33、フィールドプレート34及び接続電極54を形成する。このように形成されたソース電極32とフィールドプレート34とは、接続電極54により接続されている。尚、不図示のレジストパターンは、この後、有機溶剤等により除去する。
以上により、本実施の形態における半導体装置を作製することができる。尚、上記以外の内容については、第1の実施の形態と同様である。
〔第3の実施の形態〕
(半導体装置)
次に、第3の実施の形態について説明する。本実施の形態は、第1のトランジスタにp型層を形成することにより、第2のトランジスタよりも第1のトランジスタのゲートしきい値電圧を高くした構造の半導体装置である。図18から図21に基づき本実施の形態における半導体装置について説明する。図18は、本実施の形態における半導体装置の上面図である。尚、図18では、層間絶縁膜は省略されている。また、図19は図18における一点鎖線18A−18Bにおいて切断した断面図であり、図20は図18における一点鎖線18C−18Dにおいて切断した断面図であり、図21は図18における一点鎖線18E−18Fにおいて切断した断面図である。
本実施の形態における半導体装置は、シリコン等の基板10の上に不図示のバッファ層が形成されており、バッファ層の上にはGaN等により電子走行層21が形成されており、電子走行層21の上には、AlGaN等により電子供給層22が形成されている。第1のトランジスタ111が形成される領域においては、第1のゲート電極51が形成される領域における電子供給層22の上に、p型層221が形成されており、p型層221の上に、第1のゲート電極51が形成されている。また、第2のトランジスタ112が形成される領域においては、電子供給層22の上には第2のゲート電極52が形成されている。また、電子供給層22の上には、ソース電極32及びドレイン電極33が形成されている。電子供給層22、第1のゲート電極51及び第2のゲート電極52の上には、層間絶縁膜213が形成されており、層間絶縁膜213の上の所定の領域には、フィールドプレート34及び接続電極54が形成されている。
基板10は、シリコン以外にも、SiC、サファイア等により形成されているものであってもよい。
第1のゲート電極51及び第2のゲート電極52は、TiN、TaN、W、Pt、Al、ポリSi、不純物元素がドープされているアモルファスSi等により形成されている。
p型層221は、p型となる不純物元素としてMgがドープされているGaNにより形成されている。
これにより、本実施の形態における半導体装置においては、3つのトランジスタが形成される。即ち、第1のゲート電極51をゲート電極とする第1のトランジスタ111と、第2のゲート電極52をゲート電極とする第2のトランジスタ112と、フィールドプレート34をゲート電極とする第3のトランジスタが形成される。
本実施の形態における半導体装置においては、第2のゲート電極52とソース電極32とは接続電極53により接続されており、第2のゲート電極52に、ソース電極32に印加されている電位と同じ電位を印加することができる。また、フィールドプレート34とソース電極32とは接続電極54により接続されており、フィールドプレート34に、ソース電極32に印加されている電位と同じ電位を印加することができる。
本実施の形態における半導体装置においては、第1のトランジスタ111には、第1のゲート電極51の下にp型層221が形成されているため、第1のゲート電極51の直下の領域における2DEGを一部または全部消失させることができる。これにより、第2のトランジスタ112におけるゲートしきい値電圧よりも、第1のトランジスタ111におけるゲートしきい値電圧を高くすることができる。
尚、本実施の形態における半導体装置においては、図18に示されるように、ソース電極32とドレイン電極33との間には、第1のゲート電極51、第2のゲート電極52、素子分離領域60が形成されている。また、第1のゲート電極51、第2のゲート電極52、素子分離領域60とドレイン電極33との間には、フィールドプレート34が形成されている。また、第1のゲート電極51と第2のゲート電極52との間には、素子分離領域60が形成されている。
(半導体装置の製造方法)
次に、本実施の形態における半導体装置の製造方法について、図22から図26に基づき説明する。
最初に、図22に示すように、シリコン等の基板10の上に、窒化物半導体層を形成し、窒化物半導体層の上の所定の領域にレジストパターン225を形成する。尚、図22(a)は図18における一点鎖線18A−18Bに対応する断面図であり、図22(b)は図18における一点鎖線18C−18Dに対応する断面図であり、図22(c)は図18における一点鎖線18E−18Fに対応する断面図である。
具体的には、基板10の上に、AlN、AlGaN等からなる不図示のバッファ層、電子走行層21、電子供給層22、p型層221等の窒化物半導体層を順にエピタキシャル成長により積層して形成する。電子走行層21は、GaNにより形成されており、膜厚は約1μmである。電子供給層22は、AlGaNにより形成されており、AlXGa1−XNと表わした場合に、Xの値が0.15〜0.25となる材料により、膜厚が15nm〜25nmとなるように形成されている。p型層221は、p−GaNにより形成されており、膜厚が40nm〜80nmであり、p型となる不純物元素としてMgが、1×1019〜3×1019cm−3の濃度となるようにドープされている。
レジストパターン225は、p型層221の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、第1のゲート電極51が形成される領域に形成される。
次に、図23に示すように、レジストパターン225が形成されていない領域のp型層221を除去することにより、第1のゲート電極51が形成される領域にp型層221を形成する。この後、レジストパターン225を有機溶剤等により除去し、更に、素子分離領域60が形成される領域に開口部226aを有するレジストパターン226を形成する。尚、図23(a)は図18における一点鎖線18A−18Bに対応する断面図であり、図23(b)は図18における一点鎖線18C−18Dに対応する断面図であり、図23(c)は図18における一点鎖線18E−18Fに対応する断面図である。
レジストパターン225が形成されていない領域におけるp型層221をRIE等により一部除去する際には、塩素系ガス、SFX系ガス等が用いられる。また、レジストパターン226は、レジストパターン225を有機溶剤等により除去した後、電子供給層22の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより形成する。
次に、図24に示すように、レジストパターン226の開口部226aにおける窒化物半導体層に素子分離領域60を形成し、更に、レジストパターン226を除去し、第1のゲート電極51及び第2のゲート電極52を形成する。尚、図24(a)は図18における一点鎖線18A−18Bに対応する断面図であり、図24(b)は図18における一点鎖線18C−18Dに対応する断面図であり、図24(c)は図18における一点鎖線18E−18Fに対応する断面図である。
具体的には、レジストパターン226の開口部226aにおける窒化物半導体層に、アルゴンやボロン等のイオンを所定の濃度となるように、所定の加速電圧でイオン注入することにより素子分離領域60を形成する。これにより、第1のゲート電極51と第2のゲート電極52との間に、素子分離領域60が形成される。形成される素子分離領域60は、例えば、電子供給層22及び電子走行層21の一部に、アルゴンやボロン等のイオンをイオン注入することにより形成したものであってもよい。尚、レジストパターン226は、この後、有機溶剤等を用いて除去する。
第1のゲート電極51及び第2のゲート電極52は、最初に、電子供給層22の上に、第1のゲート電極51及び第2のゲート電極52が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、レジストパターンが形成されている面に、第1のゲート電極51及び第2のゲート電極52を形成するための金属膜を真空蒸着等により成膜した後、有機溶剤等に浸漬させる。これにより、レジストパターンの上に成膜された金属膜は、レジストパターンとともにリフトオフにより除去され、残存する金属膜により第1のゲート電極51及び第2のゲート電極52が形成される。
このようにして、第1のゲート電極51は、第1のトランジスタ111が形成される領域におけるp型層221の上に形成され、第2のゲート電極52は、第2のトランジスタ112が形成される領域における電子供給層22の上に形成される。尚、本実施の形態においては、第2のゲート電極52と後述するソース電極32とを接続するための接続電極53を第1のゲート電極51及び第2のゲート電極52と同時に形成してもよい。また、接続電極53は、第1のゲート電極51及び第2のゲート電極52を形成した後に形成してもよく、後述するソース電極32を形成した後に、別途形成してもよい。
次に、図25に示すように、電子供給層22、第1のゲート電極51及び第2のゲート電極52の上に、層間絶縁膜213を形成し、更に、層間絶縁膜213において、ソース電極32及びドレイン電極33が形成される領域に開口部213a、213bを形成する。尚、図25(a)は図18における一点鎖線18A−18Bに対応する断面図であり、図25(b)は図18における一点鎖線18C−18Dに対応する断面図であり、図25(c)は図18における一点鎖線18E−18Fに対応する断面図である。
具体的には、最初に、電子供給層22、第1のゲート電極51及び第2のゲート電極52の上に、CVDまたはALDにより、SiO2、SiN、SiO2とSiNとの積層膜等を成膜することにより、層間絶縁膜213を形成する。この後、層間絶縁膜213の上の開口部213a及び213bが形成される領域に、開口部を有する不図示のレジストパターンを形成し、レジストパターンの開口部における層間絶縁膜213をRIE等により除去する。このように、レジストパターンの開口部において、層間絶縁膜213を除去し電子供給層22の表面を露出させることにより、層間絶縁膜213に開口部213a及び213bを形成する。尚、不図示のレジストパターンは、この後、有機溶剤等により除去する。
次に、図26に示すように、層間絶縁膜213に形成された開口部213a及び213bにソース電極32及びドレイン電極33を形成し、更に、層間絶縁膜213の所定の領域の上に、フィールドプレート34及び接続電極54を形成する。尚、図26(a)は図18における一点鎖線18A−18Bに対応する断面図であり、図26(b)は図18における一点鎖線18C−18Dに対応する断面図であり、図26(c)は図18における一点鎖線18E−18Fに対応する断面図である。
具体的には、最初に、層間絶縁膜213に形成された開口部213a及び213bを埋め込むように、ソース電極32、ドレイン電極33、フィールドプレート34及び接続電極54を形成するための金属膜をCVD等により成膜する。成膜される金属膜は、例えば、Ti/TiN/TaN/Al等の積層膜である。この後、成膜された金属膜の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極32、ドレイン電極33、フィールドプレート34及び接続電極54が形成される領域に、不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域の金属膜をRIE等により除去することにより、ソース電極32、ドレイン電極33、フィールドプレート34及び接続電極54を形成する。このように形成されたソース電極32とフィールドプレート34とは、接続電極54により接続されている。尚、不図示のレジストパターンは、この後、有機溶剤等により除去する。
以上により、本実施の形態における半導体装置を作製することができる。尚、上記以外の内容については、第1の実施の形態及び第2の実施の形態と同様である。
〔第4の実施の形態〕
(半導体装置)
次に、第4の実施の形態について説明する。本実施の形態は、第2のトランジスタよりも第1のトランジスタに形成されるp型層の厚さを厚くすることにより、第2のトランジスタよりも第1のトランジスタのゲートしきい値電圧を高くした構造の半導体装置である。図27から図30に基づき本実施の形態における半導体装置について説明する。図27は、本実施の形態における半導体装置の上面図である。尚、図27では、層間絶縁膜は省略されている。また、図28は図27における一点鎖線27A−27Bにおいて切断した断面図であり、図29は図27における一点鎖線27C−27Dにおいて切断した断面図であり、図30は図27における一点鎖線27E−27Fにおいて切断した断面図である。
本実施の形態における半導体装置は、シリコン等の基板10の上に不図示のバッファ層が形成されており、バッファ層の上にはGaN等により電子走行層21が形成されており、電子走行層21の上には、AlGaN等により電子供給層22が形成されている。第1のトランジスタ111が形成される領域においては、第1のゲート電極51が形成される領域の電子供給層22の上に、第1のp型層231、第2のp型層232、第3のp型層233が積層して形成されている。第1のゲート電極51は、このように形成された第3のp型層233の上に形成されている。また、第2のトランジスタ112が形成される領域においては、電子供給層22の上に、第1のp型層231が形成されており、第1のp型層231の上に、第2のゲート電極52が形成されている。また、また、電子供給層22の上には、ソース電極32及びドレイン電極33が形成されている。電子供給層22、第1のゲート電極51及び第2のゲート電極52の上には、層間絶縁膜213が形成されており、層間絶縁膜213の上の所定の領域には、フィールドプレート34が形成されている。
基板10は、シリコン以外にも、SiC、サファイア等により形成されているものであってもよい。
第1のゲート電極51及び第2のゲート電極52は、TiN、TaN、W、Pt、Al、ポリSi、不純物元素がドープされているアモルファスSi等により形成されている。
第1のp型層231は、p型となる不純物元素としてMgがドープされているGaNにより形成されている。第2のp型層232は、p型となる不純物元素としてMgがドープされているAlGaNにより形成されている。第3のp型層233は、p型となる不純物元素としてMgがドープされているGaNにより形成されている。
これにより、本実施の形態における半導体装置においては、3つのトランジスタが形成される。即ち、第1のゲート電極51をゲート電極とする第1のトランジスタ111と、第2のゲート電極52をゲート電極とする第2のトランジスタ112と、フィールドプレート34をゲート電極とする第3のトランジスタが形成される。
本実施の形態における半導体装置においては、第2のゲート電極52とソース電極32とは接続電極53により接続されており、第2のゲート電極52に、ソース電極32に印加されている電位と同じ電位を印加することができる。また、フィールドプレート34とソース電極32とは接続電極54により接続されており、フィールドプレート34に、ソース電極32に印加されている電位と同じ電位を印加することができる。
本実施の形態においては、第2のゲート電極52の直下には第1のp型層231のみが形成されているが、第1のゲート電極51の直下には第1のp型層231、第2のp型層232、第3のp型層233が形成されている。即ち、第2のトランジスタ112における第2のゲート電極52の直下に形成されているp型層よりも、第1のトランジスタ111における第1のゲート電極51の直下に形成されているp型層の方が厚く形成されている。従って、第1のトランジスタ111における第1のゲート電極51の直下の領域においては、第2のトランジスタ112における第2のゲート電極52の直下の領域よりも、2DEGをより多く消失させることができる。これにより、第2のトランジスタ112におけるゲートしきい値電圧よりも、第1のトランジスタ111におけるゲートしきい値電圧を高くすることができる。
尚、本実施の形態における半導体装置においては、図27に示されるように、ソース電極32とドレイン電極33との間には、第1のゲート電極51、第2のゲート電極52、素子分離領域60が形成されている。また、第1のゲート電極51、第2のゲート電極52、素子分離領域60とドレイン電極33との間には、フィールドプレート34が形成されている。また、第1のゲート電極51と第2のゲート電極52との間には、素子分離領域60が形成されている。
(半導体装置の製造方法)
次に、本実施の形態における半導体装置の製造方法について、図31から図36に基づき説明する。
最初に、図31に示すように、シリコン等の基板10の上に、窒化物半導体層を形成し、窒化物半導体層の上の所定の領域にレジストパターン235を形成する。尚、図31(a)は図27における一点鎖線27A−27Bに対応する断面図であり、図31(b)は図27における一点鎖線27C−27Dに対応する断面図であり、図31(c)は図27における一点鎖線27E−27Fに対応する断面図である。
具体的には、基板10の上に、AlN、AlGaN等からなる不図示のバッファ層、電子走行層21、電子供給層22、第1のp型層231、第2のp型層232、第3のp型層233等の窒化物半導体層を順にエピタキシャル成長により積層して形成する。電子走行層21は、GaNにより形成されており、膜厚は約1μmである。電子供給層22は、AlGaNにより形成されており、AlXGa1−XNと表わした場合に、Xの値が0.15〜0.25となる材料により、膜厚が15nm〜25nmとなるように形成されている。第1のp型層231は、p−GaNにより形成されており、膜厚は30nm〜50nmであり、p型となる不純物元素としてMgが、1×1019〜3×1019cm−3の濃度となるようにドープされている。第2のp型層232は、p−AlGaNにより形成されており、AlXGa1−XNと表わした場合に、Xの値が0.15〜0.25となる材料により、膜厚が5nm〜15nmとなるように形成されている。第2のp型層232では、p型となる不純物元素としてMgが、1×1019〜3×1019cm−3の濃度となるようにドープされている。第3のp型層233は、p−GaNにより形成されており、膜厚は30nm〜50nmであり、p型となる不純物元素としてMgが、1×1019〜3×1019cm−3の濃度となるようにドープされている。
レジストパターン235は、第3のp型層233の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、第1のゲート電極51が形成される領域に形成される。
次に、図32に示すように、レジストパターン235が形成されていない領域の第3のp型層233及び第2のp型層232を除去する。これにより、第1のゲート電極51が形成される領域に、第3のp型層233、第2のp型層232及び第1のp型層231を形成する。この後、レジストパターン235を有機溶剤等により除去し、更に、第1のゲート電極51及び第2のゲート電極52が形成される領域に、レジストパターン236を形成する。尚、図32(a)は図27における一点鎖線27A−27Bに対応する断面図であり、図32(b)は図27における一点鎖線27C−27Dに対応する断面図であり、図32(c)は図27における一点鎖線27E−27Fに対応する断面図である。
レジストパターン235が形成されていない領域における第3のp型層233及び第2のp型層232をRIE等により一部除去する際には、塩素系ガス、SFX系ガス等が用いられる。尚、本実施の形態においては、異方性エッチングにより、第3のp型層233及び第2のp型層232を除去する。具体的には、p−GaNとp−AlGaNとでエッチング速度が異なるエッチング条件でRIEを行うことにより、p−GaNにより形成されている第1のp型層231の表面が露出した状態でエッチングを停止させることができる。また、レジストパターン236は、レジストパターン235を有機溶剤等により除去した後、再度、電子供給層22の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより形成する。
次に、図33に示すように、レジストパターン236が形成されていない領域の第1のp型層231を除去する。これにより、第2のゲート電極52が形成される領域に、第1のp型層231を形成する。この後、レジストパターン236を有機溶剤等により除去し、更に、素子分離領域60が形成される領域に開口部237aを有するレジストパターン237を形成する。尚、図33(a)は図27における一点鎖線27A−27Bに対応する断面図であり、図33(b)は図27における一点鎖線27C−27Dに対応する断面図であり、図33(c)は図27における一点鎖線27E−27Fに対応する断面図である。
レジストパターン236が形成されていない領域における第1のp型層231をRIE等により一部除去する際には、塩素系ガス、SFX系ガス等が用いられる。また、レジストパターン237は、レジストパターン236を有機溶剤等により除去した後、電子供給層22の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより形成する。
次に、図34に示すように、レジストパターン237の開口部237aにおける窒化物半導体層に素子分離領域60を形成し、更に、レジストパターン237を除去し、第1のゲート電極51及び第2のゲート電極52を形成する。尚、図34(a)は図27における一点鎖線27A−27Bに対応する断面図であり、図34(b)は図27における一点鎖線27C−27Dに対応する断面図であり、図34(c)は図27における一点鎖線27E−27Fに対応する断面図である。
具体的には、レジストパターン237の開口部237aにおける窒化物半導体層に、アルゴンやボロン等のイオンを所定の濃度となるように、所定の加速電圧でイオン注入することにより素子分離領域60を形成する。これにより、第1のゲート電極51と第2のゲート電極52との間に、素子分離領域60が形成される。形成される素子分離領域60は、例えば、電子供給層22及び電子走行層21の一部に、アルゴンやボロン等のイオンをイオン注入することにより形成したものであってもよい。尚、レジストパターン237は、この後、有機溶剤等を用いて除去する。
第1のゲート電極51及び第2のゲート電極52は、最初に、電子供給層22の上に、第1のゲート電極51及び第2のゲート電極52が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、レジストパターンが形成されている面に、第1のゲート電極51及び第2のゲート電極52を形成するための金属膜を真空蒸着等により成膜した後、有機溶剤等に浸漬させる。これにより、レジストパターンの上に成膜された金属膜は、レジストパターンとともにリフトオフにより除去され、残存する金属膜により第1のゲート電極51及び第2のゲート電極52が形成される。
このようにして、第1のゲート電極51は、第1のトランジスタ111が形成される領域における第3のp型層233の上に形成され、第2のゲート電極52は、第2のトランジスタ112が形成される領域における第1のp型層231の上に形成される。尚、本実施の形態においては、第2のゲート電極52と後述するソース電極32とを接続するための接続電極53を第1のゲート電極51及び第2のゲート電極52と同時に形成してもよい。また、接続電極53は、第1のゲート電極51及び第2のゲート電極52を形成した後に形成してもよく、後述するソース電極32を形成した後に、別途形成してもよい。
次に、図35に示すように、電子供給層22、第1のゲート電極51及び第2のゲート電極52の上に、層間絶縁膜213を形成し、更に、層間絶縁膜213において、ソース電極32及びドレイン電極33が形成される領域に開口部213a、213bを形成する。尚、図35(a)は図27における一点鎖線27A−27Bに対応する断面図であり、図35(b)は図27における一点鎖線27C−27Dに対応する断面図であり、図35(c)は図27における一点鎖線27E−27Fに対応する断面図である。
具体的には、最初に、電子供給層22、第1のゲート電極51及び第2のゲート電極52の上に、CVDまたはALDにより、SiO2、SiN、SiO2とSiNとの積層膜等を成膜することにより、層間絶縁膜213を形成する。この後、層間絶縁膜213の上の開口部213a及び213bが形成される領域に、開口部を有する不図示のレジストパターンを形成し、レジストパターンの開口部における層間絶縁膜213をRIE等により除去する。このように、レジストパターンの開口部において、層間絶縁膜213を除去し電子供給層22の表面を露出させることにより、層間絶縁膜213に開口部213a及び213bを形成する。尚、不図示のレジストパターンは、この後、有機溶剤等により除去する。
次に、図36に示すように、層間絶縁膜213に形成された開口部213a及び213bにソース電極32及びドレイン電極33を形成し、更に、層間絶縁膜213の所定の領域の上に、フィールドプレート34及び接続電極54を形成する。尚、図36(a)は図27における一点鎖線27A−27Bに対応する断面図であり、図36(b)は図27における一点鎖線27C−27Dに対応する断面図であり、図36(c)は図27における一点鎖線27E−27Fに対応する断面図である。
具体的には、最初に、層間絶縁膜213に形成された開口部213a及び213bを埋め込むように、ソース電極32、ドレイン電極33、フィールドプレート34及び接続電極54を形成するための金属膜をCVD等により成膜する。成膜される金属膜は、例えば、Ti/TiN/TaN/Al等の積層膜である。この後、成膜された金属膜の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極32、ドレイン電極33、フィールドプレート34及び接続電極54が形成される領域に、不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域の金属膜をRIE等により除去することにより、ソース電極32、ドレイン電極33、フィールドプレート34及び接続電極54を形成する。このように形成されたソース電極32とフィールドプレート34とは接続電極54により接続されている。尚、不図示のレジストパターンは、この後、有機溶剤等により除去する。
以上により、本実施の形態における半導体装置を作製することができる。尚、上記以外の内容については、第1の実施の形態及び第2の実施の形態と同様である。
〔第5の実施の形態〕
(半導体装置)
次に、第5の実施の形態について説明する。本実施の形態は、第2のトランジスタよりも第1のトランジスタに形成されるp型層の厚さを厚くすることにより、第2のトランジスタよりも第1のトランジスタのゲートしきい値電圧を高くした構造の半導体装置である。図37から図40に基づき本実施の形態における半導体装置について説明する。図37は、本実施の形態における半導体装置の上面図である。尚、図37では、層間絶縁膜は省略されている。また、図38は図37における一点鎖線37A−37Bにおいて切断した断面図であり、図39は図37における一点鎖線37C−37Dにおいて切断した断面図であり、図40は図37における一点鎖線37E−37Fにおいて切断した断面図である。
本実施の形態における半導体装置は、シリコン等の基板10の上に不図示のバッファ層が形成されており、バッファ層の上にはGaN等により電子走行層21が形成されており、電子走行層21の上には、AlGaN等により電子供給層22が形成されている。第1のトランジスタ111が形成される領域においては、第1のゲート電極51が形成される領域における電子供給層22の上に、第1のp型層241、第2のp型層242が積層して形成されている。第1のゲート電極51は、このように形成された第2のp型層242の上に形成されている。また、第2のトランジスタ112が形成される領域においては、電子供給層22の上には、第2のp型層242が形成されており、第2のp型層242の上に第2のゲート電極52が形成されている。また、電子供給層22の上には、ソース電極32及びドレイン電極33が形成されている。電子供給層22、第1のゲート電極51及び第2のゲート電極52の上には、層間絶縁膜213が形成されており、層間絶縁膜213の上の所定の領域には、フィールドプレート34が形成されている。
基板10は、シリコン以外にも、SiC、サファイア等により形成されているものであってもよい。
第1のゲート電極51及び第2のゲート電極52は、TiN、TaN、W、Pt、Al、ポリSi、不純物元素がドープされているアモルファスSi等により形成されている。
第1のp型層241は、p型となる不純物元素としてMgがドープされているGaNにより形成されている。第2のp型層242は、p型となる不純物元素としてMgがドープされているGaNにより形成されている。
これにより、本実施の形態における半導体装置においては、3つのトランジスタが形成される。即ち、第1のゲート電極51をゲート電極とする第1のトランジスタ111と、第2のゲート電極52をゲート電極とする第2のトランジスタ112と、フィールドプレート34をゲート電極とする第3のトランジスタが形成される。
本実施の形態における半導体装置においては、第2のゲート電極52とソース電極32とは接続電極53により接続されており、第2のゲート電極52に、ソース電極32に印加されている電位と同じ電位を印加することができる。また、フィールドプレート34とソース電極32とは接続電極54により接続されており、フィールドプレート34に、ソース電極32に印加されている電位と同じ電位を印加することができる。
本実施の形態においては、第2のゲート電極52の直下には第2のp型層242が形成されているのみであるが、第1のゲート電極51の直下には第1のp型層241及び第2のp型層242が形成されている。即ち、第2のトランジスタ112における第2のゲート電極52の直下に形成されているp型層よりも、第1のトランジスタ111における第1のゲート電極51の直下に形成されているp型層の方が厚く形成されている。従って、第1のトランジスタ111における第1のゲート電極51の直下の領域においては、第2のトランジスタ112における第2のゲート電極52の直下の領域よりも、2DEGがより多く消失させることができる。これにより、第2のトランジスタ112におけるゲートしきい値電圧よりも、第1のトランジスタ111におけるゲートしきい値電圧を高くすることができる。
尚、本実施の形態における半導体装置においては、図37に示されるように、ソース電極32とドレイン電極33との間には、第1のゲート電極51、第2のゲート電極52、素子分離領域60が形成されている。また、第1のゲート電極51、第2のゲート電極52、素子分離領域60とドレイン電極33との間には、フィールドプレート34が形成されている。また、第1のゲート電極51と第2のゲート電極52との間には、素子分離領域60が形成されている。
(半導体装置の製造方法)
次に、本実施の形態における半導体装置の製造方法について、図41から図47に基づき説明する。
最初に、図41に示すように、シリコン等の基板10の上に、窒化物半導体層を形成し、窒化物半導体層の上の所定の領域にレジストパターン245を形成する。尚、図41(a)は図37における一点鎖線37A−37Bに対応する断面図であり、図41(b)は図37における一点鎖線37C−37Dに対応する断面図であり、図41(c)は図37における一点鎖線37E−37Fに対応する断面図である。
具体的には、基板10の上に、AlN、AlGaN等からなる不図示のバッファ層、電子走行層21、電子供給層22、第1のp型層241等の窒化物半導体層を順にエピタキシャル成長により積層して形成する。電子走行層21は、GaNにより形成されており、膜厚は約1μmである。電子供給層22は、AlGaNにより形成されており、AlXGa1−XNと表わした場合に、Xの値が0.15〜0.25となる材料により、膜厚が10nm〜20nmとなるように形成されている。第1のp型層241は、p−GaNにより形成されており、膜厚は30nm〜50nmであり、p型となる不純物元素としてMgが、1×1019〜3×1019cm−3の濃度となるようにドープされている。
レジストパターン245は、第1のp型層241の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、第1のゲート電極51が形成される領域に形成される。
次に、図42に示すように、レジストパターン245が形成されていない領域の第1のp型層241を除去し、更に、レジストパターン245を有機溶剤等により除去した後、MOVPEにより第2のp型層242を成膜する。尚、図42(a)は図37における一点鎖線37A−37Bに対応する断面図であり、図42(b)は図37における一点鎖線37C−37Dに対応する断面図であり、図42(c)は図37における一点鎖線37E−37Fに対応する断面図である。
レジストパターン245が形成されていない領域における第1のp型層241をRIE等により一部除去する際には、塩素系ガス、SFX系ガス等が用いられる。尚、本実施の形態においては、異方性エッチングにより、第1のp型層241を除去する。具体的には、p−GaNとAlGaNとでエッチング速度が異なるエッチング条件でRIEを行うことにより、AlGaNにより形成されている電子供給層22の表面が露出した状態でエッチングを停止させることができる。
第2のp型層242は、MOVPEによるエピタキシャル成長により形成されたp−GaNにより形成されており、膜厚は30nm〜50nmであり、p型となる不純物元素としてMgが、1×1019〜3×1019cm−3の濃度となるようにドープされている。
次に、図43に示すように、第1のゲート電極51及び第2のゲート電極52が形成される領域に、レジストパターン246を形成し、レジストパターン246が形成されていない領域の第2のp型層242をRIE等により除去する。尚、図43(a)は図37における一点鎖線37A−37Bに対応する断面図であり、図43(b)は図37における一点鎖線37C−37Dに対応する断面図であり、図43(c)は図37における一点鎖線37E−37Fに対応する断面図である。
レジストパターン246が形成されていない領域における第2のp型層242をRIE等により一部除去する際には、塩素系ガス、SFX系ガス等が用いられる。尚、本実施の形態においては、異方性エッチングにより、第2のp型層242を除去する。具体的には、p−GaNとAlGaNとでエッチング速度が異なるエッチング条件でRIEを行うことにより、AlGaNにより形成されている電子供給層22の表面が露出した状態でエッチングを停止させることができる。これにより、第2のゲート電極52が形成される領域に、第1のp型層241が形成され、第1のゲート電極51が形成される領域に、第2のp型層242及び第1のp型層241が形成される。
次に、図44に示すように、レジストパターン246を有機溶剤等により除去した後、更に、素子分離領域60が形成される領域に開口部247aを有するレジストパターン247を形成し、イオン注入等により素子分離領域60を形成する。尚、図44(a)は図37における一点鎖線37A−37Bに対応する断面図であり、図44(b)は図37における一点鎖線37C−37Dに対応する断面図であり、図44(c)は図37における一点鎖線37E−37Fに対応する断面図である。
レジストパターン247は、レジストパターン246を有機溶剤等により除去した後、電子供給層22等の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより形成する。
この後、レジストパターン247の開口部247aにおける窒化物半導体層に、アルゴンやボロン等のイオンを所定の濃度となるように、所定の加速電圧でイオン注入することにより素子分離領域60を形成する。これにより、第1のゲート電極51と第2のゲート電極52との間に素子分離領域60が形成される。形成される素子分離領域60は、例えば、電子供給層22及び電子走行層21の一部に、アルゴンやボロン等のイオンをイオン注入することにより形成したものであってもよい。
次に、図45に示すように、有機溶剤等によりレジストパターン247を除去した後、第1のゲート電極51及び第2のゲート電極52を形成する。尚、図45(a)は図37における一点鎖線37A−37Bに対応する断面図であり、図45(b)は図37における一点鎖線37C−37Dに対応する断面図であり、図45(c)は図37における一点鎖線37E−37Fに対応する断面図である。
具体的には、第1のゲート電極51及び第2のゲート電極52は、最初に、電子供給層22の上に、第1のゲート電極51及び第2のゲート電極52が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、レジストパターンが形成されている面に、第1のゲート電極51及び第2のゲート電極52を形成するための金属膜を真空蒸着等により成膜した後、有機溶剤等に浸漬させる。これにより、レジストパターンの上に成膜された金属膜は、レジストパターンとともにリフトオフにより除去され、残存する金属膜により第1のゲート電極51及び第2のゲート電極52が形成される。
このようにして、第1のゲート電極51は、第1のトランジスタ111が形成される領域における第1のp型層241と第2のp型層242とが積層されているものの上に形成される。また、第2のゲート電極52は、第2のトランジスタ112が形成される領域における第2のp型層242の上に形成される。尚、本実施の形態においては、第2のゲート電極52と後述するソース電極32とを接続するための接続電極53を第1のゲート電極51及び第2のゲート電極52と同時に形成してもよい。また、接続電極53は、第1のゲート電極51及び第2のゲート電極52を形成した後に形成してもよく、後述するソース電極32を形成した後に、別途形成してもよい。
次に、図46に示すように、電子供給層22、第1のゲート電極51及び第2のゲート電極52の上に、層間絶縁膜213を形成し、更に、層間絶縁膜213において、ソース電極32及びドレイン電極33が形成される領域に開口部213a、213bを形成する。尚、図46(a)は図37における一点鎖線37A−37Bに対応する断面図であり、図46(b)は図37における一点鎖線37C−37Dに対応する断面図であり、図46(c)は図37における一点鎖線37E−37Fに対応する断面図である。
具体的には、最初に、電子供給層22、第1のゲート電極51及び第2のゲート電極52の上に、CVDまたはALDにより、SiO2、SiN、SiO2とSiNとの積層膜等を成膜することにより、層間絶縁膜213を形成する。この後、層間絶縁膜213の上の開口部213a及び213bが形成される領域に、開口部を有する不図示のレジストパターンを形成し、レジストパターンの開口部における層間絶縁膜213をRIE等により除去する。このように、レジストパターンの開口部において、層間絶縁膜213を除去し電子供給層22の表面を露出させることにより、層間絶縁膜213に開口部213a及び213bを形成する。尚、不図示のレジストパターンは、この後、有機溶剤等により除去する。
次に、図47に示すように、層間絶縁膜213に形成された開口部213a及び213bにソース電極32及びドレイン電極33を形成し、更に、層間絶縁膜213の所定の領域の上に、フィールドプレート34及び接続電極54を形成する。尚、図47(a)は図37における一点鎖線37A−37Bに対応する断面図であり、図47(b)は図37における一点鎖線37C−37Dに対応する断面図であり、図47(c)は図37における一点鎖線37E−37Fに対応する断面図である。
具体的には、最初に、層間絶縁膜213に形成された開口部213a及び213bを埋め込むように、ソース電極32、ドレイン電極33、フィールドプレート34及び接続電極54を形成するための金属膜をCVD等により成膜する。成膜される金属膜は、例えば、Ti/TiN/TaN/Al等の積層膜である。この後、成膜された金属膜の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極32、ドレイン電極33、フィールドプレート34及び接続電極54が形成される領域に、不図示のレジストパターンを形成する。更に、この後、レジストパターンの形成されていない領域の金属膜をRIE等により除去することにより、ソース電極32、ドレイン電極33、フィールドプレート34及び接続電極54を形成する。このように形成されたソース電極32とフィールドプレート34とは接続電極54により接続されている。尚、不図示のレジストパターンは、この後、有機溶剤等により除去する。
以上により、本実施の形態における半導体装置を作製することができる。尚、上記以外の内容については、第1の実施の形態及び第2の実施の形態と同様である。
〔第6の実施の形態〕
(半導体装置)
次に、第6の実施の形態について説明する。本実施の形態は、第2のトランジスタにおける第2のゲート電極よりも、第1のトランジスタにおける第1のゲート電極を仕事関数の高い材料により形成した半導体装置である。これにより、第2のトランジスタよりも第1のトランジスタのゲートしきい値電圧を高くした構造の半導体装置である。図48から図51に基づき本実施の形態における半導体装置について説明する。図48は、本実施の形態における半導体装置の上面図である。尚、図48では、層間絶縁膜は省略されている。また、図49は図48における一点鎖線48A−48Bにおいて切断した断面図であり、図50は図48における一点鎖線48C−48Dにおいて切断した断面図であり、図51は図48における一点鎖線48E−48Fにおいて切断した断面図である。
本実施の形態における半導体装置は、シリコン等の基板10の上に不図示のバッファ層が形成されており、バッファ層の上にはGaN等により電子走行層21が形成されており、電子走行層21の上には、AlGaN等により電子供給層22が形成されている。また、電子供給層22の上において、第1のゲート電極251及び第2のゲート電極252が形成される領域には、p型層250が形成されている。更に、第1のトランジスタ111が形成される領域においては、p型層250の上には、第1のゲート電極251が形成されている。また、第2のトランジスタ112が形成される領域においては、p型層250の上には、第2のゲート電極252が形成されている。また、電子供給層22の上には、ソース電極32及びドレイン電極33が形成されている。電子供給層22、第1のゲート電極251及び第2のゲート電極252の上には、層間絶縁膜213が形成されており、層間絶縁膜213の上の所定の領域には、フィールドプレート34及び接続電極54が形成されている。
基板10は、シリコン以外にも、SiC、サファイア等により形成されているものであってもよい。
第1のゲート電極251及び第2のゲート電極252は、TiN、TaN、W、Pt、Al、Ni、ポリSi、不純物元素がドープされているアモルファスSi等により形成されている。第1のゲート電極251と第2のゲート電極252とは異なる材料により形成されており、第1のゲート電極251は、第2のゲート電極252よりも仕事関数の大きい材料により形成されている。表1には、各々の材料における仕事関数を示す。
本実施の形態においては、例えば、第1のゲート電極251は、仕事関数が5.65eVのPtにより形成されており、第2のゲート電極252は、仕事関数が4.28eVのAlにより形成されている。
これにより、本実施の形態における半導体装置においては、3つのトランジスタが形成される。即ち、第1のゲート電極251をゲート電極とする第1のトランジスタ111と、第2のゲート電極252をゲート電極とする第2のトランジスタ112と、フィールドプレート34をゲート電極とする第3のトランジスタが形成される。
本実施の形態における半導体装置において、第2のゲート電極252とソース電極32とは接続電極53により接続されており、第2のゲート電極252に、ソース電極32に印加されている電位と同じ電位を印加することができる。また、フィールドプレート34とソース電極32とは接続電極54により接続されており、フィールドプレート34に、ソース電極32に印加されている電位と同じ電位を印加することができる。
本実施の形態における半導体装置においては、第1のゲート電極251は、第2のゲート電極252よりも、仕事関数が大きい材料により形成されている。これにより、第2のトランジスタ112におけるゲートしきい値電圧よりも、第1のトランジスタ111におけるゲートしきい値電圧を高くすることができる。
尚、本実施の形態における半導体装置においては、図48に示されるように、ソース電極32とドレイン電極33との間には、第1のゲート電極251、第2のゲート電極252、素子分離領域60が形成されている。また、第1のゲート電極251、第2のゲート電極252、素子分離領域60とドレイン電極33との間には、フィールドプレート34が形成されている。また、第1のゲート電極251と第2のゲート電極252との間には、素子分離領域60が形成されている。
(半導体装置の製造方法)
次に、本実施の形態における半導体装置の製造方法について、図52から図57に基づき説明する。
最初に、図52に示すように、シリコン等の基板10の上に、窒化物半導体層を形成し、窒化物半導体層の上の所定の領域にレジストパターン255を形成する。尚、図52(a)は図48における一点鎖線48A−48Bに対応する断面図であり、図52(b)は図48における一点鎖線48C−48Dに対応する断面図であり、図52(c)は図48における一点鎖線48E−48Fに対応する断面図である。
具体的には、基板10の上に、AlN、AlGaN等からなる不図示のバッファ層、電子走行層21、電子供給層22、p型層250等の窒化物半導体層を順にエピタキシャル成長により積層して形成する。電子走行層21は、GaNにより形成されており、膜厚は約1μmである。電子供給層22は、AlGaNにより形成されており、AlXGa1−XNと表わした場合に、Xの値が0.15〜0.25となる材料により、膜厚が15nm〜25nmとなるように形成されている。p型層250は、p−GaNにより形成されており、膜厚が40nm〜80nmであり、p型となる不純物元素としてMgが、1×1019〜3×1019cm−3の濃度となるようにドープされている。
レジストパターン255は、p型層250の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、第1のゲート電極251及び第2のゲート電極252が形成される領域に形成される。
次に、図53に示すように、レジストパターン255が形成されていない領域のp型層250を除去することにより、第1のゲート電極251及び第2のゲート電極252が形成される領域にp型層250を形成する。この後、レジストパターン255を有機溶剤等により除去し、更に、素子分離領域60が形成される領域に開口部256aを有するレジストパターン256を形成する。尚、図53(a)は図48における一点鎖線48A−48Bに対応する断面図であり、図53(b)は図48における一点鎖線48C−48Dに対応する断面図であり、図53(c)は図48における一点鎖線48E−48Fに対応する断面図である。
レジストパターン255が形成されていない領域におけるp型層250をRIE等により一部除去する際には、塩素系ガス、SFX系ガス等が用いられる。また、レジストパターン256は、レジストパターン255を有機溶剤等により除去した後、電子供給層22の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより形成する。
次に、図54に示すように、レジストパターン256の開口部256aにおける窒化物半導体層に素子分離領域60を形成する。更に、レジストパターン256を除去し、第2のゲート電極252を形成するためのAl等の導電膜252aを成膜した後、レジストパターン257を形成する。尚、図54(a)は図48における一点鎖線48A−48Bに対応する断面図であり、図54(b)は図48における一点鎖線48C−48Dに対応する断面図であり、図54(c)は図48における一点鎖線48E−48Fに対応する断面図である。
具体的には、レジストパターン256の開口部256aにおける窒化物半導体層に、アルゴンやボロン等のイオンを所定の濃度となるように、所定の加速電圧でイオン注入することにより素子分離領域60を形成する。これにより、第1のゲート電極251と第2のゲート電極252との間に、素子分離領域60が形成される。形成される素子分離領域60は、例えば、電子供給層22及び電子走行層21の一部に、アルゴンやボロン等のイオンをイオン注入することにより形成したものであってもよい。尚、レジストパターン256は、この後、有機溶剤等を用いて除去する。
第2のゲート電極252を形成するためのAl等の導電膜252aは、p型層250及び電子供給層22の上に、真空蒸着、又は、スパッタリング等により成膜することにより形成する。この後、導電膜252aの上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、第2のゲート電極252が形成される領域に、レジストパターン257を形成する。
次に、図55に示すように、レジストパターン257が形成されていない領域の導電膜252aをRIE等のドライエッチングまたはウェットエッチングにより除去することにより、第2のゲート電極252を形成する。尚、この際行われるエッチングにおいては、窒化物半導体はエッチングされないものとする。更に、有機溶剤等によりレジストパターン257を除去し、第2のゲート電極252、p型層250及び電子供給層22の上に、第1のゲート電極251を形成するための導電膜251aを成膜した後、レジストパターン258を形成する。尚、図55(a)は図48における一点鎖線48A−48Bに対応する断面図であり、図55(b)は図48における一点鎖線48C−48Dに対応する断面図であり、図55(c)は図48における一点鎖線48E−48Fに対応する断面図である。
第1のゲート電極251を形成するためのPt等の導電膜251aは、第2のゲート電極252、p型層250及び電子供給層22の上に、真空蒸着、又は、スパッタリング等により成膜することにより形成する。この後、導電膜251aの上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、第1のゲート電極251が形成される領域に、レジストパターン258を形成する。
次に、図56に示すように、レジストパターン258が形成されていない領域の導電膜251aをRIE等のドライエッチングまたはウェットエッチングにより除去することにより、第1のゲート電極251を形成する。尚、この際行われるエッチングにおいては、第2のゲート電極252はエッチングされないものとする。尚、レジストパターン258は有機溶剤等により除去される。この後、第1のゲート電極251及び第2のゲート電極252の上に、層間絶縁膜213を形成し、更に、層間絶縁膜213において、ソース電極32及びドレイン電極33が形成される領域に開口部213a、213bを形成する。尚、図56(a)は図48における一点鎖線48A−48Bに対応する断面図であり、図56(b)は図48における一点鎖線48C−48Dに対応する断面図であり、図56(c)は図48における一点鎖線48E−48Fに対応する断面図である。
このようにして、第1のゲート電極251は、第1のトランジスタ111が形成される領域におけるp型層250の上に形成され、第2のゲート電極252は、第2のトランジスタ112が形成される領域におけるp型層250の上に形成される。尚、本実施の形態においては、第2のゲート電極252と後述するソース電極32とを接続するための接続電極53を第1のゲート電極251または第2のゲート電極252と同時に形成してもよい。また、接続電極53は、第1のゲート電極251及び第2のゲート電極252を形成した後に形成してもよく、後述するソース電極32を形成した後に、別途形成してもよい。
この後、電子供給層22、第1のゲート電極251及び第2のゲート電極252の上に、CVDまたはALDにより、SiO2、SiN、SiO2とSiNとの積層膜等を成膜することにより、層間絶縁膜213を形成する。この後、層間絶縁膜213の上の開口部213a及び213bが形成される領域に、開口部を有する不図示のレジストパターンを形成し、レジストパターンの開口部における層間絶縁膜213をRIE等により除去する。このように、レジストパターンの開口部において、層間絶縁膜213を除去し電子供給層22の表面を露出させることにより、層間絶縁膜213に開口部213a及び213bを形成する。尚、不図示のレジストパターンは、この後、有機溶剤等により除去する。
次に、図57に示すように、層間絶縁膜213に形成された開口部213a及び213bにソース電極32及びドレイン電極33を形成し、更に、層間絶縁膜213の所定の領域の上に、フィールドプレート34及び接続電極54を形成する。尚、図57(a)は図48における一点鎖線48A−48Bに対応する断面図であり、図57(b)は図48における一点鎖線48C−48Dに対応する断面図であり、図57(c)は図48における一点鎖線48E−48Fに対応する断面図である。
具体的には、最初に、層間絶縁膜213に形成された開口部213a及び213bを埋め込むように、ソース電極32、ドレイン電極33、フィールドプレート34及び接続電極54を形成するための金属膜をCVD等により成膜する。成膜される金属膜は、例えば、Ti/TiN/TaN/Al等の積層膜である。この後、成膜された金属膜の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極32、ドレイン電極33、フィールドプレート34及び接続電極54が形成される領域に、不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域の金属膜をRIE等により除去することにより、ソース電極32、ドレイン電極33、フィールドプレート34及び接続電極54を形成する。このように形成されたソース電極32とフィールドプレート34とは、接続電極54により接続されている。尚、不図示のレジストパターンは、この後、有機溶剤等により除去する。
以上により、本実施の形態における半導体装置を作製することができる。尚、上記以外の内容については、第1の実施の形態及び第2の実施の形態と同様である。
〔第7の実施の形態〕
(半導体装置)
次に、第7の実施の形態について説明する。本実施の形態は、第2のトランジスタよりも第1のトランジスタにおけるゲート絶縁膜の厚さを薄く形成することにより、第2のトランジスタよりも第1のトランジスタのゲートしきい値電圧を高くした構造の半導体装置である。図58から図61に基づき本実施の形態における半導体装置について説明する。図58は、本実施の形態における半導体装置の上面図である。尚、図58では、層間絶縁膜は省略されている。また、図59は図58における一点鎖線58A−58Bにおいて切断した断面図であり、図60は図58における一点鎖線58C−58Dにおいて切断した断面図であり、図61は図58における一点鎖線58E−58Fにおいて切断した断面図である。
本実施の形態における半導体装置は、シリコン等の基板10の上に不図示のバッファ層が形成されており、バッファ層の上にはGaN等により電子走行層21が形成されており、電子走行層21の上には、AlGaN等により電子供給層22が形成されている。
第1のトランジスタ111が形成される領域においては、電子供給層22の上に、第1のゲート絶縁膜261が形成されており、第1のゲート絶縁膜261の上には、第1のゲート電極51が形成されている。また、第2のトランジスタ112が形成される領域においては、電子供給層22の上に、第2のゲート絶縁膜262が形成されており、第2のゲート絶縁膜262の上には、第2のゲート電極52が形成されている。本実施の形態においては、第2のゲート絶縁膜262は、第1のゲート絶縁膜261よりも厚く形成されている。また、電子供給層22の上には、ソース電極32及びドレイン電極33が形成されている。電子供給層22、第1のゲート電極51及び第2のゲート電極52の上には、層間絶縁膜213が形成されており、層間絶縁膜213の上の所定の領域には、フィールドプレート34及び接続電極54が形成されている。
基板10は、シリコン以外にも、SiC、サファイア等により形成されているものであってもよい。
第1のゲート絶縁膜261及び第2のゲート絶縁膜262は、窒化シリコン、酸化シリコン、窒化アルミニウム、酸化アルミニウム、酸化ジルコニウム、酸化ハフニウム等のHigh−k材料により形成されている。具体的には、これらの材料のいずれかを含むもの、または、これらの材料を積層したものにより形成されている。
第1のゲート電極51及び第2のゲート電極52は、TiN、TaN、W、Pt、Al、ポリSi、不純物元素がドープされているアモルファスSi等により形成されている。
これにより、本実施の形態における半導体装置においては、3つのトランジスタが形成される。即ち、第1のゲート電極51をゲート電極とする第1のトランジスタ111と、第2のゲート電極52をゲート電極とする第2のトランジスタ112と、フィールドプレート34をゲート電極とする第3のトランジスタが形成される。
本実施の形態における半導体装置においては、第2のゲート電極52とソース電極32とは接続電極53により接続されており、第2のゲート電極52に、ソース電極32に印加されている電位と同じ電位を印加することができる。また、フィールドプレート34とソース電極32とは接続電極54により接続されており、フィールドプレート34に、ソース電極32に印加されている電位と同じ電位を印加することができる。
本実施の形態における半導体装置においては、第2のトランジスタ112における第2のゲート絶縁膜262よりも、第1のトランジスタ111における第1のゲート絶縁膜261が薄く形成されている。これにより、第2のトランジスタ112におけるゲートしきい値電圧よりも、第1のトランジスタ111におけるゲートしきい値電圧を高くすることができる。
尚、本実施の形態における半導体装置においては、図58に示されるように、ソース電極32とドレイン電極33との間には、第1のゲート電極51、第2のゲート電極52、素子分離領域60が形成されている。また、第1のゲート電極51、第2のゲート電極52、素子分離領域60とドレイン電極33との間には、フィールドプレート34が形成されている。また、第1のゲート電極51と第2のゲート電極52との間には、素子分離領域60が形成されている。
(半導体装置の製造方法)
次に、本実施の形態における半導体装置の製造方法について、図62から図67に基づき説明する。
最初に、図62に示すように、シリコン等の基板10の上に、窒化物半導体層を形成し、窒化物半導体層の上に、開口部265aを有するレジストパターン265を形成する。尚、図62(a)は図58における一点鎖線58A−58Bに対応する断面図であり、図62(b)は図58における一点鎖線58C−58Dに対応する断面図であり、図62(c)は図58における一点鎖線58E−58Fに対応する断面図である。
具体的には、基板10の上に、AlN、AlGaN等からなる不図示のバッファ層、電子走行層21、電子供給層22等の窒化物半導体層をエピタキシャル成長により積層して形成する。電子走行層21は、GaNにより形成されており、膜厚は約1μmである。電子供給層22は、AlGaNにより形成されており、AlXGa1−XNと表わした場合に、Xの値が0.15〜0.25となる材料により、膜厚が15nm〜25nmとなるように形成されている。
レジストパターン265は、電子供給層22の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより形成する。このように形成されるレジストパターン265は、素子分離領域60が形成される領域に開口部265aを有している。
次に、図63に示すように、レジストパターン265の開口部265aにおける窒化物半導体層に素子分離領域60を形成する。更に、レジストパターン265を除去し、第1のゲート絶縁膜261及び第2のゲート絶縁膜262を形成するための絶縁膜260を形成し、絶縁膜260の上にレジストパターン266を形成する。尚、図63(a)は図58における一点鎖線58A−58Bに対応する断面図であり、図63(b)は図58における一点鎖線58C−58Dに対応する断面図であり、図63(c)は図58における一点鎖線58E−58Fに対応する断面図である。
具体的には、レジストパターン265の開口部265aにおける窒化物半導体層に、アルゴンやボロン等のイオンを所定の濃度となるように、所定の加速電圧でイオン注入することにより素子分離領域60を形成する。これにより、第1のゲート電極51と第2のゲート電極52との間に、素子分離領域60が形成される。形成される素子分離領域60は、例えば、電子供給層22及び電子走行層21の一部に、アルゴンやボロン等のイオンをイオン注入することにより形成したものであってもよい。尚、レジストパターン265は、有機溶剤等を用いて除去する。
第1のゲート絶縁膜261及び第2のゲート絶縁膜262を形成するための絶縁膜260は、SiN等をCVDやALDにより成膜することにより形成する。この後、成膜されたSiN等の絶縁膜260の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、第2のゲート電極52が形成される領域に、レジストパターン266を形成する。
次に、図64に示すように、レジストパターン266が形成されていない領域における絶縁膜260を一部除去し、更に、レジストパターン266を有機溶剤等により除去した後、絶縁膜260の上にレジストパターン267を形成する。尚、図64(a)は図58における一点鎖線58A−58Bに対応する断面図であり、図64(b)は図58における一点鎖線58C−58Dに対応する断面図であり、図64(c)は図58における一点鎖線58E−58Fに対応する断面図である。
レジストパターン266が形成されていない領域における絶縁膜260を一部除去することにより、レジストパターン266が形成されていない領域のおける絶縁膜260の厚さを薄くする。レジストパターン266が形成されていない領域における絶縁膜260の一部除去は、RIE等のドライエッチングにより行ってもよく、ウェットエッチングにより行ってもよい。
レジストパターン266を除去した後、一部除去された絶縁膜260の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、第1のゲート電極51及び第2のゲート電極52が形成される領域に、レジストパターン267を形成する。
次に、図65に示すように、レジストパターン267が形成されていない領域の絶縁膜260を除去し、更に、レジストパターン267を有機溶剤等により除去した後、第1のゲート電極51及び第2のゲート電極52を形成する。尚、図65(a)は図58における一点鎖線58A−58Bに対応する断面図であり、図65(b)は図58における一点鎖線58C−58Dに対応する断面図であり、図65(c)は図58における一点鎖線58E−58Fに対応する断面図である。
レジストパターン267が形成されていない領域の絶縁膜260を除去することにより、レジストパターン267が形成されている領域において、第1の絶縁膜261及び第2の絶縁膜262が形成される。即ち、レジストパターン267が形成されている領域において第1のゲート電極51が形成される領域には、第1の絶縁膜261が形成され、第2のゲート電極52が形成される領域には、第2の絶縁膜262が形成される。レジストパターン267が形成されていない領域における絶縁膜260の除去は、RIE等のドライエッチングにより行ってもよく、ウェットエッチングにより行ってもよい。
第1のゲート電極51及び第2のゲート電極52は、最初に、電子供給層22等の上に、第1のゲート電極51及び第2のゲート電極52が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、レジストパターンが形成されている面に、第1のゲート電極51及び第2のゲート電極52を形成するための金属膜を真空蒸着等により成膜した後、有機溶剤等に浸漬させる。これにより、レジストパターンの上に成膜された金属膜は、レジストパターンとともにリフトオフにより除去され、残存する金属膜により第1のゲート電極51及び第2のゲート電極52が形成される。
このようにして、第1のゲート電極51は、第1のトランジスタ111が形成される領域における第1のゲート絶縁膜261の上に形成される。また、第2のゲート電極52は、第2のトランジスタ112が形成される領域における第2のゲート絶縁膜262の上に形成される。尚、本実施の形態においては、第2のゲート電極52と後述するソース電極32とを接続するための接続電極53を第1のゲート電極51及び第2のゲート電極52と同時に形成してもよい。また、接続電極53は、第1のゲート電極51及び第2のゲート電極52を形成した後に形成してもよく、後述するソース電極32を形成した後に、別途形成してもよい。
次に、図66に示すように、電子供給層22、第1のゲート電極51及び第2のゲート電極52の上に、層間絶縁膜213を形成し、更に、層間絶縁膜213において、ソース電極32及びドレイン電極33が形成される領域に開口部213a、213bを形成する。尚、図66(a)は図58における一点鎖線58A−58Bに対応する断面図であり、図66(b)は図58における一点鎖線58C−58Dに対応する断面図であり、図66(c)は図58における一点鎖線58E−58Fに対応する断面図である。
具体的には、最初に、電子供給層22、第1のゲート電極51及び第2のゲート電極52の上に、CVDまたはALDにより、SiO2、SiN、SiO2とSiNとの積層膜等を成膜することにより、層間絶縁膜213を形成する。この後、層間絶縁膜213の上の開口部213a及び213bが形成される領域に、開口部を有する不図示のレジストパターンを形成し、レジストパターンの開口部における層間絶縁膜213をRIE等により除去する。このように、レジストパターンの開口部において、層間絶縁膜213を除去し電子供給層22の表面を露出させることにより、層間絶縁膜213に開口部213a及び213bを形成する。尚、不図示のレジストパターンは、この後、有機溶剤等により除去する。
次に、図67に示すように、層間絶縁膜213に形成された開口部213a及び213bにソース電極32及びドレイン電極33を形成し、更に、層間絶縁膜213の所定の領域の上に、フィールドプレート34、接続電極54を形成する。尚、図67(a)は図58における一点鎖線58A−58Bに対応する断面図であり、図67(b)は図58における一点鎖線58C−58Dに対応する断面図であり、図67(c)は図58における一点鎖線58E−58Fに対応する断面図である。
具体的には、最初に、層間絶縁膜213に形成された開口部213a及び213bを埋め込むように、ソース電極32、ドレイン電極33、フィールドプレート34及び接続電極54を形成するための金属膜をCVD等により成膜する。成膜される金属膜は、例えば、Ti/TiN/TaN/Al等の積層膜である。この後、成膜された金属膜の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極32、ドレイン電極33、フィールドプレート34及び接続電極54が形成される領域に、不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域の金属膜をRIE等により除去することにより、ソース電極32、ドレイン電極33、フィールドプレート34及び接続電極54を形成する。このように形成されたソース電極32とフィールドプレート34は、接続電極54により接続されている。尚、不図示のレジストパターンは、この後、有機溶剤等により除去する。
以上により、本実施の形態における半導体装置を作製することができる。尚、上記以外の内容については、第1の実施の形態及び第2の実施の形態と同様である。
〔第8の実施の形態〕
(半導体装置)
次に、第8の実施の形態について説明する。本実施の形態は、第1のトランジスタにおけるゲート絶縁膜と第2のトランジスタにおけるゲート絶縁膜とを異なる材料により形成することにより、第2のトランジスタよりも第1のトランジスタのゲートしきい値電圧を高くした構造の半導体装置である。図68から図71に基づき本実施の形態における半導体装置について説明する。図68は、本実施の形態における半導体装置の上面図である。尚、図68では、層間絶縁膜は省略されている。また、図69は図68における一点鎖線68A−68Bにおいて切断した断面図であり、図70は図68における一点鎖線68C−68Dにおいて切断した断面図であり、図71は図68における一点鎖線68E−68Fにおいて切断した断面図である。
本実施の形態における半導体装置は、シリコン等の基板10の上に不図示のバッファ層が形成されており、バッファ層の上にはGaN等により電子走行層21が形成されており、電子走行層21の上には、AlGaN等により電子供給層22が形成されている。
第1のトランジスタ111が形成される領域においては、電子供給層22の上に、第1のゲート絶縁膜271が形成されており、第1のゲート絶縁膜271の上には、第1のゲート電極51が形成されている。また、第2のトランジスタ112が形成される領域においては、電子供給層22の上に、第2のゲート絶縁膜272が形成されており、第2のゲート絶縁膜272の上には、第2のゲート電極52が形成されている。本実施の形態においては、第1のゲート絶縁膜271は、第2のゲート絶縁膜272よりも比誘電率が高い材料により形成されている。また、電子供給層22の上には、ソース電極32及びドレイン電極33が形成されている。電子供給層22、第1のゲート電極51及び第2のゲート電極52の上には、層間絶縁膜213が形成されており、層間絶縁膜213の上の所定の領域には、フィールドプレート34が形成されている。
基板10は、シリコン以外にも、SiC、サファイア等により形成されているものであってもよい。
第1のゲート絶縁膜271及び第2のゲート絶縁膜272は、窒化シリコン、酸化シリコン、窒化アルミニウム、酸化アルミニウム、酸化ジルコニウム、酸化ハフニウム等のHigh−k材料により形成されている。具体的には、これらの材料のいずれかを含むもの、または、これらの材料を積層したものにより形成されている。本実施の形態においては、第1のゲート絶縁膜271は、第2のゲート絶縁膜272よりも比誘電率の高い材料により形成されている。第1のゲート絶縁膜271及び第2のゲート絶縁膜272を形成する絶縁材料における比誘電率を表2に示す。
具体的には、本実施の形態における半導体装置においては、例えば、第1のゲート絶縁膜271は、比誘電率が8.5のAl
2O
3により形成されており、第2のゲート絶縁膜272は、比誘電率が3.8のSiO
2により形成されている。
第1のゲート電極51及び第2のゲート電極52は、TiN、TaN、W、Pt、Al、ポリSi、不純物元素がドープされているアモルファスSi等により形成されている。
これにより、本実施の形態における半導体装置においては、3つのトランジスタが形成される。即ち、第1のゲート電極51をゲート電極とする第1のトランジスタ111と、第2のゲート電極52をゲート電極とする第2のトランジスタ112と、フィールドプレート34をゲート電極とする第3のトランジスタが形成される。
本実施の形態における半導体装置においては、第2のゲート電極52とソース電極32とは接続電極53により接続されており、第2のゲート電極52に、ソース電極32に印加されている電位と同じ電位を印加することができる。また、フィールドプレート34とソース電極32とは接続電極54により接続されており、フィールドプレート34に、ソース電極32に印加されている電位と同じ電位を印加することができる。
本実施の形態における半導体装置においては、第1のトランジスタ111における第1のゲート絶縁膜271は、第2のトランジスタ112における第2のゲート絶縁膜272よりも比誘電率の高い材料により形成されている。これにより、第2のトランジスタ112におけるゲートしきい値電圧よりも、第1のトランジスタ111におけるゲートしきい値電圧を高くすることができる。
尚、本実施の形態における半導体装置においては、図68に示されるように、ソース電極32とドレイン電極33との間には、第1のゲート電極51、第2のゲート電極52、素子分離領域60が形成されている。また、第1のゲート電極51、第2のゲート電極52、素子分離領域60とドレイン電極33との間には、フィールドプレート34が形成されている。また、第1のゲート電極51と第2のゲート電極52との間には、素子分離領域60が形成されている。
(半導体装置の製造方法)
次に、本実施の形態における半導体装置の製造方法について、図72から図77に基づき説明する。
最初に、図72に示すように、シリコン等の基板10の上に、窒化物半導体層を形成し、窒化物半導体層の上に、開口部275aを有するレジストパターン275を形成する。尚、図72(a)は図68における一点鎖線68A−68Bに対応する断面図であり、図72(b)は図68における一点鎖線68C−68Dに対応する断面図であり、図72(c)は図68における一点鎖線68E−68Fに対応する断面図である。
具体的には、基板10の上に、AlN、AlGaN等からなる不図示のバッファ層、電子走行層21、電子供給層22等の窒化物半導体層をエピタキシャル成長により積層して形成する。電子走行層21は、GaNにより形成されており、膜厚は約1μmである。電子供給層22は、AlGaNにより形成されており、AlXGa1−XNと表わした場合に、Xの値が0.15〜0.25となる材料により、膜厚が15nm〜25nmとなるように形成されている。
レジストパターン275は、電子供給層22の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより形成する。このように形成されるレジストパターン275は、素子分離領域60が形成される領域に開口部275aを有している。
次に、図73に示すように、レジストパターン275の開口部275aにおける窒化物半導体層に素子分離領域60を形成する。更に、レジストパターン275を除去し、第1のゲート絶縁膜271を形成するための絶縁膜271aを成膜し、成膜された絶縁膜271aの上にレジストパターン276を形成する。尚、図73(a)は図68における一点鎖線68A−68Bに対応する断面図であり、図73(b)は図68における一点鎖線68C−68Dに対応する断面図であり、図73(c)は図68における一点鎖線68E−68Fに対応する断面図である。
具体的には、レジストパターン275の開口部275aにおける窒化物半導体層に、アルゴンやボロン等のイオンを所定の濃度となるように、所定の加速電圧でイオン注入することにより素子分離領域60を形成する。これにより、第1のゲート電極51と第2のゲート電極52との間に、素子分離領域60が形成される。形成される素子分離領域60は、例えば、電子供給層22及び電子走行層21の一部に、アルゴンやボロン等のイオンをイオン注入することにより形成したものであってもよい。尚、レジストパターン275は、有機溶剤等を用いて除去する。
第1のゲート絶縁膜271を形成するための絶縁膜271aは、電子供給層22及び素子分離領域60の上に、Al2O3をCVDやALDにより成膜することにより形成する。この後、絶縁膜271aの上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、第1のトランジスタ111が形成される領域に、レジストパターン276を形成する。
次に、図74に示すように、レジストパターン276が形成されていない領域における絶縁膜271aを除去する。更に、レジストパターン276を有機溶剤等により除去した後、残存する絶縁膜271a及び電子供給層22の上に、第2のゲート絶縁膜272を形成するための絶縁膜272aを成膜し、成膜された絶縁膜272aの上に、レジストパターン277を形成する。尚、図74(a)は図68における一点鎖線68A−68Bに対応する断面図であり、図74(b)は図68における一点鎖線68C−68Dに対応する断面図であり、図74(c)は図68における一点鎖線68E−68Fに対応する断面図である。
レジストパターン276が形成されていない領域における絶縁膜271aを除去することにより、第1のトランジスタ111が形成される領域において絶縁膜271aが残存する。レジストパターン276が形成されていない領域における絶縁膜271aの除去は、RIE等のドライエッチングにより行ってもよく、ウェットエッチングにより行ってもよい。
レジストパターン276を除去した後、電子供給層22及び絶縁膜271aの上に、SiO2をCVDやALDにより成膜することにより第2のゲート絶縁膜272を形成するための絶縁膜272aを成膜する。成膜された絶縁膜272aの上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、第2のトランジスタ112が形成される領域に、レジストパターン277を形成する。
次に、図75に示すように、レジストパターン277が形成されていない領域の絶縁膜272aを除去し、更に、レジストパターン277を有機溶剤等により除去した後、第1のゲート電極51及び第2のゲート電極52を形成する。尚、図75(a)は図68における一点鎖線68A−68Bに対応する断面図であり、図75(b)は図68における一点鎖線68C−68Dに対応する断面図であり、図75(c)は図68における一点鎖線68E−68Fに対応する断面図である。
レジストパターン277が形成されていない領域における絶縁膜272aを除去することにより、レジストパターン277が形成されている第2のトランジスタ112が形成される領域に、絶縁膜272aが残存する。尚、この後、レジストパターン277は有機溶剤等により除去される。
この後、絶縁膜271a及び272aの上に、第1のゲート電極51及び第2のゲート電極52を形成するための金属膜を真空蒸着又はスパッタリングにより成膜する。この後、金属膜の上に、第1のゲート電極51及び第2のゲート電極52が形成される領域に不図示のレジストパターンを形成する。更に、この後、RIE等よるドライエッチングまたはウェットエッチングにより、レジストパターンが形成されていない領域における金属膜、第1のゲート絶縁膜271及び第2のゲート絶縁膜272を除去する。これにより、残存する金属膜、第1のゲート絶縁膜271及び第2のゲート絶縁膜272により、第1のゲート絶縁膜271と第1のゲート電極51が積層されたものと、第2のゲート絶縁膜272と第2のゲート電極52が積層されたものが形成される。即ち、第1のトランジスタ111が形成される領域には、第1のゲート絶縁膜271と第1のゲート電極51が積層されたものが形成される。また、第2のトランジスタ112が形成される領域には、第2のゲート絶縁膜272と第2のゲート電極52が積層されたものが形成される。
このようにして、第1のゲート電極51は、第1のトランジスタ111が形成される領域における第1のゲート絶縁膜271の上に形成される。また、第2のゲート電極52は、第2のトランジスタ112が形成される領域における第2のゲート絶縁膜272の上に形成される。尚、本実施の形態においては、第2のゲート電極52と後述するソース電極32とを接続するための接続電極53を第1のゲート電極51及び第2のゲート電極52と同時に形成してもよい。また、接続電極53は、第1のゲート電極51及び第2のゲート電極52を形成した後に形成してもよく、後述するソース電極32を形成した後に、別途形成してもよい。
次に、図76に示すように、電子供給層22、第1のゲート電極51及び第2のゲート電極52の上に、層間絶縁膜213を形成し、更に、層間絶縁膜213において、ソース電極32及びドレイン電極33が形成される領域に開口部213a、213bを形成する。尚、図76(a)は図68における一点鎖線68A−68Bに対応する断面図であり、図76(b)は図68における一点鎖線68C−68Dに対応する断面図であり、図76(c)は図68における一点鎖線68E−68Fに対応する断面図である。
具体的には、最初に、電子供給層22、第1のゲート電極51及び第2のゲート電極52の上に、CVDまたはALDにより、SiO2、SiN、SiO2とSiNとの積層膜等を成膜することにより、層間絶縁膜213を形成する。この後、層間絶縁膜213の上の開口部213a及び213bが形成される領域に、開口部を有する不図示のレジストパターンを形成し、レジストパターンの開口部における層間絶縁膜213をRIE等により除去する。このように、レジストパターンの開口部において、層間絶縁膜213を除去し電子供給層22の表面を露出させることにより、層間絶縁膜213に開口部213a及び213bを形成する。尚、不図示のレジストパターンは、この後、有機溶剤等により除去する。
次に、図77に示すように、層間絶縁膜213に形成された開口部213a及び213bにソース電極32及びドレイン電極33を形成し、更に、層間絶縁膜213の所定の領域の上に、フィールドプレート34、接続電極54を形成する。尚、図77(a)は図68における一点鎖線68A−68Bに対応する断面図であり、図77(b)は図68における一点鎖線68C−68Dに対応する断面図であり、図77(c)は図68における一点鎖線68E−68Fに対応する断面図である。
具体的には、最初に、層間絶縁膜213に形成された開口部213a及び213bを埋め込むように、ソース電極32、ドレイン電極33、フィールドプレート34及び接続電極54を形成するための金属膜をCVD等により成膜する。成膜される金属膜は、例えば、Ti/TiN/TaN/Al等の積層膜である。この後、成膜された金属膜の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極32、ドレイン電極33、フィールドプレート34及び接続電極54が形成される領域に、不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域の金属膜をRIE等により除去することにより、ソース電極32、ドレイン電極33、フィールドプレート34及び接続電極54を形成する。このように形成されたソース電極32とフィールドプレート34は、接続電極54により接続されている。尚、不図示のレジストパターンは、この後、有機溶剤等により除去する。
以上により、本実施の形態における半導体装置を作製することができる。尚、上記以外の内容については、第1の実施の形態及び第7の実施の形態と同様である。
〔第9の実施の形態〕
(半導体装置)
次に、第9の実施の形態について説明する。本実施の形態は、第2のトランジスタにおける第2のゲート電極よりも、第1のトランジスタにおける第1のゲート電極を仕事関数の高い材料により形成することにより、第2のトランジスタよりも第1のトランジスタのゲートしきい値電圧が高い半導体装置である。図78から図81に基づき本実施の形態における半導体装置について説明する。図78は、本実施の形態における半導体装置の上面図である。尚、図78では、層間絶縁膜は省略されている。また、図79は図78における一点鎖線78A−78Bにおいて切断した断面図であり、図80は図78における一点鎖線78C−78Dにおいて切断した断面図であり、図81は図78における一点鎖線78E−78Fにおいて切断した断面図である。
本実施の形態における半導体装置は、シリコン等の基板10の上に不図示のバッファ層が形成されており、バッファ層の上にはGaN等により電子走行層21が形成されており、電子走行層21の上には、AlGaN等により電子供給層22が形成されている。また、電子供給層22の上において、第1のゲート電極251及び第2のゲート電極252が形成される領域には、ゲート絶縁膜280が形成されている。第1のトランジスタ111が形成される領域においては、ゲート絶縁膜280の上に、第1のゲート電極251が形成されている。また、第2のトランジスタ112が形成される領域においては、ゲート絶縁膜280の上に、第2のゲート電極252が形成されている。また、電子供給層22の上には、ソース電極32及びドレイン電極33が形成されている。電子供給層22、第1のゲート電極251及び第2のゲート電極252の上には、層間絶縁膜213が形成されており、層間絶縁膜213の上の所定の領域には、フィールドプレート34及び接続電極54が形成されている。
基板10は、シリコン以外にも、SiC、サファイア等により形成されているものであってもよい。
ゲート絶縁膜280は、窒化シリコン、酸化シリコン、窒化アルミニウム、酸化アルミニウム、酸化ジルコニウム、酸化ハフニウム等のHigh−k材料により形成されている。具体的には、これらの材料のいずれかを含むもの、または、これらの材料を積層したものにより形成されている。
第1のゲート電極251及び第2のゲート電極252は、TiN、TaN、W、Pt、Al、Ni、ポリSi、不純物元素がドープされているアモルファスSi等により形成されている。第1のゲート電極251と第2のゲート電極252とは異なる材料により形成されており、第1のゲート電極251は、第2のゲート電極252よりも仕事関数の大きい材料により形成されている。各々の材料における仕事関数は、前述した表1に示されている。
本実施の形態においては、例えば、第1のゲート電極251は、仕事関数が5.65eVのPtにより形成されており、第2のゲート電極252は、仕事関数が4.28eVのAlにより形成されている。
これにより、本実施の形態における半導体装置においては、3つのトランジスタが形成される。即ち、第1のゲート電極251をゲート電極とする第1のトランジスタ111と、第2のゲート電極252をゲート電極とする第2のトランジスタ112と、フィールドプレート34をゲート電極とする第3のトランジスタが形成される。
本実施の形態における半導体装置において、第2のゲート電極252とソース電極32とは接続電極53により接続されており、第2のゲート電極252に、ソース電極32に印加されている電位と同じ電位を印加することができる。また、フィールドプレート34とソース電極32とは接続電極54により接続されており、フィールドプレート34に、ソース電極32に印加されている電位と同じ電位を印加することができる。
本実施の形態における半導体装置においては、第1のゲート電極251を形成している材料の仕事関数は、第2のゲート電極252を形成している材料の仕事関数よりも、大きな材料により形成されている。これにより、第2のトランジスタ112におけるゲートしきい値電圧よりも、第1のトランジスタ111におけるゲートしきい値電圧を高くすることができる。
尚、本実施の形態における半導体装置においては、図78に示されるように、ソース電極32とドレイン電極33との間には、第1のゲート電極251、第2のゲート電極252、素子分離領域60が形成されている。また、第1のゲート電極251、第2のゲート電極252、素子分離領域60とドレイン電極33との間には、フィールドプレート34が形成されている。また、第1のゲート電極251と第2のゲート電極252との間には、素子分離領域60が形成されている。
(半導体装置の製造方法)
次に、本実施の形態における半導体装置の製造方法について、図82から図86に基づき説明する。
最初に、図82に示すように、シリコン等の基板10の上に、窒化物半導体層を形成し、窒化物半導体層の上に、開口部285aを有するレジストパターン285を形成する。尚、図82(a)は図78における一点鎖線78A−78Bに対応する断面図であり、図82(b)は図78における一点鎖線78C−78Dに対応する断面図であり、図82(c)は図78における一点鎖線78E−78Fに対応する断面図である。
具体的には、基板10の上に、AlN、AlGaN等からなる不図示のバッファ層、電子走行層21、電子供給層22等の窒化物半導体層をエピタキシャル成長により積層して形成する。電子走行層21は、GaNにより形成されており、膜厚は約1μmである。電子供給層22は、AlGaNにより形成されており、AlXGa1−XNと表わした場合に、Xの値が0.15〜0.25となる材料により、膜厚が15nm〜25nmとなるように形成されている。
レジストパターン285は、電子供給層22の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより形成する。このように形成されるレジストパターン285は、素子分離領域60が形成される領域に開口部285aを有している。
次に、図83に示すように、レジストパターン285の開口部285aにおける窒化物半導体層に素子分離領域60を形成する。更に、レジストパターン285を除去し、ゲート絶縁膜280を形成するための絶縁膜280aを成膜し、絶縁膜280aの上に、第2のゲート電極252を形成するための導電膜252aを形成し、導電膜252aの上にレジストパターン286を形成する。尚、図83(a)は図78における一点鎖線78A−78Bに対応する断面図であり、図83(b)は図78における一点鎖線78C−78Dに対応する断面図であり、図83(c)は図78における一点鎖線78E−78Fに対応する断面図である。
具体的には、レジストパターン285の開口部285aにおける窒化物半導体層に、アルゴンやボロン等のイオンを所定の濃度となるように、所定の加速電圧でイオン注入することにより素子分離領域60を形成する。これにより、第1のゲート電極251と第2のゲート電極252との間に、素子分離領域60が形成される。形成される素子分離領域60は、例えば、電子供給層22及び電子走行層21の一部に、アルゴンやボロン等のイオンをイオン注入することにより形成したものであってもよい。尚、レジストパターン285は、有機溶剤等を用いて除去する。
ゲート絶縁膜280を形成するための絶縁膜280aは、Al2O3をCVDやALDにより成膜することにより形成する。第2のゲート電極252を形成するためのAl等の導電膜252aは、絶縁膜280aの上に、真空蒸着、又は、スパッタリング等により成膜することにより形成する。この後、導電膜252aの上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、第2のゲート電極252が形成される領域に、レジストパターン286を形成する。
次に、図84に示すように、レジストパターン286が形成されていない領域の導電膜252aをRIE等により除去することにより、第2のゲート電極252を形成する。更に、有機溶剤等によりレジストパターン286を除去し、第2のゲート電極252及び絶縁膜280aの上に、第1のゲート電極251を形成するための導電膜251aを成膜した後、レジストパターン287を形成する。尚、図84(a)は図78における一点鎖線78A−78Bに対応する断面図であり、図84(b)は図78における一点鎖線78C−78Dに対応する断面図であり、図84(c)は図78における一点鎖線78E−78Fに対応する断面図である。
第1のゲート電極251を形成するためのPt等の導電膜251aは、第2のゲート電極252及び絶縁膜280aの上に、真空蒸着、又は、スパッタリング等により成膜することにより形成する。この後、導電膜251aの上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、第1のゲート電極251が形成される領域に、レジストパターン287を形成する。
次に、図85に示すように、レジストパターン287が形成されていない領域の導電膜251a及び絶縁膜280aをRIE等のドライエッチングまたはウェットエッチングにより除去することにより、第1のゲート電極251及びゲート絶縁膜280を形成する。尚、この際行われるエッチングにおいては、第2のゲート電極252はエッチングされないものとする。尚、レジストパターン287は有機溶剤等により除去する。この後、電子供給層22、第1のゲート電極251及び第2のゲート電極252の上に、層間絶縁膜213を形成し、更に、層間絶縁膜213において、ソース電極32及びドレイン電極33が形成される領域に開口部213a、213bを形成する。尚、図85(a)は図78における一点鎖線78A−78Bに対応する断面図であり、図85(b)は図78における一点鎖線78C−78Dに対応する断面図であり、図85(c)は図78における一点鎖線78E−78Fに対応する断面図である。
このようにして、第1のゲート電極251は、第1のトランジスタ111が形成される領域におけるゲート絶縁膜280の上に形成され、第2のゲート電極252は、第2のトランジスタ112が形成される領域におけるゲート絶縁膜280の上に形成される。尚、本実施の形態においては、第2のゲート電極252と後述するソース電極32とを接続するための接続電極53を第1のゲート電極251または第2のゲート電極252と同時に形成してもよい。また、接続電極53は、第1のゲート電極251及び第2のゲート電極252を形成した後に形成してもよく、後述するソース電極32を形成した後に、別途形成してもよい。
この後、電子供給層22、第1のゲート電極251及び第2のゲート電極252の上に、CVDまたはALDにより、SiO2、SiN、SiO2とSiNとの積層膜等を成膜することにより、層間絶縁膜213を形成する。この後、層間絶縁膜213の上の開口部213a及び213bが形成される領域に、開口部を有する不図示のレジストパターンを形成し、レジストパターンの開口部における層間絶縁膜213をRIE等により除去する。このように、レジストパターンの開口部において、層間絶縁膜213を除去し電子供給層22の表面を露出させることにより、層間絶縁膜213に開口部213a及び213bを形成する。尚、不図示のレジストパターンは、この後、有機溶剤等により除去する。
次に、図86に示すように、層間絶縁膜213に形成された開口部213a及び213bにソース電極32及びドレイン電極33を形成し、更に、層間絶縁膜213の所定の領域の上に、フィールドプレート34及び接続電極54を形成する。尚、図86(a)は図78における一点鎖線78A−78Bに対応する断面図であり、図86(b)は図78における一点鎖線78C−78Dに対応する断面図であり、図86(c)は図78における一点鎖線78E−78Fに対応する断面図である。
具体的には、最初に、層間絶縁膜213に形成された開口部213a及び213bを埋め込むように、ソース電極32、ドレイン電極33、フィールドプレート34及び接続電極54を形成するための金属膜をCVD等により成膜する。成膜される金属膜は、例えば、Ti/TiN/TaN/Al等の積層膜である。この後、成膜された金属膜の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極32、ドレイン電極33、フィールドプレート34及び接続電極54が形成される領域に、不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域の金属膜をRIE等により除去することにより、ソース電極32、ドレイン電極33、フィールドプレート34及び接続電極54を形成する。このように形成されたソース電極32とフィールドプレート34とは接続電極54により接続されている。尚、不図示のレジストパターンは、この後、有機溶剤等により除去する。
以上により、本実施の形態における半導体装置を作製することができる。尚、上記以外の内容については、第1の実施の形態及び第6の実施の形態と同様である。
〔第10の実施の形態〕
(半導体装置)
次に、第10の実施の形態について説明する。本実施の形態は、第1のトランジスタにp型層を形成し、第2のトランジスタにゲート絶縁膜を形成することにより、第2のトランジスタよりも第1のトランジスタのゲートしきい値電圧を高くした構造の半導体装置である。図87から図90に基づき本実施の形態における半導体装置について説明する。図87は、本実施の形態における半導体装置の上面図である。尚、図87では、層間絶縁膜は省略されている。また、図88は図87における一点鎖線87A−87Bにおいて切断した断面図であり、図89は図87における一点鎖線87C−87Dにおいて切断した断面図であり、図90は図87における一点鎖線87E−87Fにおいて切断した断面図である。
本実施の形態における半導体装置は、シリコン等の基板10の上に不図示のバッファ層が形成されており、バッファ層の上にはGaN等により電子走行層21が形成されており、電子走行層21の上には、AlGaN等により電子供給層22が形成されている。第1のトランジスタ111が形成される領域においては、第1のゲート電極51が形成される領域における電子供給層22の上に、p型層291が形成されており、p型層291の上に、第1のゲート電極51が形成されている。また、第2のトランジスタ112が形成される領域においては、第2のゲート電極52が形成される領域における電子供給層22の上に、ゲート絶縁膜292が形成されており、ゲート絶縁膜292の上に、第2のゲート電極52が形成されている。また、電子供給層22の上には、ソース電極32及びドレイン電極33が形成されている。電子供給層22、第1のゲート電極51及び第2のゲート電極52の上には、層間絶縁膜213が形成されており、層間絶縁膜213の上の所定の領域には、フィールドプレート34及び接続電極54が形成されている。
基板10は、シリコン以外にも、SiC、サファイア等により形成されているものであってもよい。
第1のゲート電極51及び第2のゲート電極52は、TiN、TaN、W、Pt、Al、ポリSi、不純物元素がドープされているアモルファスSi等により形成されている。
p型層291は、p型となる不純物元素としてMgがドープされているGaNにより形成されている。
ゲート絶縁膜292は、窒化シリコン、酸化シリコン、窒化アルミニウム、酸化アルミニウム、酸化ジルコニウム、酸化ハフニウム等のHigh−k材料により形成されている。具体的には、これらの材料のいずれかを含むもの、または、これらの材料を積層したものにより形成されている。
第1のゲート電極51及び第2のゲート電極52は、TiN、TaN、W、Pt、Al、Ni、ポリSi、不純物元素がドープされているアモルファスSi等により形成されている。
これにより、本実施の形態における半導体装置においては、3つのトランジスタが形成される。即ち、第1のゲート電極51をゲート電極とする第1のトランジスタ111と、第2のゲート電極52をゲート電極とする第2のトランジスタ112と、フィールドプレート34をゲート電極とする第3のトランジスタが形成される。
本実施の形態における半導体装置においては、第2のゲート電極52とソース電極32とは接続電極53により接続されており、第2のゲート電極52に、ソース電極32に印加されている電位と同じ電位を印加することができる。また、フィールドプレート34とソース電極32とは接続電極54により接続されており、フィールドプレート34に、ソース電極32に印加されている電位と同じ電位を印加することができる。
本実施の形態における半導体装置においては、第1のトランジスタ111には、第1のゲート電極51の下にp型層291が形成されており、第2のトランジスタ112には、第2のゲート電極52の下にゲート絶縁膜292が形成されている。これにより、第2のトランジスタ112におけるゲートしきい値電圧よりも、第1のトランジスタ111におけるゲートしきい値電圧を高くすることができる。
尚、本実施の形態における半導体装置においては、図87に示されるように、ソース電極32とドレイン電極33との間には、第1のゲート電極51、第2のゲート電極52、素子分離領域60が形成されている。また、第1のゲート電極51、第2のゲート電極52、素子分離領域60とドレイン電極33との間には、フィールドプレート34が形成されている。また、第1のゲート電極51と第2のゲート電極52との間には、素子分離領域60が形成されている。
(半導体装置の製造方法)
次に、本実施の形態における半導体装置の製造方法について、図91から図96に基づき説明する。
最初に、図91に示すように、シリコン等の基板10の上に、窒化物半導体層を形成し、窒化物半導体層の上の所定の領域にレジストパターン295を形成する。尚、図91(a)は図87における一点鎖線87A−87Bに対応する断面図であり、図91(b)は図87における一点鎖線87C−87Dに対応する断面図であり、図91(c)は図87における一点鎖線87E−87Fに対応する断面図である。
具体的には、基板10の上に、AlN、AlGaN等からなる不図示のバッファ層、電子走行層21、電子供給層22、p型層291等の窒化物半導体層を順にエピタキシャル成長により積層して形成する。電子走行層21は、GaNにより形成されており、膜厚は約1μmである。電子供給層22は、AlGaNにより形成されており、AlXGa1−XNと表わした場合に、Xの値が0.15〜0.25となる材料により、膜厚が15nm〜25nmとなるように形成されている。p型層291は、p−GaNにより形成されており、膜厚が40nm〜80nmであり、p型となる不純物元素としてMgが、1×1019〜3×1019cm−3の濃度となるようにドープされている。
レジストパターン295は、p型層291の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、第1のゲート電極51が形成される領域に形成される。
次に、図92に示すように、レジストパターン295が形成されていない領域のp型層291を除去することにより、第1のゲート電極51が形成される領域にp型層291を形成する。この後、レジストパターン295を有機溶剤等により除去し、更に、素子分離領域60が形成される領域に開口部296aを有するレジストパターン296を形成する。尚、図92(a)は図87における一点鎖線87A−87Bに対応する断面図であり、図92(b)は図87における一点鎖線87C−87Dに対応する断面図であり、図92(c)は図87における一点鎖線87E−87Fに対応する断面図である。
レジストパターン295が形成されていない領域におけるp型層291をRIE等により一部除去する際には、塩素系ガス、SFX系ガス等が用いられる。また、レジストパターン296は、レジストパターン295を有機溶剤等により除去した後、電子供給層22の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより形成する。
次に、図93に示すように、レジストパターン296の開口部296aにおける窒化物半導体層に素子分離領域60を形成する。更に、レジストパターン296を除去し、ゲート絶縁膜292を形成するための絶縁膜292aを成膜し、絶縁膜292aの上にレジストパターン297を形成する。尚、図93(a)は図87における一点鎖線87A−87Bに対応する断面図であり、図93(b)は図87における一点鎖線87C−87Dに対応する断面図であり、図93(c)は図87における一点鎖線87E−87Fに対応する断面図である。
具体的には、レジストパターン296の開口部296aにおける窒化物半導体層に、アルゴンやボロン等のイオンを所定の濃度となるように、所定の加速電圧でイオン注入することにより素子分離領域60を形成する。これにより、第1のゲート電極51と第2のゲート電極52との間に、素子分離領域60が形成される。形成される素子分離領域60は、例えば、電子供給層22及び電子走行層21の一部に、アルゴンやボロン等のイオンをイオン注入することにより形成したものであってもよい。尚、レジストパターン296は、この後、有機溶剤等を用いて除去する。
ゲート絶縁膜292を形成するための絶縁膜292aは、電子供給層22及びp型層291の上に、Al2O3をCVDやALDにより成膜することにより形成する。この後、成膜された絶縁膜292aの上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、第2のトランジスタ112が形成される領域に、レジストパターン297を形成する。
次に、図94に示すように、レジストパターン297が形成されていない領域における絶縁膜292aを除去し、レジストパターン297を除去した後、第1のゲート電極51及び第2のゲート電極52を形成するための導電膜を形成する。更に、この後、成膜された導電膜において、第1のゲート電極51及び第2のゲート電極52が形成される領域の上に、不図示のレジストパターンを形成した後、レジストパターンが形成されていない領域における導電膜及び絶縁膜292aを除去する。尚、不図示のレジストパターンは、この後、除去される。尚、図94(a)は図87における一点鎖線87A−87Bに対応する断面図であり、図94(b)は図87における一点鎖線87C−87Dに対応する断面図であり、図94(c)は図87における一点鎖線87E−87Fに対応する断面図である。
レジストパターン297が形成されていない領域における絶縁膜292aの除去は、RIE等のドライエッチング、または、ウェットエッチングにより行う。尚、この際行われるエッチングにおいては、窒化物半導体はエッチングされないものとする。この後、レジストパターン297は有機溶剤等により除去する。
第1のゲート電極51及び第2のゲート電極52を形成するための金属膜は、レジストパターン297を除去した後、電子供給層22、p型層291、ゲート絶縁膜292の上に、真空蒸着、または、スパッタリングにより成膜することにより形成する。
この後、成膜された金属膜の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、金属膜において第1のゲート電極51及び第2のゲート電極52が形成される領域の上に、不図示のレジストパターンを形成する。この後、RIE等のドライエッチングにより、レジストパターンの形成されていない領域の導電膜及びゲート絶縁膜292を除去し、電子供給層22を露出させる。これにより、残存する金属膜により第1のゲート電極51及び第2のゲート電極52を形成し、残存する絶縁膜292aによりゲート絶縁膜292を形成する。
このようにして、第1のゲート電極51は、第1のトランジスタ111が形成される領域におけるp型層291の上に形成され、第2のゲート電極52は、第2のトランジスタ112が形成される領域におけるゲート絶縁膜292の上に形成される。尚、本実施の形態においては、第2のゲート電極52と後述するソース電極32とを接続するための接続電極53を第1のゲート電極51及び第2のゲート電極52と同時に形成してもよい。また、接続電極53は、第1のゲート電極51及び第2のゲート電極52を形成した後に形成してもよく、後述するソース電極32を形成した後に、別途形成してもよい。
次に、図95に示すように、電子供給層22、第1のゲート電極51及び第2のゲート電極52の上に、層間絶縁膜213を形成し、更に、層間絶縁膜213において、ソース電極32及びドレイン電極33が形成される領域に開口部213a、213bを形成する。尚、図95(a)は図87における一点鎖線87A−87Bに対応する断面図であり、図95(b)は図87における一点鎖線87C−87Dに対応する断面図であり、図95(c)は図87における一点鎖線87E−87Fに対応する断面図である。
具体的には、最初に、電子供給層22、第1のゲート電極51及び第2のゲート電極52の上に、CVDまたはALDにより、SiO2、SiN、SiO2とSiNとの積層膜等を成膜することにより、層間絶縁膜213を形成する。この後、層間絶縁膜213の上の開口部213a及び213bが形成される領域に、開口部を有する不図示のレジストパターンを形成し、レジストパターンの開口部における層間絶縁膜213をRIE等により除去する。このように、レジストパターンの開口部において、層間絶縁膜213を除去し電子供給層22の表面を露出させることにより、層間絶縁膜213に開口部213a及び213bを形成する。尚、不図示のレジストパターンは、この後、有機溶剤等により除去する。
次に、図96に示すように、層間絶縁膜213に形成された開口部213a及び213bにソース電極32及びドレイン電極33を形成し、更に、層間絶縁膜213の所定の領域の上に、フィールドプレート34及び接続電極54を形成する。尚、図96(a)は図87における一点鎖線87A−87Bに対応する断面図であり、図96(b)は図87における一点鎖線87C−87Dに対応する断面図であり、図96(c)は図87における一点鎖線87E−87Fに対応する断面図である。
具体的には、最初に、層間絶縁膜213に形成された開口部213a及び213bを埋め込むように、ソース電極32、ドレイン電極33、フィールドプレート34及び接続電極54を形成するための金属膜をCVD等により成膜する。成膜される金属膜は、例えば、Ti/TiN/TaN/Al等の積層膜である。この後、成膜された金属膜の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極32、ドレイン電極33、フィールドプレート34及び接続電極54が形成される領域に、不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域の金属膜をRIE等により除去することにより、ソース電極32、ドレイン電極33、フィールドプレート34及び接続電極54を形成する。このように形成されたソース電極32とフィールドプレート34とは接続電極54により接続されている。尚、不図示のレジストパターンは、この後、有機溶剤等により除去する。
以上により、本実施の形態における半導体装置を作製することができる。尚、上記以外の内容については、第1の実施の形態及び第2の実施の形態と同様である。
〔第11の実施の形態〕
次に、第11の実施の形態における半導体装置について、図97から図101に基づき説明する。図97は、本実施の形態における半導体装置の上面図である。尚、図97では、層間絶縁膜は省略されている。図98は図97における一点鎖線97A−97Bにおいて切断した断面図であり、図99は図97における一点鎖線97C−97Dにおいて切断した断面図であり、図100は図97における一点鎖線97E−97Fにおいて切断した断面図である。図101は、本実施の形態における半導体装置の等価回路の回路図である。
本実施の形態における半導体装置は、図97に示されるように、第1のトランジスタ111とショットキーダイオード300が形成されている。第1のトランジスタ111が形成される領域においては、ソース電極32とフィールドプレート34との間に、ゲート電極351が形成されている。また、ショットキーダイオード300が形成される領域においては、ソース電極32とフィールドプレート34との間に、ダイオード電極310が形成されている。ゲート電極351とダイオード電極310との間には、電子供給層22、電子走行層21の一部にAr等のイオンを注入することにより、素子分離領域60が形成されている。素子分離領域60は、Ar等のイオン注入により形成する方法以外の方法、例えば、素子分離領域60が形成される領域の窒化物半導体層をエッチングにより除去し、エッチングにより除去された領域に、絶縁体等を埋め込んだ構造のものであってもよい。
本実施の形態における半導体装置は、シリコン等の基板10の上に不図示のバッファ層が形成されており、バッファ層の上にはGaN等により電子走行層21が形成されており、電子走行層21の上には、AlGaN等により電子供給層22が形成されている。
第1のトランジスタ111が形成される領域において、ゲート電極351が形成される領域には、ゲート絶縁膜311が形成されており、ゲート絶縁膜311の上にはゲート電極351が形成されている。また、ショットキーダイオード300が形成される領域においては、電子供給層22の上にダイオード電極310が形成されている。また、電子供給層22の上には、ソース電極32及びドレイン電極33が形成されている。電子供給層22、ゲート電極351及びダイオード電極310の上には、層間絶縁膜213が形成されており、層間絶縁膜213の上の所定の領域には、フィールドプレート34及び接続電極54が形成されている。
基板10は、シリコン以外にも、SiC、サファイア等により形成されているものであってもよい。
ゲート絶縁膜311は、窒化シリコン、酸化シリコン、窒化アルミニウム、酸化アルミニウム、酸化ジルコニウム、酸化ハフニウム等のHigh−k材料により形成されている。具体的には、これらの材料のいずれかを含むもの、または、これらの材料を積層したものにより形成されている。
ゲート電極351及びダイオード電極310は、TiN、TaN、W、Pt、Al、ポリSi、不純物元素がドープされているアモルファスSi等により形成されている。
これにより、本実施の形態における半導体装置においては、図101に示されるように、2つのトランジスタと1つのショットキーダイオードが形成される。即ち、ゲート電極351をゲート電極とする第1のトランジスタ111と、フィールドプレート34をゲート電極とする第2のトランジスタ301と、ダイオード電極310とフィールドプレート34を両端の電極とするショットキーダイオード300が形成される。
本実施の形態における半導体装置においては、ダイオード電極310とソース電極32とは接続電極53により接続されている。また、フィールドプレート34とソース電極32とは接続電極54により接続されており、フィールドプレート34に、ソース電極32に印加されている電位と同じ電位を印加することができる。
尚、本実施の形態における半導体装置においては、図97に示されるように、ソース電極32とドレイン電極33との間には、ゲート電極351、ダイオード電極310が形成されている。また、ゲート電極351、ダイオード電極310とドレイン電極33との間には、フィールドプレート34が形成されている。また、ゲート電極351とダイオード電極310との間には、素子分離領域60が形成されている。
(半導体装置の製造方法)
次に、本実施の形態における半導体装置の製造方法について、図102から図107に基づき説明する。
最初に、図102に示すように、シリコン等の基板10の上に、窒化物半導体層を形成し、窒化物半導体層の上にレジストパターン325を形成する。尚、図102(a)は図97における一点鎖線97A−97Bに対応する断面図であり、図102(b)は図97における一点鎖線97C−97Dに対応する断面図であり、図102(c)は図97における一点鎖線97E−97Fに対応する断面図である。
具体的には、基板10の上に、AlN、AlGaN等からなる不図示のバッファ層、電子走行層21、電子供給層22等の窒化物半導体層をエピタキシャル成長により積層して形成する。電子走行層21は、GaNにより形成されており、膜厚は約1μmである。電子供給層22は、AlGaNにより形成されており、AlXGa1−XNと表わした場合に、Xの値が0.15〜0.25となる材料により、膜厚が15nm〜25nmとなるように形成されている。
レジストパターン325は、電子供給層22の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより形成する。このように形成されるレジストパターン325は、素子分離領域60が形成される領域に開口部325aを有している。
次に、図103に示すように、レジストパターン325の開口部325aにおける窒化物半導体層に素子分離領域60を形成する。更に、レジストパターン325を除去し、ゲート絶縁膜311を形成するための絶縁膜311aを形成し、絶縁膜311aの上にレジストパターン326を形成する。尚、図103(a)は図97における一点鎖線97A−97Bに対応する断面図であり、図103(b)は図97における一点鎖線97C−97Dに対応する断面図であり、図103(c)は図97における一点鎖線97E−97Fに対応する断面図である。
具体的には、レジストパターン325の開口部325aにおける窒化物半導体層に、アルゴンやボロン等のイオンを所定の濃度となるように、所定の加速電圧でイオン注入することにより素子分離領域60を形成する。これにより、ゲート電極351とダイオード電極310との間に、素子分離領域60が形成される。形成される素子分離領域60は、例えば、電子供給層22及び電子走行層21の一部に、アルゴンやボロン等のイオンをイオン注入することにより形成したものであってもよい。尚、レジストパターン325は、有機溶剤等を用いて除去する。
ゲート絶縁膜311を形成するための絶縁膜311aは、SiN等をCVDやALDにより成膜することにより形成する。この後、絶縁膜311aの上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、第1のトランジスタ111が形成される領域に、レジストパターン326を形成する。
次に、図104に示すように、レジストパターン326が形成されていない領域の絶縁膜311aを除去する。更に、レジストパターン326を有機溶剤等により除去した後、絶縁膜311a及び電子供給層22の上に、ゲート電極351及びダイオード電極310を形成するための金属膜327を形成し、金属膜327の上に、レジストパターン328を形成する。尚、図104(a)は図97における一点鎖線97A−97Bに対応する断面図であり、図104(b)は図97における一点鎖線97C−97Dに対応する断面図であり、図104(c)は図97における一点鎖線97E−97Fに対応する断面図である。
レジストパターン326が形成されていない領域の絶縁膜311aを除去することにより、第1のトランジスタ111が形成される領域に絶縁膜311aが残存する。レジストパターン326が形成されていない領域の絶縁膜311aの除去は、RIE等のドライエッチングにより行ってもよく、ウェットエッチングにより行ってもよい。
レジストパターン326を除去した後、電子供給層22及び絶縁膜311aの上に、ゲート電極351及びダイオード電極310を形成するための金属膜327を真空蒸着又はスパッタリングにより成膜する。この後、金属膜327の上において、ゲート電極351及びダイオード電極310が形成される領域にレジストパターン328を形成する。レジストパターン328は、電子供給層22及び絶縁膜311aの上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極351及びダイオード電極310が形成される領域に形成する。
次に、図105に示すように、レジストパターン328が形成されていない領域の金属膜327及び絶縁膜311aを除去し、更に、レジストパターン328を有機溶剤等により除去することにより、ゲート電極351及びダイオード電極310を形成する。尚、図105(a)は図97における一点鎖線97A−97Bに対応する断面図であり、図105(b)は図97における一点鎖線97C−97Dに対応する断面図であり、図105(c)は図97における一点鎖線97E−97Fに対応する断面図である。
具体的には、RIE等によりレジストパターン328が形成されていない領域の金属膜327及び絶縁膜311aを除去し、電子供給層22の表面を露出させることにより形成する。これにより、残存する金属膜327、絶縁膜311aにより、ゲート絶縁膜311とゲート電極351が積層されたものと、ダイオード電極310とが形成される。
このようにして、ゲート電極351は、第1のトランジスタ111が形成される領域におけるゲート絶縁膜311の上に形成され、ダイオード電極310は、ショットキーダイオード300が形成される領域に形成される。尚、本実施の形態においては、ダイオード電極310と後述するソース電極32とを接続するための接続電極53をゲート電極351及びダイオード電極310と同時に形成してもよい。また、接続電極53は、ゲート電極351及びダイオード電極310を形成した後に形成してもよく、後述するソース電極32を形成した後に、別途形成してもよい。
次に、図106に示すように、電子供給層22、ゲート電極351及びダイオード電極310の上に、層間絶縁膜213を形成し、更に、層間絶縁膜213において、ソース電極32及びドレイン電極33が形成される領域に開口部213a、213bを形成する。尚、図106(a)は図97における一点鎖線97A−97Bに対応する断面図であり、図106(b)は図97における一点鎖線97C−97Dに対応する断面図であり、図106(c)は図97における一点鎖線97E−97Fに対応する断面図である。
具体的には、最初に、電子供給層22、ゲート電極351及びダイオード電極310の上に、CVDまたはALDにより、SiO2、SiN、SiO2とSiNとの積層膜等を成膜することにより、層間絶縁膜213を形成する。この後、層間絶縁膜213の上の開口部213a及び213bが形成される領域に、開口部を有する不図示のレジストパターンを形成し、レジストパターンの開口部における層間絶縁膜213をRIE等により除去する。このように、レジストパターンの開口部において、層間絶縁膜213を除去し電子供給層22の表面を露出させることにより、層間絶縁膜213に開口部213a及び213bを形成する。尚、不図示のレジストパターンは、この後、有機溶剤等により除去する。
次に、図107に示すように、層間絶縁膜213に形成された開口部213a及び213bにソース電極32及びドレイン電極33を形成し、更に、層間絶縁膜213の所定の領域の上に、フィールドプレート34、接続電極54を形成する。尚、図107(a)は図97における一点鎖線97A−97Bに対応する断面図であり、図107(b)は図97における一点鎖線97C−97Dに対応する断面図であり、図107(c)は図97における一点鎖線97E−97Fに対応する断面図である。
具体的には、最初に、層間絶縁膜213に形成された開口部213a及び213bを埋め込むように、ソース電極32、ドレイン電極33、フィールドプレート34及び接続電極54を形成するための金属膜をCVD等により成膜する。成膜される金属膜は、例えば、Ti/TiN/TaN/Al等の積層膜である。この後、成膜された金属膜の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極32、ドレイン電極33、フィールドプレート34及び接続電極54が形成される領域に、不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域の金属膜をRIE等により除去することにより、ソース電極32、ドレイン電極33、フィールドプレート34及び接続電極54を形成する。このように形成されたソース電極32とフィールドプレート34は、接続電極54により接続されている。尚、不図示のレジストパターンは、この後、有機溶剤等により除去する。
以上により、本実施の形態における半導体装置を作製することができる。尚、上記以外の内容については、第1の実施の形態及び第2の実施の形態と同様である。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
(付記1)
基板の上に、窒化物半導体により形成された第1の半導体層と、
前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、
前記第2の半導体層の上に形成された第1のゲート電極、第2のゲート電極、ソース電極及びドレイン電極と、
前記第2の半導体層の上に形成された層間絶縁膜と、
前記層間絶縁膜の上に形成されたフィールドプレートと、
を有し、
前記第1のゲート電極及び前記第2のゲート電極は、前記ソース電極と、前記フィールドプレートが形成される領域の間に形成されており、
前記第1のゲート電極と前記第2のゲート電極との間における前記第1の半導体層及び前記第2の半導体層には、素子分離領域が形成されており、
前記第2のゲート電極と前記ソース電極とは、電気的に接続されていることを特徴とする半導体装置。
(付記2)
前記ソース電極と前記フィールドプレートとは、電気的に接続されていることを特徴とする付記1に記載の半導体装置。
(付記3)
前記第1のゲート電極の直下には、前記第2の半導体層の一部を除去することにより、ゲートリセスが形成されていることを特徴とする付記1または2に記載の半導体装置。
(付記4)
前記第1のゲート電極と前記第2の半導体層との間及び前記第2のゲート電極と前記第2の半導体層との間には、ゲート絶縁膜が形成されていることを特徴とする付記3に記載の半導体装置。
(付記5)
前記第1のゲート電極と前記第2の半導体層との間には、p型となる不純物元素がドープされたp型層が形成されていることを特徴とする付記1または2に記載の半導体装置。
(付記6)
前記第1のゲート電極と前記第2の半導体層との間及び前記第2のゲート電極と前記第2の半導体層との間には、p型となる不純物元素がドープされたp型層が形成されており、
前記第1のゲート電極と前記第2の半導体層との間に形成されているp型層は、前記第2のゲート電極と前記第2の半導体層との間に形成されているp型層よりも、厚く形成されていることを特徴とする付記1または2に記載の半導体装置。
(付記7)
前記第1のゲート電極は、前記第2のゲート電極よりも、仕事関数の高い材料により形成されていることを特徴とする付記1または2に記載の半導体装置。
(付記8)
前記第1のゲート電極と前記第2の半導体層との間及び前記第2のゲート電極と前記第2の半導体層との間には、p型となる不純物元素がドープされたp型層が形成されていることを特徴とする付記7に記載の半導体装置。
(付記9)
前記第1のゲート電極と前記第2の半導体層との間及び前記第2のゲート電極と前記第2の半導体層との間には、ゲート絶縁膜が形成されていることを特徴とする付記7に記載の半導体装置。
(付記10)
前記第1のゲート電極と前記第2の半導体層との間及び前記第2のゲート電極と前記第2の半導体層との間には、ゲート絶縁膜が形成されており、
前記第1のゲート電極と前記第2の半導体層との間に形成されているゲート絶縁膜は、前記第2のゲート電極と前記第2の半導体層との間に形成されているゲート絶縁膜よりも、薄く形成されていることを特徴とする付記1または2に記載の半導体装置。
(付記11)
前記第1のゲート電極と前記第2の半導体層との間及び前記第2のゲート電極と前記第2の半導体層との間には、ゲート絶縁膜が形成されており、
前記第1のゲート電極と前記第2の半導体層との間に形成されているゲート絶縁膜は、前記第2のゲート電極と前記第2の半導体層との間に形成されているゲート絶縁膜よりも、比誘電率が高い材料により形成されていることを特徴とする付記1または2に記載の半導体装置。
(付記12)
前記第1のゲート電極と前記第2の半導体層との間には、p型となる不純物元素がドープされたp型層が形成されており、
前記第2のゲート電極と前記第2の半導体層との間には、ゲート絶縁膜が形成されていることを特徴とする付記1または2に記載の半導体装置。
(付記13)
基板の上に、窒化物半導体により形成された第1の半導体層と、
前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、
前記第2の半導体層の上に形成されたゲート電極、ダイオード電極、ソース電極及びドレイン電極と、
前記第2の半導体層の上に形成された層間絶縁膜と、
前記層間絶縁膜の上に形成されたフィールドプレートと、
を有し、
前記ゲート電極及び前記ダイオード電極は、前記ソース電極と、前記フィールドプレートが形成される領域の間に形成されており、
前記ゲート電極と前記ダイオード電極との間における前記第1の半導体層及び前記第2の半導体層には、素子分離領域が形成されており、
前記ダイオード電極と前記ソース電極とは、電気的に接続されていることを特徴とする半導体装置。
(付記14)
前記ソース電極と前記フィールドプレートとは、電気的に接続されていることを特徴とする付記13に記載の半導体装置。
(付記15)
前記第1の半導体層は、GaNを含む材料により形成されており、
前記第2の半導体層は、AlGaNを含む材料により形成されていることを特徴とする付記1から14のいずれかに記載の半導体装置。
(付記16)
基板上に、窒化物半導体材料により、第1の半導体層及び第2の半導体層を形成する工程と、
第1のゲート電極が形成される領域と第2のゲート電極が形成される領域との間における前記第2の半導体層及び前記第1の半導体層に、素子分離領域を形成する工程と、
前記第2の半導体層の上に、前記第1のゲート電極及び前記第2のゲート電極を形成する工程と、
前記第2の半導体層の上に、層間絶縁膜を形成する工程と、
前記第2の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
前記層間絶縁膜の上に、フィールドプレートを形成する工程と、
を有し、
前記第2のゲート電極と、前記ソース電極とは接続されていることを特徴とする半導体装置の製造方法。
(付記17)
前記ソース電極と前記フィールドプレートとは、電気的に接続されていることを特徴とする付記16に記載の半導体装置の製造方法。
(付記18)
前記第1のゲート電極及び第2のゲート電極を形成する前に、前記第1のゲート電極が形成される領域における前記第2の半導体層にゲートリセスを形成する工程を有し、
第1のゲート電極及び第2のゲート電極を形成する工程において、前記第1のゲート電極は、前記ゲートリセスが形成された領域の第2の半導体層の上に形成されることを特徴とする付記16または17に記載の半導体装置の製造方法。
(付記19)
前記第1のゲート電極及び第2のゲート電極を形成する前に、前記第2の半導体層の上の第1のゲート電極及び第2のゲート電極が形成される領域にゲート絶縁膜を形成する工程を有することを特徴とする付記16から18のいずれかに記載の半導体装置の製造方法。
(付記20)
前記第1のゲート電極及び第2のゲート電極を形成する前に、前記第1のゲート電極が形成される領域における前記第2の半導体層の上に、p型となる不純物元素がドープされたp型層を形成する工程を有し、
第1のゲート電極及び第2のゲート電極を形成する工程において、前記第1のゲート電極は、前記p型層の上に形成されることを特徴とする付記16または17に記載の半導体装置の製造方法。
(付記21)
基板上に、窒化物半導体材料により、第1の半導体層及び第2の半導体層を形成する工程と、
ゲート電極が形成される領域とダイオード電極が形成される領域との間における前記第2の半導体層及び前記第1の半導体層に、素子分離領域を形成する工程と、
前記第2の半導体層の上に、前記ゲート電極及び前記ダイオード電極を形成する工程と、
前記第2の半導体層の上に、層間絶縁膜を形成する工程と、
前記第2の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
前記層間絶縁膜の上に、フィールドプレートを形成する工程と、
を有し、
前記ダイオード電極と、前記ソース電極とは接続されていることを特徴とする半導体装置の製造方法。
(付記22)
前記ソース電極と前記フィールドプレートとは、電気的に接続されていることを特徴とする付記21に記載の半導体装置の製造方法。