CN106549050A - 级联增强型hemt器件 - Google Patents

级联增强型hemt器件 Download PDF

Info

Publication number
CN106549050A
CN106549050A CN201510590879.4A CN201510590879A CN106549050A CN 106549050 A CN106549050 A CN 106549050A CN 201510590879 A CN201510590879 A CN 201510590879A CN 106549050 A CN106549050 A CN 106549050A
Authority
CN
China
Prior art keywords
electrode
enhancement mode
drain electrode
source
mode hemt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510590879.4A
Other languages
English (en)
Inventor
张志利
蔡勇
张宝顺
付凯
于国浩
孙世闯
宋亮
邓旭光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN201510590879.4A priority Critical patent/CN106549050A/zh
Publication of CN106549050A publication Critical patent/CN106549050A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种级联增强型HEMT器件,包括主要由第一、二半导体组成的异质结构,第一、二栅电极,第一、二源电极以及第一、二漏电极;第一栅电极设于第一源、漏电极之间,第二栅电极设于第二源、漏电极之间,第一源、漏电极之间和第二源、漏电极之间还分别经形成于异质结构内的二维电子气连接,并且第一、漏、栅电极和第二、漏、栅电极分别与异质结构组成增强型HEMT单元和耗尽型HEMT单元,第二源电极与第一漏电极电连接,第二栅电极与第一源电极电连接。本发明通过将低压E-Mode HEMT与高压D-Mode HEMT连接而实现了低压E-Mode HEMT在高压下工作的目的,有效提高了器件可靠性,并且制程与传统HEMT制程兼容,具有工艺简单,重复性高,成本低廉,易于进行大规模生产等特点。

Description

级联增强型HEMT器件
技术领域
本发明涉及一种半导体器件,特别涉及一种通过将低压增强型HEMT与高压耗尽型HEMT进行电学连接而实现的可在高压下工作的低压增强型HEMT器件,属于微电子工艺领域。
背景技术
HEMT器件是充分利用半导体的异质结结构形成的二维电子气而制成的。与Ⅲ-Ⅵ族(如AlGaAs/GaAs HEMT)相比,Ⅲ族氮化物半导体由于压电极化和自发极化效应,在异质结构上(Heterostructure,如AlGaN/GaN),能够形成高浓度的二维电子气。所以在使用Ⅲ族氮化物制成的HEMT器件中,势垒层一般不需要进行掺杂。Ⅲ族氮化物具有大的禁带宽度、较高的饱和电子漂移速度、高的临界击穿电场和极强的抗辐射能力等特点,能够满下一代电力电子系统对功率器件更大功率、更高频率、更小体积和更高温度的工作的要求。
现有的Ⅲ族氮化物半导体HEMT器件作为高频器件或者高压大功率开关器件使用时,特别是作为功率开关器件时,增强型(E-mode)HEMT器件与耗尽型(D-mode,depletion-mode)HEMT器件相比有助于提高系统的安全性、降低器件的损耗和简化设计电路。目前实现增强型HEMT主要的方法有薄的势垒层、凹栅结构、P型盖帽层和F处理等技术,但这些技术都存在自身的不足。以及,在将耗尽型HEMT器件转变成增强型HEMT的过程中,器件的可靠性和耐压特性会受到很大影响,难以满足实际应用的需求。
发明内容
本发明的主要目的在于提出一种级联(Cascade)增强型HEMT器件,从而克服现有技术中的不足。
为实现前述发明目的,本发明采用的技术方案包括:
在一些实施例中提供了一种级联增强型HEMT器件,包括主要由第一半导体和第二半导体组成的异质结构,第一、第二栅电极,第一、第二源电极以及第一、第二漏电极,其中第二半导体形成于第一半导体表面,并具有宽于第一半导体的带隙,第一栅电极设于第一源电极与第一漏电极之间,第二栅电极设于第二源电极与第二漏电极之间,第一源电极与第一漏电极之间和第二源电极与第二漏电极之间还分别经形成于异质结构内的二维电子气连接,并且第一源电极、第一漏电极以及第一栅电极与所述异质结构组成增强型HEMT单元,第二源电极、第二漏电极以及第二栅电极与所述异质结构组成耗尽型HEMT单元,第二源电极与第一漏电极电连接,第二栅电极与第一源电极电连接。
在一些较为优选的实施例中,所述级联增强型HEMT器件具有三端器件结构,该三端分别为第一栅电极、第一源电极和第二漏电极。
与现有技术相比,本发明的优点包括:通过将低压增强型HEMT与高压耗尽型HEMT进行电学连接而实现了低压增强型HEMT器件在高压下工作的目的,可以有效提高器件的可靠性,并且整个器件的制作过程与传统HEMT器件制作工艺兼容,具有工艺简单,重复性高,成本低廉,易于进行大规模生产等特点。
下文将对本发明的技术方案作更为详尽的解释说明。但是,应当理解,在本发明范围内,本发明的上述各技术特征和在下文(如实施例)中具体描述的各技术特征之间都可以互相组合,从而构成新的或优选的技术方案。限于篇幅,在此不再一一累述。
附图说明
图1是普通耗尽型GaN HEMT器件的局部结构示意图;
图2是普通增强型GaN HEMT器件的局部结构示意图;
图3是本发明一典型实施方案采用Cascade结构的原理示意图;
图4是本发明一典型实施方案采用Cascade GaN HEMT结构示意图;
图5是本发明一典型实施方案采用Cascade GaN MISHEMT结构示意图;
图6是本发明一典型实施方案一种三端Cascade GaN MISHEMT的形成原理图;
附图标记说明:衬底1、氮化镓2、氮化铝3、势垒层4、增强型栅电极5、互联金属6、二维电子气7、增强型源电极8、耗尽型栅电极9、耗尽型漏电极10、栅介质11、增强型漏电极12、耗尽型源电极13。
具体实施方式
如前所述,鉴于现有技术的诸多不足,本案发明人经过长期而深入的研究和大量实践,得以提出本发明的技术方案,详见下文。
本发明主要涉及了一种级联增强型HEMT器件,包括主要由第一半导体和第二半导体组成的异质结构,其中第二半导体形成于第一半导体表面,并具有宽于第一半导体的带隙;进一步的,其还包括第一、第二栅电极,第一、第二源电极以及第一、第二漏电极,第一栅电极设于第一源电极与第一漏电极之间,第二栅电极设于第二源电极与第二漏电极之间,第一源电极与第一漏电极之间和第二源电极与第二漏电极之间还分别经形成于异质结构内的二维电子气连接,并且第一源电极、第一漏电极以及第一栅电极与所述异质结构组成增强型HEMT单元,第二源电极、第二漏电极以及第二栅电极与所述异质结构组成耗尽型HEMT单元,第二源电极与第一漏电极电连接,第二栅电极与第一源电极电连接。
在一些较为优选的实施例中,所述增强型HEMT单元和耗尽型HEMT单元均选自GaN基HEMT。
在一些较为优选的实施例中,所述第一源电极与第一漏电极设于第二半导体表面并通过欧姆接触与二维电子气相连接,和/或,所述第二源电极与第二漏电极设于第二半导体表面并通过欧姆接触与二维电子气相连接。
进一步的,所述第一半导体的组成材料包括但不限于GaN。
进一步的,所述第二半导体的组成材料包括但不限于AlxGa(1-x)N,0<x≤1。
在一较为具体的实施方案之中,一种GaN cascode增强型HEMT器件包括增强型GaNHEMT的源、漏、栅电极、耗尽型GaN HEMT的源、漏、栅电极,其中异质结构主要由GaN和AlxGa(1-x)N(0<x≤1)半导体组成,源、漏电极位AlxGa(1-x)N表面并且通过欧姆接触与二维电子气相连接,栅电极设于源、漏电极之间,耗尽型的源电极与增强型的漏电极相连接,耗尽型的栅电极与增强型的源电极相连接。其中,增强型HEMT与耗尽型GaN HEMT是一个串联关系,所以当器件零偏压时,整个器件处于关断状态,并且高电压主要降落在耗尽型GaN HEMT两端,当栅电极施加的电压大于阈值电压时,增强型HEMT器件开启,源、漏电极导通。
进一步的,所述第二栅电极与第一源电极之间的电连接方式至少可选自金属互联连接方式和半导体连接方式,但不限于此。
进一步的,所述第一漏电极与第二源电极经所述二维电子气电连接。因而,在一些实施例中,所述第一漏电极与第二源电极可从所述Cascade结构的增强型HEMT中省略。
在一些实施例中,在Cascade结构的增强型HEMT中,增强型HEMT器件和耗尽型型HEMT器件可以采用栅介质的MIS(metal-insulator-semiconductor)HEMT结构。
亦即,所述第一栅电极、第二栅电极与异质结构之间还分布有栅介质层。
其中,所述栅介质层的组成材料包括但不限于Al2O3、氮化硅、SiO2中的任意一种或两种以上的组合。
进一步的,在工作时,所述第一源电极和第二漏电极分别与电源的低电位和高电位连接。
进一步的,所述增强型HEMT单元的实现方式至少可选自凹栅技术、P型盖帽层技术和氟等离子体技术中的任意一种,但不限于此。
在一些较为优选的实施例中,第一漏电极与第二源电极均为可被省略的虚拟电极,从而使所述级联增强型HEMT器件具有三端器件结构,该三端分别为第一栅电极、第一源电极和第二漏电极。
藉由前述设计,可以实现低压的增强型HEMT器件在高压下工作,在器件关闭时高压主要降落在耗尽型HEMT器件两端,并且通过串联的增强型HEMT器件实现在零偏压下器件处于关闭状态,有效提高增强型HEMT器件的可靠性。
进一步的,当栅极是零偏压时,所述HEMT器件中串联了增强型HEMT器件,器件处于断开状态,而当在栅极加正向电压时,所述串联的HEMT器件在栅电极下端积累电子,器件处于处于开启状态。
参阅图1,对于普通HEMT器件(以AlGaN/GaN器件为例,如下均简称“器件”),一般而言,当在栅电极9施加零偏压或者没有加偏压时,漏电极10和源电极13都与二维电子气7相连接,所以器件的漏电极10和源电极13是导通的,器件处于开启状态,一般称这种器件为耗尽型HEMT器件,也可以称作常开型HEMT器件。在器件关断过程中,栅电极必须施加一定的负偏压,并且所加偏压V<Vth,将栅下二维电子耗尽,在实际的应用过程中,存在功耗高和安全性方面的问题。
参阅图2,对于普通增强型HEMT器件而言,当在栅电极5施加零偏压或者没有加偏压时,由于栅电极5下面的二维电子气被耗尽,所以源电极8和漏电极12处于断开状态,一般称这种器件为增强型HEMT器件,也可以称作常关型HEMT器件。为了使器件处于开启状态,必须使栅电极的下端积累电子,实现源电极8和漏电极12之间的连接,当栅电极5加偏压达到Vg>Vth时,Vth为器件的阈值电压,对于增强型HEMT器件一般Vth为正值,器件开启。在器件的制作过程中,需要对栅下进行处理,耗尽二维电子气,所以增强型HEMT器件与耗尽型HEMT器件相比,工艺复杂,并且可能存在可靠性的问题。
鉴于前述增强型HEMT器件优点及存在的问题,本案发明人通过将低压增强型GaNHEMT与高压耗尽型GaN HEMT进行电学连接,实现在器件关闭时高压主要降落在耗尽型GaN HEMT器件两端,并且通过串联的增强型GaN HEMT实现在零偏压下器件处于关闭状态,同时提高器件的可靠性。
参阅图3,是本发明一典型实施方案采用Cascade结构的原理示意图;在Cascade结构中,耗尽型HEMT器件与增强型HEMT器件组成串联,当增强型HEMT器件的栅电极5施加的电压小于阈值电压时,器件处于关闭状态,所以耗尽型HEMT器件的漏电极10与增强型HEMT器件的源电极8断开,并且耗尽型器件的栅电压与地相连接接地,所以耗尽型器件处于关断状态,并且大部分电压降落在耗尽型器件的两端,当增强型HEMT的栅电压大于阈值电压时,器件开启,耗尽型HEMT器件的漏电极10与增强型HEMT器件的源电极8导通。所以在整个开关过程中器件增强型HEMT器件一直工作在低压范围,有效提高了器件的可靠性。
参阅图4是本发明一典型实施方案采用Cascade GaN HEMT的结构示意图。请参阅图3系器件的一个基本的工作原理,在实际的器件制作过程中,还可以简化制作工艺。例如可以通过二维电子气7将耗尽型HEMT器件的源电极13和增强型HEMT器件的漏电极8连接在一起,其结构得到了明显简化,并且与传统的GaN HEMT器件的制作工资兼容。
并且为了提高器件的栅驱动能力,两个HEMT器件也可以但不限于使用MISHEMT器件,如图5所示,在增强型HEMT器件的栅电极5与势垒层4之间和耗尽型HEMT器件的栅电极9与势垒层4之间可设置栅介质11,栅介质可以选择但不限于使用Al2O3、氮化硅(SiN)、SiO2等常见的栅介质半导体。
实施例请参考图4,在一实施例中,可以先在衬底1上外延HEMT结构,这里只给出HEMT的主要结构,在实际的器件中,可能还包含缓冲层、空间层和盖帽层等结构,这里为了简化没有列出,但其均可以选用业界已知的方式实现。进而,还可以将样品进行台面隔离,隔离的方法可以选择干法刻蚀或者离子注入。台面的保护可以但不限于光刻胶、二氧化硅等常用的掩膜,隔离注入的离子可以选择但不限于使用氟离子、氮离子和氧离子等,并且为了获得较好的隔离效果,可以采用多剂量多能量的离子注入,注入的能量一般大于100Kev。然后在样品表面制作源电极8和漏电极10,首先在样品表面旋涂光刻胶,然后通过设计的掩膜版和光刻技术在样品表面形成源、漏电极的图形化,然后在沉积金属,一般选择沉积钛/铝/镍/金(Ti/Al/Ni/Au 20nm/130nm/50nm/150nm)等多层金属,金属沉积后将源漏电极外的金属剥离干净,然后进行快速退火(890℃30秒),退火后源电极8和漏电极10与二维电子气7相连接。然后通过光刻的方法形成栅金属的图形,并且在制作栅电极的过程中,可以同时制作互联金属6,通过互联金属6将源电极8和栅电极9连接在一起,沉积栅金属(一般选择Ni/Au 50nm/150nm)和剥离工艺,形成栅电极,并且根据器件的需要,可以将样品进行退火,可以选择但不限于使用氮气做保护,退火温度在400℃,退火时间设定在10min。为了提高器件的性能,还需要采取一些钝化方式,本说明书未列出,但其同样可以选用业界已知的方式实现。
本实施例形成的可以是一种三端结构的器件,其形成原理可参阅图6。即,增强型漏电极12、耗尽型源电极13因系通过二维电子气7电连接,因而可省略,而增强型源电极8、耗尽型栅电极9系通过互联金属6电连接,因而也可视为一个电极,从而形成三端分别为增强型栅电极、增强型源电极和耗尽型漏电极的三端器件,进而使得该器件可以如同普通增强型HEMT器件那样直接应用。
在另一实施例中,并且为了提高器件的栅驱动能力,两个HEMT器件也可以但不限于使用MISHEMT器件,请参阅图5,在增强型HEMT器件的栅电极5与势垒层4之间、耗尽型HEMT器件的栅电极9与势垒层4之间可设置栅介质11,栅介质可以选择但不限于使用Al2O3、SiN、SiO2等常见的栅介质半导体。同样的,可以首先在衬底1上外延HEMT结构,这里只给出HEMT的主要结构,在实际的器件中,可能还包含缓冲层、空间层和盖帽层等结构。进而,还可以将样品进行台面隔离,隔离的方法可以选择干法刻蚀或者离子注入。台面的保护可以但不限于光刻胶、二氧化硅等常用的掩膜,隔离注入的离子可以选择但不限于使用氟离子、氮离子和氧离子等,并且为了获得较好的隔离效果,可以采用多剂量多能量的离子注入,注入的能量一般大于100Kev。然后在样品表面制作源电极8和漏电极10,首先在样品表面旋涂光刻胶,然后通过设计的掩膜版和光刻技术在样品表面形成源漏电极的图形化,然后在沉积金属,一般选择沉积钛/铝/镍/金(Ti/Al/Ni/Au 20nm/130nm/50nm/150nm)等多层金属,金属沉积后将源漏电极外的金属剥离干净,然后进行快速退火(890摄氏度30秒),退火后源电极8和漏电极10与二维电子气7相连接。选择合适的栅介质和沉积方式沉积栅介质11,然后通过光刻的方法形成栅金属的图形,并且在制作栅电极的过程中,可以同时制作互联金属6,通过互联金属6将源电极8和栅电极9连接在一起,沉积栅金属(一般选择Ni/Au50nm/150nm)和剥离工艺,形成栅电极,并且根据器件的需要,还可以将样品进行退火,例如可以选择但不限于使用氮气做保护,退火温度在约400℃,退火时间设定在约10min。在MISHEMT中,这里只列出一个典型的制作过程,如果使用一些高温生长的栅介质,如低压化学气相沉积或原位生长的栅介质样品,只需要适当改工艺顺序,另外为了提高器件的性能,还需要采取一些钝化方式,但其同样可以选用业界已知的方式实现。
上述实施例仅为说明本发明的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰,都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种级联增强型HEMT器件,包括主要由第一半导体和第二半导体组成的异质结构,其中第二半导体形成于第一半导体表面,并具有宽于第一半导体的带隙;其特征在于还包括第一、第二栅电极,第一、第二源电极以及第一、第二漏电极,第一栅电极设于第一源电极与第一漏电极之间,第二栅电极设于第二源电极与第二漏电极之间,第一源电极与第一漏电极之间和第二源电极与第二漏电极之间还分别经形成于异质结构内的二维电子气连接,并且第一源电极、第一漏电极以及第一栅电极与所述异质结构组成增强型HEMT单元,第二源电极、第二漏电极以及第二栅电极与所述异质结构组成耗尽型HEMT单元,第二源电极与第一漏电极电连接,第二栅电极与第一源电极电连接。
2.根据权利要求1所述的级联增强型HEMT器件,其特征在于:
所述增强型HEMT单元和耗尽型HEMT单元均选自GaN基HEMT。
优选的,所述第一源电极与第一漏电极设于第二半导体表面并通过欧姆接触与二维电子气相连接,和/或,所述第二源电极与第二漏电极设于第二半导体表面并通过欧姆接触与二维电子气相连接。
3.根据权利要求2所述的级联增强型HEMT器件,其特征在于所述第一半导体的组成材料包括GaN,所述第二半导体的组成材料包括AlxGa(1-x)N,0<x≤1。
4.根据权利要求1所述的级联增强型HEMT器件,其特征在于所述第二栅电极与第一源电极之间的电连接方式至少选自金属互联连接方式和半导体连接方式。
5.根据权利要求1所述的级联增强型HEMT器件,其特征在于所述第一漏电极与第二源电极经所述二维电子气电连接。
6.根据权利要求1所述的级联增强型HEMT器件,其特征在于所述第一栅电极、第二栅电极与异质结构之间还分布有栅介质层。
7.根据权利要求6所述的级联增强型HEMT器件,其特征在于所述栅介质层的组成材料包括Al2O3、氮化硅、SiO2中的任意一种或两种以上的组合。
8.根据权利要求1所述的级联增强型HEMT器件,其特征在于,在工作时,所述第一源电极和第二漏电极分别与电源的低电位和高电位连接。
9.根据权利要求1所述的级联增强型HEMT器件,其特征在于,所述增强型HEMT单元的实现方式至少选自凹栅技术、P型盖帽层技术和氟等离子体技术中的任意一种。
10.根据权利要求1-9中任一项所述的级联增强型HEMT器件,其特征在于所述第一漏电极与第二源电极均为可被省略的虚拟电极,使所述级联增强型HEMT器件具有三端器件结构,该三端分别为第一栅电极、第一源电极和第二漏电极。
CN201510590879.4A 2015-09-17 2015-09-17 级联增强型hemt器件 Pending CN106549050A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510590879.4A CN106549050A (zh) 2015-09-17 2015-09-17 级联增强型hemt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510590879.4A CN106549050A (zh) 2015-09-17 2015-09-17 级联增强型hemt器件

Publications (1)

Publication Number Publication Date
CN106549050A true CN106549050A (zh) 2017-03-29

Family

ID=58361781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510590879.4A Pending CN106549050A (zh) 2015-09-17 2015-09-17 级联增强型hemt器件

Country Status (1)

Country Link
CN (1) CN106549050A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108717943A (zh) * 2018-03-30 2018-10-30 中国科学院微电子研究所 Hemt与单刀双掷开关电路
CN111916449A (zh) * 2020-09-07 2020-11-10 苏州英嘉通半导体有限公司 级联器件
WO2022127165A1 (zh) * 2020-12-14 2022-06-23 南方科技大学 P型栅hemt器件
US11469300B2 (en) 2018-04-22 2022-10-11 Epinovatech Ab Reinforced thin-film semiconductor device and methods of making same
US11634824B2 (en) 2021-06-09 2023-04-25 Epinovatech Ab Device for performing electrolysis of water, and a system thereof
US11652454B2 (en) 2020-02-14 2023-05-16 Epinovatech Ab Monolithic microwave integrated circuit front-end module
US11695066B2 (en) 2019-12-11 2023-07-04 Epinovatech Ab Semiconductor layer structure
TWI820820B (zh) * 2022-07-25 2023-11-01 新唐科技股份有限公司 半導體裝置
DE102018116843B4 (de) 2017-08-23 2024-01-18 X-Fab Semiconductor Foundries Gmbh Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
US11955972B2 (en) 2020-03-13 2024-04-09 Epinovatech Ab Field-programmable gate array device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050051800A1 (en) * 2003-09-09 2005-03-10 Cree, Inc. Cascode amplifier structures including wide bandgap field effect transistor with field plates
CN101336482A (zh) * 2005-11-29 2008-12-31 香港科技大学 低密度漏极hemt
CN101359686A (zh) * 2007-08-03 2009-02-04 香港科技大学 可靠的常关型ⅲ-氮化物有源器件结构及相关方法和系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050051800A1 (en) * 2003-09-09 2005-03-10 Cree, Inc. Cascode amplifier structures including wide bandgap field effect transistor with field plates
CN101336482A (zh) * 2005-11-29 2008-12-31 香港科技大学 低密度漏极hemt
CN101359686A (zh) * 2007-08-03 2009-02-04 香港科技大学 可靠的常关型ⅲ-氮化物有源器件结构及相关方法和系统

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018116843B4 (de) 2017-08-23 2024-01-18 X-Fab Semiconductor Foundries Gmbh Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
CN108717943A (zh) * 2018-03-30 2018-10-30 中国科学院微电子研究所 Hemt与单刀双掷开关电路
US11469300B2 (en) 2018-04-22 2022-10-11 Epinovatech Ab Reinforced thin-film semiconductor device and methods of making same
US11695066B2 (en) 2019-12-11 2023-07-04 Epinovatech Ab Semiconductor layer structure
US11652454B2 (en) 2020-02-14 2023-05-16 Epinovatech Ab Monolithic microwave integrated circuit front-end module
US11955972B2 (en) 2020-03-13 2024-04-09 Epinovatech Ab Field-programmable gate array device
CN111916449A (zh) * 2020-09-07 2020-11-10 苏州英嘉通半导体有限公司 级联器件
WO2022127165A1 (zh) * 2020-12-14 2022-06-23 南方科技大学 P型栅hemt器件
US11634824B2 (en) 2021-06-09 2023-04-25 Epinovatech Ab Device for performing electrolysis of water, and a system thereof
TWI820820B (zh) * 2022-07-25 2023-11-01 新唐科技股份有限公司 半導體裝置

Similar Documents

Publication Publication Date Title
CN106549050A (zh) 级联增强型hemt器件
CN106158948B (zh) Ⅲ族氮化物增强型hemt器件及其制作方法
CN102097483B (zh) GaN基异质结构增强型绝缘栅场效应晶体管及制备方法
CN105280695A (zh) 半导体装置与其的制造方法
US10002956B1 (en) High electron mobility transistor
CN102709321A (zh) 增强型开关器件及其制造方法
CN108155099A (zh) 一种包含介质层的p型栅HEMT器件及其制作方法
CN102856374B (zh) 一种GaN增强型MIS-HFET器件及其制备方法
CN108962752A (zh) p型栅增强型HEMT器件及其制作方法
CN104269433B (zh) 具有复合沟道层的氮化镓基增强型异质结场效应晶体管
CN106298903A (zh) 二次外延p型ⅲ族氮化物实现增强型hemt的方法及增强型hemt
Ho et al. Suppression of current collapse in enhancement mode GaN-based HEMTs using an AlGaN/GaN/AlGaN double heterostructure
CN109659355A (zh) 常关型氧化镓场效应晶体管结构及制备方法
CN104966731A (zh) 具有三明治栅极介质结构的hemt器件及其制备方法
CN102184943A (zh) 一种增强型AlGaN/GaN HEMT器件及其制备方法
CN107706241A (zh) 一种高质量MOS界面的常关型GaNMOSFET结构及其制备方法
CN104638010A (zh) 一种横向导通的GaN常关型MISFET器件及其制作方法
CN106531789A (zh) 通过极性控制实现增强型hemt的方法及增强型hemt
US10283598B2 (en) III-V heterojunction field effect transistor
CN111834439A (zh) 一种高电子迁移率晶体管、其制备方法及电子装置
CN111223777A (zh) GaN基HEMT器件及其制作方法
CN106449746B (zh) 可改善电流崩塌效应的GaN HEMT
CN103745990B (zh) 耗尽型AlGaN/GaN MISHEMT高压器件及其制作方法
CN106158949A (zh) Ⅲ族氮化物增强型hemt器件
CN205564759U (zh) 一种新型增强型iii-v异质结场效应晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170329

RJ01 Rejection of invention patent application after publication