DE112016005805T5 - Variable gate-längen für vertikale transistoren - Google Patents
Variable gate-längen für vertikale transistoren Download PDFInfo
- Publication number
- DE112016005805T5 DE112016005805T5 DE112016005805.5T DE112016005805T DE112016005805T5 DE 112016005805 T5 DE112016005805 T5 DE 112016005805T5 DE 112016005805 T DE112016005805 T DE 112016005805T DE 112016005805 T5 DE112016005805 T5 DE 112016005805T5
- Authority
- DE
- Germany
- Prior art keywords
- gate
- layer
- vertical fet
- vertical
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 48
- 238000005530 etching Methods 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000000463 material Substances 0.000 claims abstract description 30
- 238000000151 deposition Methods 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 6
- 125000006850 spacer group Chemical group 0.000 claims description 70
- 229910052751 metal Inorganic materials 0.000 claims description 69
- 239000002184 metal Substances 0.000 claims description 69
- 230000005669 field effect Effects 0.000 claims description 15
- 239000010410 layer Substances 0.000 description 89
- 238000001020 plasma etching Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000003989 dielectric material Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- -1 nitride compound Chemical class 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
Abstract
Ein Verfahren zu Fertigen einer vertikalen FET-Struktur beinhaltet vor einem Abscheiden eines Gates auf einem ersten vertikalen FET auf einem Halbleitersubstrat ein Abscheiden einer ersten Schicht auf dem ersten vertikalen FET auf dem Halbleitersubstrat. Das Verfahren beinhaltet des Weiteren vor einem Abscheiden eines Gates auf einem zweiten vertikalen FET auf dem Halbleitersubstrat ein Abscheiden einer zweiten Schicht auf dem zweiten vertikalen FET auf dem Halbleitersubstrat. Das Verfahren beinhaltet des Weiteren ein Ätzen der ersten Schicht auf dem ersten vertikalen FET bis zu einer geringeren Höhe als die zweite Schicht auf dem zweiten vertikalen FET. Das Verfahren beinhaltet des Weiteren ein Abscheiden eines Gate-Materials sowohl auf dem ersten vertikalen FET als auch auf dem zweiten vertikalen FET. Das Verfahren beinhaltet des Weiteren ein Ätzen des Gate-Materials sowohl auf dem ersten vertikalen FET als auch auf dem zweiten vertikalen FET bis zu einer koplanaren Höhe.
Description
- HINTERGRUND
- Die vorliegende Erfindung bezieht sich allgemein auf das Gebiet von Halbleitereinheiten und im Besondern auf die Ausbildung von modifizierten Gate-Längen.
- Die Fertigung von Halbleitereinheiten geht mit einem Ausbilden von elektronischen Bauelementen in und auf Halbleitersubstraten wie zum Beispiel Silicium-Wafern einher. Diese elektronischen Bauelemente können eine oder mehrere leitfähige Schichten, eine oder mehrere Isolationsschichten und dotierte Bereiche beinhalten, die durch Implantieren verschiedener Dotierstoffe in Abschnitte eines Halbleitersubstrats so ausgebildet werden, dass spezifische elektrische Eigenschaften erzielt werden. Zu Halbleitereinheiten zählen Transistoren, Widerstände, Kondensatoren und dergleichen mit dazwischen und darüber liegenden Metallisierungsmustern auf verschiedenen Ebenen, die durch dielektrische Materialien getrennt sind, die die Halbleitereinheiten so miteinander verbinden, dass integrierte Schaltungen ausgebildet werden.
- Als Halbleitereinheit sind Feldeffekttransistoren (FETs) wie zum Beispiel Metalloxidhalbleiter-FETs (MOSFETs) gebräuchlich. Im Allgemeinen weist ein FET drei Anschlüsse auf, d.h. eine Gate-Struktur (oder einen Gate-Stapel), einen Source-Bereich und einen Drain-Bereich. In einigen Fällen kann das Substrat des Halbleiters als vierter Anschluss betrachtet werden. Bei dem Gate-Stapel handelt es sich um eine Struktur, die zum Steuern eines Ausgangsstroms, d.h. eines Flusses von Ladungsträgern in dem Kanalabschnitt eines FET durch elektrische oder magnetische Felder verwendet wird. Bei dem Kanalbereich des Substrats handelt es sich um den Bereich zwischen dem Source-Bereich und dem Drain-Bereich einer Halbleitereinheit, der leitfähig wird, wenn die Halbleitereinheit eingeschaltet wird. Der Source-Bereich ist ein dotierter Bereich in der Halbleitereinheit, von dem Majoritätsladungsträger in den Kanalabschnitt fließen. Der Drain-Bereich ist ein dotierter Bereich in der Halbleitereinheit, der sich am Ende des Kanalabschnitts befindet, in den Ladungsträger von dem Source-Bereich über den Kanalabschnitt und durch den Drain-Bereich aus der Halbleitereinheit fließen. Ein leitfähiger Stift oder Kontakt ist mit jedem Anschluss elektrisch verbunden. Ein Kontakt wird mit dem Source-Bereich hergestellt, ein Kontakt wird mit dem Drain-Bereich hergestellt, und ein Kontakt wird mit dem Gate-Stapel hergestellt.
- Eine Multigate-Einheit oder ein Multigate-Feldeffekttransistor (MuGFET) bezieht sich auf einen MOSFET (Metalloxidhalbleiter-Feldeffekttransistor), der mehr als ein Gate in einer einzelnen Einheit enthält. Die mehreren Gates können durch eine einzelne Gate-Elektrode, wobei die mehreren Gate-Flächen elektrisch als einzelnes Gate fungieren, oder durch unabhängige Gate-Elektroden gesteuert werden. Eine Multigate-Einheit, die unabhängige Gate-Elektroden einsetzt, wird bisweilen als Multiple Independent Gate Field Effect Transistor (MIGFET) bezeichnet.
- KURZDARSTELLUNG
- Ein Aspekt der vorliegenden Erfindung offenbart ein Verfahren zum Fertigen einer Feldeffekttransistor(FET)-Struktur. Das Verfahren beinhaltet vor einem Abscheiden eines Gates auf einem ersten vertikalen FET auf einem Halbleitersubstrat ein Abscheiden einer ersten Schicht auf dem ersten vertikalen FET auf dem Halbleitersubstrat. Das Verfahren beinhaltet des Weiteren vor einem Abscheiden eines Gates auf einem zweiten vertikalen FET auf dem Halbleitersubstrat ein Abscheiden einer zweiten Schicht auf dem zweiten vertikalen FET auf dem Halbleitersubstrat. Das Verfahren beinhaltet des Weiteren ein Ätzen der ersten Schicht auf dem ersten vertikalen FET bis zu einer geringeren Höhe als die zweite Schicht auf dem zweiten vertikalen FET. Das Verfahren beinhaltet des Weiteren ein Abscheiden eines Gate-Materials sowohl auf dem ersten vertikalen FET als auch auf dem zweiten vertikalen FET. Das Verfahren beinhaltet des Weiteren ein Ätzen des Gate-Materials sowohl auf dem ersten vertikalen FET als auch auf dem zweiten vertikalen FET bis zu einer koplanaren Höhe.
- Ein weiterer Aspekt der vorliegenden Erfindung offenbart ein Verfahren zum Fertigen einer Feldeffekttransistor(FET)-Struktur. Das Verfahren beinhaltet ein Abscheiden einer ersten Schicht von Gate-Materialien auf einem ersten vertikalen FET auf einem Halbleitersubstrat. Das Verfahren beinhaltet des Weiteren ein Abscheiden einer zweiten Schicht von Gate-Materialien auf einem zweiten vertikalen FET auf dem Halbleitersubstrat. Das Verfahren beinhaltet des Weiteren, dass die Unterseite der ersten Schicht und die Unterseite der zweiten Schicht koplanar sind. Das Verfahren beinhaltet des Weiteren ein Ätzen der ersten Schicht von Gate-Materialien auf dem ersten vertikalen FET. Das Verfahren beinhaltet des Weiteren ein Ätzen der zweiten Schicht von Gate-Materialien auf dem zweiten vertikalen FET. Das Verfahren beinhaltet des Weiteren, dass die Oberseite der ersten Schicht von Gate-Materialien und die Oberseite der zweiten Schicht von Gate-Materialien nicht koplanar sind.
- Ein weiterer Aspekt der vorliegenden Erfindung offenbart eine Feldeffekttransistor(FET)-Struktur. Die FET-Struktur weist einen ersten vertikalen Feldeffekttransistor (FET), der auf einem Halbleitersubstrat ausgebildet ist, und einen zweiten vertikalen FET auf, der auf dem Halbleitersubstrat ausgebildet ist. Die Struktur weist des Weiteren den ersten vertikalen FET mit einer Gate-Höhe auf, die mit einer Gate-Höhe des zweiten vertikalen FET koplanar ist. Die Struktur weist des Weiteren den ersten vertikalen FET auf, der eine erste Schicht unterhalb eines Gates auf dem ersten vertikalen FET aufweist. Die Struktur weist des Weiteren den zweiten vertikalen FET auf, der eine zweite Schicht unterhalb eines Gates auf dem zweiten vertikalen FET aufweist. Die Struktur weist des Weiteren auf, dass die erste Schicht unterhalb des Gates auf dem ersten vertikalen FET und die zweite Schicht unterhalb des Gates auf dem zweiten vertikalen FET aus einem ersten Halbleitermaterial bestehen. Die Struktur weist des Weiteren auf, dass die Schicht unterhalb des Gates auf dem zweiten vertikalen FET nicht koplanar mit der Schicht unterhalb des Gates auf dem ersten vertikalen FET ist. Die Struktur weist des Weiteren auf, dass die Unterseite des Gates auf dem ersten vertikalen FET nicht koplanar mit der Unterseite des Gates auf dem zweiten vertikalen FET ist.
- Ein weiterer Aspekt der vorliegenden Erfindung offenbart eine Feldeffekttransistor(FET)-Struktur. Die FET-Struktur weist einen ersten vertikalen Feldeffekttransistor (FET), der auf einem Halbleitersubstrat ausgebildet ist, und einen zweiten vertikalen FET auf, der auf dem Halbleitersubstrat ausgebildet ist. Die Struktur weist des Weiteren den ersten vertikalen FET mit einer Gate-Höhe auf, die mit einer Gate-Höhe des zweiten vertikalen FET nicht koplanar ist. Das Verfahren weist des Weiteren den ersten vertikalen FET auf, der eine erste Schicht oberhalb eines Gates auf dem ersten vertikalen FET aufweist. Das Verfahren weist des Weiteren den zweiten vertikalen FET auf, der eine zweite Schicht oberhalb eines Gates auf dem zweiten vertikalen FET aufweist. Das Verfahren weist des Weiteren auf, dass die Unterseite des Gates auf dem ersten vertikalen FET koplanar mit der Unterseite des Gates auf dem zweiten vertikalen FET ist.
- Figurenliste
- Die folgende ausführliche Beschreibung, die als Beispiel dienen und die Offenbarung nicht ausschließlich darauf beschränken soll, ist am besten in Verbindung mit den beigefügten Zeichnungen verständlich, in denen:
-
1 eine Querschnittansicht eines vertikalen Transistors gemäß Ausführungsformen der Erfindung darstellt; -
2A eine Querschnittansicht eines Viertels eines vertikalen Transistors gemäß einer Ausführungsform der vorliegenden Erfindung darstellt,2B eine Querschnittansicht eines Viertels eines vertikalen Transistors gemäß Ausführungsformen der vorliegenden Erfindung darstellt, bei dem die/der unten liegende S/D über einen längeren Zeitraum geätzt worden ist; -
3A eine Querschnittansicht eines Viertels eines vertikalen Transistors gemäß einer Ausführungsform der vorliegenden Erfindung darstellt,3B eine Querschnittansicht eines Viertels eines vertikalen Transistors gemäß Ausführungsformen der vorliegenden Erfindung darstellt, bei dem das unten liegende Abstandselement über einen längeren Zeitraum geätzt worden ist; -
4A eine Querschnittansicht eines Viertels eines vertikalen Transistors gemäß einer Ausführungsform der vorliegenden Erfindung darstellt,4B eine Querschnittansicht eines Viertels eines vertikalen Transistors gemäß Ausführungsformen der vorliegenden Erfindung darstellt, bei dem die HiK-Basis und/oder das WF-Metall über einen längeren Zeitraum geätzt worden ist; -
5A eine Querschnittansicht eines Viertels eines vertikalen Transistors gemäß einer Ausführungsform der vorliegenden Erfindung darstellt,5B eine Querschnittansicht eines Viertels eines vertikalen Transistors gemäß Ausführungsformen der vorliegenden Erfindung darstellt, bei dem die Gate-Oberseite und/oder das WF-Metall über einen längeren Zeitraum geätzt worden ist. - AUSFÜHRLICHE BESCHREIBUNG
- Hierin werden ausführliche Ausführungsformen der beanspruchten Strukturen und Verfahren offenbart; es versteht sich jedoch, dass die offenbarten Ausführungsformen lediglich zur Veranschaulichung der beanspruchten Strukturen und Verfahren dienen, die in verschiedenen Formen verkörpert sein können. Darüber hinaus soll jedes der in Verbindung mit den verschiedenen Ausführungsformen genannten Beispiele zur Veranschaulichung dienen und nicht beschränkend sein. Des Weiteren sind die Figuren nicht unbedingt maßstabsgetreu, einige Merkmale können vergrößert sein, um Einzelheiten von bestimmten Komponenten darzustellen. Daher sind spezifische strukturelle und funktionelle Einzelheiten, die hierin offenbart werden, nicht als beschränkend, sondern lediglich als repräsentative Grundlage auszulegen, um einem Fachmann zu vermitteln, die Verfahren und Strukturen der vorliegenden Offenbarung auf unterschiedliche Weise einzusetzen.
- Wenn in der Beschreibung auf „eine Ausführungsform“, „eine beispielhafte Ausführungsform“ usw. Bezug genommen wird, weist dies darauf hin, dass die beschriebene Ausführungsform ein bestimmtes Merkmal, eine bestimmte Struktur oder Eigenschaft beinhalten kann, jedoch muss nicht jede Ausführungsform das bestimmte Merkmal, die bestimmte Struktur oder Eigenschaft unbedingt beinhalten. Darüber hinaus beziehen sich solche Ausdrücke nicht unbedingt auf dieselbe Ausführungsform. Wenn ein bestimmtes Merkmal, eine bestimmte Struktur oder Eigenschaft in Verbindung mit einer Ausführungsform beschrieben wird, wird ferner vorausgesetzt, dass ein Fachmann über die Kenntnisse verfügt, um ein solches Merkmal, eine solche Struktur oder Eigenschaft in Verbindung mit sonstigen Ausführungsformen nachzuvollziehen, unabhängig davon, ob sie ausdrücklich beschrieben werden.
- Für Beschreibungszwecke sollen sich im Folgenden die Begriffe „obere(r,s)“, „untere(r,s)“, „rechte(r,s)“, „linke(r,s)“, vertikale(r,s)", „horizontale(r,s)“, „oben liegende(r,s)“, „unten liegende(r,s)“ und Ableitungen davon so auf die offenbarten Strukturen und Verfahren beziehen, wie sie in den Figuren der Zeichnungen ausgerichtet sind. Die Begriffe „darüber liegend“, „über“, „auf“, "positioniert auf oder „positioniert über“ bedeuten, dass sich ein erstes Element wie zum Beispiel eine erste Struktur auf einem zweiten Element wie zum Beispiel einer zweiten Struktur befindet, wobei sich dazwischen liegende Elemente wie zum Beispiel eine Grenzflächenstruktur zwischen dem ersten Element und dem zweiten Element befinden können. Der Begriff „direkter Kontakt“ bedeutet, dass ein erstes Element und ein zweites Element ohne jegliche dazwischen liegende leitende, isolierende oder Halbleiterschichten an der Grenzfläche der beiden Elemente verbunden sind.
- Ausführungsformen der vorliegenden Erfindung erkennen an, dass mehrere Gate-Längen ein beliebtes Merkmal sind, um bei Einheiten unterschiedliche Stellen für Ion (on-state current, Durchlassstrom) vs. Ioff (off-state current, Sperrstrom) zu ermöglichen. Aufgrund eines schlechten Ioff bei kürzeren Gates und da längere Gates zu einem erhöhten Kontaktwiderstand führen, erkennen Ausführungsformen der vorliegenden Erfindung an, dass es außerordentlich schwierig ist, mehrere Gate-Längen am 7-nm-Knoten und darüber hinaus mit lateralen Transistoren zu unterstützen. Ausführungsformen der vorliegenden Erfindung erkennen an, dass ein Übergehen zu einem vertikalen Transistor Spielraum zum Unterstützen mehrerer Gate-Längen bietet.
- Implementierungen von Ausführungsformen der Erfindung können eine Vielfalt von Formen annehmen, und beispielhafte Implementierungsdetails werden im Folgenden unter Bezugnahme auf die Figuren erörtert.
-
1 stellt eine Querschnittansicht einer Ausführungsform eines vertikalen Transistors100 gemäß der vorliegenden Erfindung dar. Der vertikale Transistor100 kann mehr oder weniger Schichten als dargestellt beinhalten und wird so abgebildet, dass er einen typischen vertikalen Transistor nach dem Stand der Technik darstellt. Bei einigen Ausführungsformen kann der vertikale Transistor100 eine Einzel-Gate-Konstruktion, eine Multigate-Konstruktion oder eine Rundum-Gate-Konstruktion beinhalten. Eine Schicht102 stellt die Basis der Struktur dar. Bei einigen Ausführungsformen kann es sich bei der Schicht102 um einen Silicium-Wafer oder um eine beliebige sonstige Basisstruktur nach dem Stand der Technik handeln. Eine Schicht104 stellt die/den unten liegende(n) Source oder Drain des vertikalen Transistors100 dar. Bei einigen Ausführungsformen kann ein Konstrukteur des vertikalen Transistors100 abhängig von der Richtung eines Flusses über den Kanal (z.B. einen Kanal114 ) eine Source oder einen Drain an der Unterseite des vertikalen Transistors100 benötigen. Bei einer Ausführungsform kann es sich bei der Schicht104 um eine(n) stark dotierte(n) Source oder Drain handeln. Eine Schicht120 kann aus einem ersten Halbleiterschichtmaterial mit derselben Dotierungspolarität wie der Polarität der Einheit bestehen. In einigen Beispielen kann die Source-/Drain-Schicht (z.B. die Schicht120 ) eine Reihe von Basishalbleitermaterialien sowie Dotierstoffen aufweisen. Beispielsweise kann die Schicht120 Silicium, Tellur, Selen oder sonstige n-Dotierstoffe aufweisen. In einem weiteren Beispiel kann die Schicht120 p-Dotierstoffe aufweisen. In einem noch weiteren Beispiel kann die Schicht120 mithilfe herkömmlicher Verfahren wie zum Beispiel Ionenimplantation oder eines beliebigen sonstigen Verfahrens dotiert werden, das einem Fachmann bekannt ist. - Bei einer Schicht
106 kann es sich um ein unten liegendes Abstandselement handeln, das zum Isolieren des Gates gegenüber der/des unten liegenden Source oder Drain verwendet wird, um ein Kurzschließen zu verhindern. In einem Beispiel kann es sich bei einem Abstandselement um ein dielektrisches Material wie zum Beispiel SiN (Siliciumnitrid), ein dielektrisches Material aus einer Nitridverbindung oder um ein Oxid wie zum Beispiel SiO2 handeln. Bei einigen Ausführungsformen kann die Schicht106 kleiner geätzt oder nicht abgeschieden werden, was eine Zunahme der Gate-Länge (z.B. eines Gates112 ) ermöglichen kann. Bei einigen Ausführungsformen kann es sich bei einer Schicht108 um ein HiK(High-K)-Dielektrikum handeln (z.B. kann ein High-K-Dielektrikum mithilfe einer chemischen Gasphasenabscheidung (chemical vapor deposition, CVD), einer Atomlagenabscheidung (atomic layer deposition, ALD), einer physikalischen Gasphasenabscheidung (physical vapor deposition, PVD), oder sonstiger ähnlicher Abscheidungsverfahren abgeschieden werden). Zu einigen Beispielen für HiK-Materialien können HfO2, ZrO2, AL2O3, TiO2, LaAlO3, HfSiO2, Y2O3, usw. zählen. Bei einigen Ausführungsformen kann die Schicht108 geätzt werden, um den unteren Abschnitt der Schicht108 zu verringern oder zu entfernen. Bei einigen Ausführungsformen kann der vertikale Transistor100 ein zusätzliches Gate-Dielektrikum zwischen der Schicht108 und dem Kanal114 beinhalten, zum Beispiel eine Schicht110 . In einem Beispiel kann eine Schicht110 ein dielektrisches Material wie etwa SiN (Siliciumnitrid), ein dielektrisches Material aus einer Nitridverbindung oder ein Oxid wie zum Beispiel SiO2 beinhalten. - Bei einigen Ausführungsformen kann ein Gate
112 ein Austrittsarbeitsmetall und ein niederohmiges Metall beinhalten. In einem Beispiel kann das Austrittsarbeitsmetall die innere Fläche des Gates112 aufweisen, an der das Gate112 mit der HiK-Schicht 108 in Kontakt kommt. Bei einigen Ausführungsformen kann das Gate112 geätzt werden, um eine erwünschte Gate-Höhe zu erreichen. Zu einigen Beispielen für Materialien, die in dem Gate112 eingesetzt werden, können TiN, W, Ta, TaN, Au, usw. zählen. Zu einem Beispiel für ein in dem Gate112 eingesetztes Austrittsarbeitsmetall können TiN, TiC, TiAIC usw. zählen. - Bei einigen Ausführungsformen handelt es sich bei einem Kanal
114 um einen stark leitfähigen Bereich zwischen der Source und dem Drain (z.B. der Schicht104 und der Schicht120 ) des vertikalen Transistors100 . Bei einigen Ausführungsformen kann es sich bei dem Kanal114 um einen Kanal mit geringer Bandlücke handeln, für den Materialien wie zum Beispiel SiGe, GaAs, InAs oder eine Legierung aus InGaAs oder ein weiterer Halbleiter der Gruppe IV eingesetzt werden, die nach dem Stand der Technik gebräuchlich sind. Bei verschiedenen Ausführungsformen handelt es sich bei einer Schicht116 um ein oben liegendes Abstandselement, das der Schicht106 ähnelt. In einem Beispiel kann die Schicht116 ein dielektrisches Material wie etwa SiN (Siliciumnitrid), ein dielektrisches Material aus einer Nitridverbindung oder ein Oxid wie zum Beispiel SiO2 beinhalten. Bei einigen Ausführungsformen handelt es sich bei einer Schicht120 um eine(n) oben liegende(n) Source oder Drain wie zum Beispiel eine(n) stark dotierte(n) Source oder Drain. Die Schicht120 kann aus einem ersten Halbleiterschichtmaterial mit derselben Dotierungspolarität wie der Polarität der Einheit bestehen. Beispielsweise kann die Schicht120 Silicium, Tellur, Selen oder sonstige n-Dotierstoffe aufweisen. In einem weiteren Beispiel kann die Schicht120 p-Dotierstoffe aufweisen. In einem noch weiteren Beispiel kann die Schicht120 mithilfe herkömmlicher Verfahren wie zum Beispiel Ionenimplantation oder eines beliebigen sonstigen Verfahrens dotiert werden, das einem Fachmann bekannt ist. In einem Beispiel ist die Schicht104 eine Source; und daher ist die Schicht120 ein Drain. In einem weiteren Beispiel ist die Schicht104 ein Drain; und daher ist die Schicht120 eine Source. In verschiedenen Ausführungsformen handelt es sich bei einer Schicht122 um ein dielektrisches Material wie zum Beispiel SiN oder SiO2, das ermöglicht, dass die Source in dem vertikalen Transistor100 oberhalb des Gates (z.B. des Gates112 ) und des Kanals (z.B. des Kanals114 ) enthalten ist. - Die
2A und2B stellen Einheiten200 und250 dar, die sich auf demselben Wafer befinden.2A stellt eine Querschnittansicht eines Viertels eines vertikalen Transistors gemäß einer Ausführungsform der vorliegenden Erfindung dar.2B stellt eine Querschnittansicht eines Viertels eines vertikalen Transistors gemäß Ausführungsformen der vorliegenden Erfindung dar, bei dem die/der unten liegende S/D über einen längeren Zeitraum geätzt worden ist. Bei einigen Ausführungsformen kann ein Ätzen unter Verwendung eines reaktiven lonenätzens (reactive ion etching, RIE) oder sonstigen Verfahren durchgeführt werden, die einem Fachmann bekannt sind. -
2A stellt einen Querschnitt eines vertikalen Transistors dar. Bei einigen Ausführungsformen kann es sich bei2A um eine typische Darstellung des vertikalen Transistors100 handeln. Figur2A beinhaltet eine Basis202 , bei der es sich um das Halbleitersubstrat (z.B. Silicium) handelt, auf dem der vertikale Transistor aufgebaut ist. Figur2A beinhaltet darüber hinaus eine(n) unten liegende(n) Source oder Drain, die/der sich in dem vertikalen Transistor204 befindet, und eine(n) oben liegende(n) Source oder Drain, die/der sich in der obersten Schicht206 befindet. Figur2A beinhaltet ein unten liegendes Abstandselement208 , das der Schicht106 aus1 entspricht. Figur2A beinhaltet des Weiteren ein HiK-Gate-Dielektrikum 210, das der Schicht108 in1 entspricht, ein Gate-WF(Austrittsarbeits)-Metall 212 und ein Gate-Metall214 , die dem Gate112 in1 entsprechen, und ein oben liegendes Abstandselement216 , das der Schicht116 in1 entspricht. -
2B stellt eine Querschnittansicht dar, die den Unterschied zwischen einem vertikalen Standardtransistor (z.B. 200 von2A ) und einem modifizierten vertikalen Transistor (z.B. 250 von2B ) zum Anpassen der Gate-Länge darstellt. In2B kann die/der unten liegende Source oder Drain, die/der an dem unteren Abschnitt eines vertikalen Transistors254 dargestellt wird und darüber hinaus der Schicht104 in1 entspricht, auf unterschiedliche Längen geätzt werden. In einem Beispiel wird die Einheit200 von2A maskiert, und die Einheit250 von2B wird selektiv geätzt. Durch Maskieren der Einheit200 von2A vor dem selektiven Ätzen bleibt die Einheit200 unverändert, wohingegen die Einheit250 geätzt wird. Durch Ätzen der/des unten liegenden Source oder Drain (z.B. des unteren Abschnitts des vertikalen Transistors254 ) kann die Gate-Länge ausgedehnt werden und gleichzeitig dieselbe Gesamthöhe für2B wie in2A erhalten werden (z.B. sind die Oberseiten der Gate-Metalle214 und264 koplanar). Bei einer Ausführungsform wird die/der unten liegende Source oder Drain250 selektiv geätzt. Nachdem ein Abstandselement und ein HiK-Gate-Dielektrikum hinzugefügt worden sind, werden beiden Einheiten200 und250 Gate-Materialien hinzugefügt, die nachfolgend auf dieselbe Gate-Höhe geätzt werden, was zu einem längeren Gate bei der Einheit250 führt. - In einem Beispiel ist die/der unten liegende Source oder Drain des vertikalen Transistors
254 im Verhältnis zu der/dem unten liegenden Source oder Drain des vertikalen Transistors204 tiefer geätzt worden. Ein unten liegendes Abstandselement258 wird über einen Prozess, der ein Material auf einen Wafer aufwächst, aufschichtet oder auf andere Weise überträgt, wie zum Beispiel eine PVD, CVD usw., in derselben Menge wie bei dem unten liegenden Abstandselement208 in2A hinzugefügt. Ein HiK-Gate-Dielektrikum 260 wird ähnlich wie das HiK-Gate-Dielektrikum 210 in2A hinzugefügt; das HiK-Gate-Dielektrikum 260 und das HiK-Gate-Dielektrikum 210 werden jedoch bis zu einer koplanaren Ebene geätzt. In einem Beispiel werden das HiK-Gate-Dielektrikum 210 und das HiK-Gate-Dielektrikum 260 den Einheiten200 und250 in einer „Überlauf-Menge hinzugefügt und anschließend bis zu einer gewünschten koplanaren Ebene zurückgeätzt. Ein Gate-WF-Metall262 und ein Gate-Metall264 werden auf dieselbe Weise wie das Gate-WF-Metall212 und das Gate-Metall214 in2A hinzugefügt; das Gate-WF-Metall212 und das Gate-WF-Metall262 werden jedoch bis zu einer koplanaren Ebene geätzt. In einem Beispiel werden das Gate-WF-Metall212 und das Gate-WF-Metall262 den Einheiten200 und250 in einer „Überlauf-Menge hinzugefügt und anschließend bis zu einer gewünschten koplanaren Ebene zurückgeätzt. Ein oben liegendes Abstandselement266 wird hinzugefügt, um die Oberseite der Gates zu bedecken, wie bei dem oben liegenden Abstandselement216 in2A ; das oben liegende Abstandselement216 und das oben liegende Abstandselement266 werden jedoch bis zu einer koplanaren Ebene geätzt. In einem Beispiel werden das oben liegende Abstandselement216 und das oben liegende Abstandselement266 den Einheiten200 und250 in einer „Überlauf-Menge hinzugefügt und anschließend bis zu einer gewünschten koplanaren Ebene zurückgeätzt. Die oberste Schicht256 stellt die/den oben liegende(n) Source oder Drain in2B dar, die/der dieselbe Größe wie die oberste Schicht206 in2A aufweist. - Die
3A und3B stellen Einheiten300 und350 dar, die sich auf demselben Wafer befinden.3 stellt eine Querschnittansicht eines Viertels eines vertikalen Transistors gemäß einer Ausführungsform der vorliegenden Erfindung dar.3B stellt eine Querschnittansicht eines Viertels eines vertikalen Transistors gemäß Ausführungsformen der vorliegenden Erfindung dar, bei dem das unten liegende Abstandselement über einen längeren Zeitraum geätzt worden ist. Bei einigen Ausführungsformen kann ein Ätzen unter Verwendung eines reaktiven lonenätzens (RIE) oder sonstigen Verfahren durchgeführt werden, die einem Fachmann bekannt sind. -
3A stellt einen Querschnitt eines vertikalen Transistors dar. Bei einigen Ausführungsformen kann es sich bei3A um eine typische Darstellung des vertikalen Transistors100 handeln. Figur3A beinhaltet eine Basis302 , bei der es sich um das Halbleitersubstrat (z.B. Silicium) handelt, auf dem der vertikale Transistor aufgebaut ist. Figur3A beinhaltet darüber hinaus eine(n) unten liegende(n) Source oder Drain, die/der sich in dem vertikalen Transistor304 befindet, und eine(n) oben liegende(n) Source oder Drain, die/der sich in der obersten Schicht306 befindet. Figur3A beinhaltet ein unten liegendes Abstandselement308 , das der Schicht106 aus1 entspricht. Figur3A beinhaltet des Weiteren ein HiK-Gate-Dielektrikum 310, das der Schicht108 in1 entspricht, ein Gate-WF(Austrittsarbeits)-Metall 312 und ein Gate-Metall314 , die dem Gate112 in1 entsprechen, und ein oben liegendes Abstandselement316 , das der Schicht116 in1 entspricht. -
3B stellt eine Querschnittansicht dar, die den Unterschied zwischen einem vertikalen Standardtransistor (z.B. der Einheit300 von3A ) und einem modifizierten vertikalen Transistor (z.B. der Einheit350 von3B ) zum Anpassen der Gate-Länge darstellt. In3B wird die/der unten liegende Source oder Drain, die/der an dem unteren Abschnitt eines vertikalen Transistors354 dargestellt wird und darüber hinaus der Schicht104 in1 entspricht, in derselben Größe wie in3A erhalten. Bei einer Ausführungsform kann die Gate-Länge durch Ätzen des unten liegenden Abstandselements (z.B. eines unten liegenden Abstandselements, das nicht dargestellt wird, weil es so geätzt worden ist, dass das Abstandselement in Figur3B oder die Schicht106 in1 vollständig entfernt worden ist) ausgedehnt werden und gleichzeitig dieselbe Gesamthöhe für3B wie in3A erhalten werden. Bei einer Ausführungsform wird das unten liegende Abstandselement der Einheit350 von3B stärker geätzt. In einem Beispiel wird das unten liegende Abstandselement (z.B. ein unten liegendes Abstandselement358 ) der Einheit300 von3A maskiert, und die Einheit350 von3B wird selektiv geätzt. Durch Maskieren der Einheit300 von3A vor dem selektiven Ätzen bleibt die Einheit300 unverändert, wohingegen die Einheit350 geätzt wird. Durch Ätzen des unten liegenden Abstandselements (z.B. des unten liegenden Abstandselements358 ) kann die Gate-Länge ausgedehnt werden und gleichzeitig dieselbe Gesamthöhe für3B wie in3A erhalten werden (z.B. sind die Oberseiten der Gate-Metalle314 und364 koplanar). Bei einer Ausführungsform wird das unten liegende Abstandselement von3B der Einheit350 selektiv geätzt. Anschließend werden beiden Einheiten300 und350 Gate-Materialien hinzugefügt, die nachfolgend auf dieselbe Gate-Höhe geätzt werden, was zu einem längeren Gate bei der Einheit350 führt. - In einem Beispiel ist das unten liegende Abstandselement
358 im Verhältnis zu dem unten liegenden Abstandselement308 tiefer geätzt. In einem weiteren Beispiel wird das unten liegende Abstandselement358 möglicherweise nicht hinzugefügt oder wird das unten liegende Abstandselement358 so geätzt (z.B. mit RIE geätzt), dass das unten liegende Abstandselement358 vollständig entfernt wird. Ein HiK-Gate-Dielektrikum 360 wird ähnlich wie das HiK-Gate-Dielektrikum 310 in3A hinzugefügt; das HiK-Gate-Dielektrikum 360 und das HiK-Gate-Dielektrikum 310 werden jedoch bis zu einer koplanaren Ebene geätzt. In einem Beispiel werden das HiK-Gate-Dielektrikum 310 und das HiK-Gate-Dielektrikum 360 den Einheiten300 und350 in einer „Überlauf-Menge hinzugefügt und anschließend bis zu einer gewünschten koplanaren Ebene zurückgeätzt. Ein Gate-WF-Metall362 und ein Gate-Metall364 werden auf dieselbe Weise wie das Gate-WF-Metall312 und das Gate-Metall314 in3A hinzugefügt; das Gate-WF-Metall312 und das Gate-WF-Metall362 werden jedoch bis zu einer koplanaren Ebene geätzt. In einem Beispiel werden das Gate-WF-Metall312 und das Gate-WF-Metall362 den Einheiten300 und350 in einer „Überlauf-Menge hinzugefügt und anschließend bis zu einer gewünschten koplanaren Ebene zurückgeätzt. Ein oben liegendes Abstandselement366 wird durch dasselbe Verfahren hinzugefügt, um die Oberseite der Gates zu bedecken, wie bei dem oben liegenden Abstandselement316 in3A ; das oben liegende Abstandselement316 und das oben liegende Abstandselement366 werden jedoch bis zu einer koplanaren Ebene geätzt. In einem Beispiel werden das oben liegende Abstandselement316 und das oben liegende Abstandselement366 den Einheiten300 und350 in einer „Überlauf-Menge hinzugefügt und anschließend bis zu einer gewünschten koplanaren Ebene zurückgeätzt. Die oberste Schicht356 stellt die/den oben liegende(n) Source oder Drain in3B dar, die/der dieselbe Größe wie die oberste Schicht306 in3A aufweist. - Die
4A und4B stellen Einheiten400 und450 dar, die sich auf demselben Wafer befinden.4A stellt eine Querschnittansicht eines Viertels eines vertikalen Transistors gemäß einer Ausführungsform der vorliegenden Erfindung dar.4B stellt eine Querschnittansicht eines Viertels eines vertikalen Transistors gemäß Ausführungsformen der vorliegenden Erfindung dar, bei dem das HiK-Gate-Dielektrikum über einen längeren Zeitraum geätzt worden ist. Bei einigen Ausführungsformen kann ein Ätzen unter Verwendung eines reaktiven lonenätzens (RIE) oder sonstigen Verfahren durchgeführt werden, die einem Fachmann bekannt sind. -
4A stellt einen Querschnitt eines vertikalen Transistors dar. Bei einigen Ausführungsformen kann es sich bei4A um eine typische Darstellung des vertikalen Transistors100 handeln. Figur4A beinhaltet eine Basis402 , bei der es sich um das Halbleitersubstrat (z.B. Silicium) handelt, auf dem der vertikale Transistor aufgebaut ist. Figur4A beinhaltet darüber hinaus eine(n) unten liegende(n) Source oder Drain, die/der sich in dem vertikalen Transistor404 befindet, und eine(n) oben liegende(n) Source oder Drain, die/der sich in der obersten Schicht406 befindet. Figur4A beinhaltet ein unten liegendes Abstandselement408 , das der Schicht106 aus1 entspricht. Figur4A beinhaltet des Weiteren ein HiK-Gate-Dielektrikum 410, das der Schicht108 in1 entspricht, ein Gate-WF(Austrittsarbeits)-Metall 412 und ein Gate-Metall414 , die dem Gate112 in1 entsprechen, und ein oben liegendes Abstandselement416 , das der Schicht116 in1 entspricht. -
4B stellt eine Querschnittansicht dar, die den Unterschied zwischen einem vertikalen Standardtransistor (z.B. der Einheit400 von4A ) und einem modifizierten vertikalen Transistor (z.B. der Einheit450 von4B ) zum Anpassen der Gate-Länge darstellt. In4B wird die/der unten liegende Source oder Drain, die/der an dem unteren Abschnitt eines vertikalen Transistors454 dargestellt wird und darüber hinaus der Schicht104 in1 entspricht, in derselben Größe wie in4A erhalten. Ein unten liegendes Abstandselement458 wird in derselben Menge wie das unten liegende Abstandselement408 in4A hinzugefügt. Bei einer Ausführungsform kann die Gate-Länge durch Ätzen des HiK-Gate-Dielektrikums (z.B. eines HiK-Gate-Dielektrikums 460 in Figur4B oder der Schicht108 in1 ) ausgedehnt werden und gleichzeitig dieselbe Gesamthöhe für4B wie in4A erhalten werden. Bei einer Ausführungsform wird das HiK-Gate-Dielektrikum von4B stärker geätzt. In einem Beispiel wird das HiK-Gate-Dielektrikum (z.B. das HiK-Gate-Dielektrikum 410) der Einheit400 von4A maskiert, und die Einheit450 von4B wird selektiv geätzt. Durch Maskieren der Einheit400 von4A vor dem selektiven Ätzen bleibt die Einheit400 unverändert, wohingegen die Einheit450 geätzt wird. Durch Ätzen des HiK-Gate-Dielektrikums (z.B. des HiK-Gate-Dielektrikums 460) kann die Gate-Länge ausgedehnt werden und gleichzeitig dieselbe Gesamthöhe für4B wie in4A erhalten werden (z.B. sind die Oberseiten der Gate-Metalle414 und464 koplanar). Bei einer Ausführungsform wird das HiK-Gate-Dielektrikum von4B der Einheit450 selektiv geätzt. Anschließend werden beiden Einheiten400 und450 Gate-Materialien hinzugefügt, die nachfolgend auf dieselbe Gate-Höhe geätzt werden, was zu einem längeren Gate bei der Einheit450 führt. - In einem Beispiel ist das HiK-Gate-Dielektrikum 460 im Verhältnis zu dem HiK-Gate-Dielektrikum 410 tiefer geätzt. In einem weiteren Beispiel wird das HiK-Gate-Dielektrikum 460 möglicherweise nicht hinzugefügt oder so geätzt, dass der untere Abschnitt des HiK-Gate-Dielektrikums 460 vollständig entfernt wird. Ein Gate-WF-Metall
462 und ein Gate-Metall464 werden auf dieselbe Weise wie das Gate-WF-Metall412 und das Gate-Metall414 in4A hinzugefügt; das Gate-WF-Metall412 und das Gate-WF-Metall462 werden jedoch bis zu einer koplanaren Ebene geätzt. In einem Beispiel werden das Gate-WF-Metall412 und das Gate-WF-Metall462 den Einheiten400 und450 in einer „Überlauf“-Menge hinzugefügt und anschließend bis zu einer gewünschten koplanaren Ebene zurückgeätzt. Ein oben liegendes Abstandselement466 wird durch dasselbe Verfahren hinzugefügt, um die Oberseite der Gates zu bedecken, wie bei dem oben liegenden Abstandselement416 in4A ; das oben liegende Abstandselement416 und das oben liegende Abstandselement466 werden jedoch bis zu einer koplanaren Ebene geätzt. In einem Beispiel werden das oben liegende Abstandselement416 und das oben liegende Abstandselement466 den Einheiten400 und450 in einer „Überlauf-Menge hinzugefügt und anschließend bis zu einer gewünschten koplanaren Ebene zurückgeätzt. Die oberste Schicht456 stellt die/den oben liegende(n) Source oder Drain in4B dar, die/der dieselbe Größe wie die oberste Schicht406 in4A aufweist. - Die
5A und5B stellen Einheiten500 und550 dar, die sich auf demselben Wafer befinden.5A stellt eine Querschnittansicht eines Viertels eines vertikalen Transistors gemäß einer Ausführungsform der vorliegenden Erfindung dar.5B stellt eine Querschnittansicht eines Viertels eines vertikalen Transistors gemäß Ausführungsformen der vorliegenden Erfindung dar, bei dem das Gate-Metall über einen längeren Zeitraum geätzt worden ist. Bei einigen Ausführungsformen kann ein Ätzen unter Verwendung eines reaktiven lonenätzens (RIE) oder sonstigen Verfahren durchgeführt werden, die einem Fachmann bekannt sind. -
5A stellt einen Querschnitt eines vertikalen Transistors dar. Bei einigen Ausführungsformen kann es sich bei5A um eine typische Darstellung des vertikalen Transistors100 handeln. Figur5A beinhaltet eine Basis502 , bei der es sich um das Halbleitersubstrat (z.B. Silicium) handelt, auf dem der vertikale Transistor aufgebaut ist. Figur5A beinhaltet darüber hinaus eine(n) unten liegende(n) Source oder Drain, die/der sich in dem vertikalen Transistor504 befindet, und eine(n) oben liegende(n) Source oder Drain, die/der sich in der obersten Schicht506 befindet. Figur5A beinhaltet ein unten liegendes Abstandselement508 , das der Schicht106 aus1 entspricht. Figur5A beinhaltet des Weiteren ein HiK-Gate-Dielektrikum 510, das der Schicht108 in1 entspricht, ein Gate-WF(Austrittsarbeits)-Metall 512 und ein Gate-Metall514 , die dem Gate112 in1 entsprechen, und ein oben liegendes Abstandselement516 , das der Schicht116 in1 entspricht. -
5B stellt eine Querschnittansicht dar, die den Unterschied zwischen einem vertikalen Standardtransistor (z.B. der Einheit500 von5A ) und einem modifizierten vertikalen Transistor (z.B. der Einheit550 von5B ) zum Anpassen der Gate-Länge darstellt. In5B wird die/der unten liegende Source oder Drain, die/der an dem unteren Abschnitt eines vertikalen Transistors554 dargestellt wird und darüber hinaus der Schicht104 in1 entspricht, in derselben Größe wie in5A erhalten. Ein unten liegendes Abstandselement558 wird in derselben Menge wie das unten liegende Abstandselement508 in5A hinzugefügt. Ein HiK-Gate-Dielektrikum 560 wird ähnlich wie das HiK-Gate-Dielektrikum 510 in5A hinzugefügt. Bei einer Ausführungsform kann die Gate-Länge durch Ätzen des Gate-WF-Metalls (z.B. eines Gate-WF-Metalls562 in5 oder des Gates112 in1 ) und/oder des Gate-Metalls (z.B. eines Gate-Metalls564 in5 oder des Gates112 in1 ) verkürzt werden und gleichzeitig dieselbe Gesamthöhe für5B wie in5A erhalten werden. Bei einer Ausführungsform wird das Gate-WF-Metall562 und/oder das Gate-Metall564 von5B stärker geätzt. In einem Beispiel wird das Gate-WF-Metall und/oder das Gate-Metall (z.B. das Gate-WF-Metall512 und/oder das Gate-Metall514 ) der Einheit500 von5A maskiert, und die Einheit550 von5B wird selektiv geätzt. Durch Maskieren der Einheit500 von5A vor dem selektiven Ätzen bleibt die Einheit500 unverändert, wohingegen die Einheit550 geätzt wird. Durch Ätzen des Gate-WF-Metalls und/oder des Gate-Metalls (z.B. des Gate-WF-Metalls562 und/oder des Gate-Metalls564 ) kann die Gate-Länge verkürzt werden und gleichzeitig dieselbe Gesamthöhe für5B wie in5A erhalten werden (z.B. sind die Oberseiten der Gate-Metalle514 und564 koplanar). - In einem Beispiel ist das Gate-Metall
564 im Verhältnis zu dem Gate-Metall514 tiefer geätzt. In einem weiteren Beispiel ist das Gate-WF-Metall562 im Verhältnis zu dem Gate-WF-Metall512 tiefer geätzt. In einem noch weiteren Beispiel sind das Gate-Metall564 und Gate-WF-Metall562 beide tiefer geätzt. Ein oben liegendes Abstandselement566 wird durch dasselbe Verfahren hinzugefügt, um die Oberseite der Gates zu bedecken, wie bei dem oben liegenden Abstandselement516 in4A ; das oben liegende Abstandselement516 und das oben liegende Abstandselement566 werden jedoch bis zu einer koplanaren Ebene geätzt. In einem Beispiel werden das oben liegende Abstandselement516 und das oben liegende Abstandselement566 den Einheiten500 und550 in einer „Überlauf-Menge hinzugefügt und anschließend bis zu einer gewünschten koplanaren Ebene zurückgeätzt. Die oberste Schicht556 stellt die/den oben liegende(n) Source oder Drain in5B dar, die/der dieselbe Größe wie die oberste Schicht506 in5A aufweist. - Die Beschreibungen der verschiedenen Ausführungsformen der vorliegenden Erfindung erfolgten zur Veranschaulichung, sind jedoch nicht erschöpfend oder auf die offenbarten Ausführungsformen beschränkt gemeint. Viele Modifizierungen und Varianten sind für Fachleute ersichtlich, ohne vom Umfang und Wesensgehalt der Erfindung abzuweichen. Die hierin verwendete Terminologie wurde gewählt, um die Grundgedanken der Ausführungsform, die praktische Anwendung oder die technische Verbesserung gegenüber auf dem Markt erhältlichen Technologien am besten zu erläutern oder um anderen Fachleuten zu ermöglichen, die hierin offenbarten Ausführungsformen zu verstehen.
Claims (24)
- Halbleiterstruktur, die aufweist: einen ersten vertikalen Feldeffekttransistor (FET), der auf einem Halbleitersubstrat ausgebildet ist, und einen zweiten vertikalen FET, der auf dem Halbleitersubstrat ausgebildet ist, wobei der erste vertikale FET eine Gate-Höhe aufweist, die mit einer Gate-Höhe des zweiten vertikalen FET koplanar ist; der erste vertikale FET eine erste Schicht unterhalb eines Gates auf dem ersten vertikalen FET aufweist; der zweite vertikale FET eine zweite Schicht unterhalb eines Gates auf dem zweiten vertikalen FET aufweist; wobei die erste Schicht unterhalb des Gates auf dem ersten vertikalen FET und die zweite Schicht unterhalb des Gates auf dem zweiten vertikalen FET aus einem ersten Halbleitermaterial bestehen; wobei die Schicht unterhalb des Gates auf dem zweiten vertikalen FET nicht koplanar mit der Schicht unterhalb des Gates auf dem ersten vertikalen FET ist; und wobei die Unterseite des Gates auf dem ersten vertikalen FET nicht koplanar mit der Unterseite des Gates auf dem zweiten vertikalen FET ist.
- Struktur nach
Anspruch 1 , wobei die erste Schicht unterhalb des Gates auf dem ersten vertikalen FET und die zweite Schicht unterhalb des Gates auf dem zweiten vertikalen FET eine Source aufweisen, wobei die Oberseite der Source unterhalb des Gates des ersten vertikalen FET und die Oberseite der Source unterhalb des Gates des zweiten vertikalen FET nicht koplanar sind. - Struktur nach
Anspruch 1 , wobei die erste Schicht unterhalb des Gates auf dem ersten vertikalen FET und die zweite Schicht unterhalb des Gates auf dem zweiten vertikalen FET einen Drain aufweisen, wobei die Oberseite des Drain unterhalb des Gates des ersten vertikalen FET und die Oberseite des Drain unterhalb des Gates des zweiten vertikalen FET nicht koplanar sind. - Struktur nach
Anspruch 1 , wobei die erste Schicht unterhalb des Gates auf dem ersten vertikalen FET und die zweite Schicht unterhalb des Gates auf dem zweiten vertikalen FET ein Abstandselement aufweisen, wobei das Abstandselement des ersten vertikalen FET und das Abstandselement des zweiten vertikalen FET eine unterschiedliche Dicke aufweisen. - Struktur nach
Anspruch 1 , wobei die erste Schicht unterhalb des Gates auf dem ersten vertikalen FET und die zweite Schicht unterhalb des Gates auf dem zweiten vertikalen FET ein High-K-Dielektrikum aufweisen, wobei das High-K-Dielektrikum des ersten vertikalen FET und das High-K-Dielektrikum des zweiten vertikalen FET eine unterschiedliche Dicke aufweisen. - Struktur nach
Anspruch 1 , wobei die erste Schicht unterhalb des Gates auf dem ersten vertikalen FET und die zweite Schicht unterhalb des Gates auf dem zweiten vertikalen FET ein High-K-Dielektrikum aufweisen, wobei das High-K-Dielektrikum des ersten vertikalen FET einen vertikalen Abschnitt und einen horizontalen Abschnitt aufweist und das High-K-Dielektrikum des zweiten vertikalen FET einen vertikalen Abschnitt aufweist. - Halbleiterstruktur, die aufweist: einen ersten vertikalen Feldeffekttransistor (FET), der auf einem Halbleitersubstrat ausgebildet ist, und einen zweiten vertikalen FET, der auf dem Halbleitersubstrat ausgebildet ist; wobei der erste vertikale FET eine Gate-Höhe aufweist, die mit einer Gate-Höhe des zweiten vertikalen FET nicht koplanar ist; der erste vertikale FET eine erste Schicht oberhalb eines Gates auf dem ersten vertikalen FET aufweist; und der zweite vertikale FET eine zweite Schicht oberhalb eines Gates auf dem zweiten vertikalen FET aufweist; und wobei die Unterseite des Gates auf dem ersten vertikalen FET koplanar mit der Unterseite des Gates auf dem zweiten vertikalen FET ist.
- Struktur nach
Anspruch 7 , wobei die erste Schicht oberhalb des Gates auf dem ersten vertikalen FET und die zweite Schicht oberhalb des Gates auf dem zweiten vertikalen FET ein Abstandselement aufweisen, wobei das Abstandselement des ersten vertikalen FET und das Abstandselement des zweiten vertikalen FET eine unterschiedliche Dicke aufweisen. - Verfahren zum Fertigen einer vertikalen Feldeffekttransistor(FET)-Struktur, wobei das Verfahren aufweist: vor einem Abscheiden eines Gates auf einem ersten vertikalen FET auf einem Halbleitersubstrat Abscheiden einer ersten Schicht auf dem ersten vertikalen FET auf dem Halbleitersubstrat; vor einem Abscheiden eines Gates auf einem zweiten vertikalen FET auf dem Halbleitersubstrat Abscheiden einer zweiten Schicht auf dem zweiten vertikalen FET auf dem Halbleitersubstrat; Ätzen der ersten Schicht auf dem ersten vertikalen FET bis zu einer geringeren Höhe als die zweite Schicht auf dem zweiten vertikalen FET; Abscheiden eines Gate-Materials sowohl auf dem ersten vertikalen FET als auch auf dem zweiten vertikalen FET; und Ätzen des Gate-Materials sowohl auf dem ersten vertikalen FET als auch auf dem zweiten vertikalen FET bis zu einer koplanaren Höhe.
- Verfahren nach
Anspruch 9 , wobei die erste Schicht und die zweite Schicht eine Source aufweisen. - Verfahren nach
Anspruch 9 , wobei die erste Schicht und die zweite Schicht einen Drain aufweisen. - Verfahren nach
Anspruch 9 , wobei die erste Schicht und die zweite Schicht ein Abstandselement aufweisen. - Verfahren nach
Anspruch 12 , wobei das Ätzen der ersten Schicht auf dem ersten vertikalen FET ein Ätzen der ersten Schicht aufweist, um die erste Schicht zu entfernen. - Verfahren nach
Anspruch 12 , wobei das Ätzen der ersten Schicht auf dem ersten vertikalen FET ein Ätzen der ersten Schicht aufweist, um einen Abschnitt der Abstandselementschicht im Hinblick auf die zweite Schicht zu entfernen. - Verfahren nach
Anspruch 9 , wobei die erste Schicht und die zweite Schicht ein High-K-Gate-Dielektrikum aufweisen. - Verfahren nach
Anspruch 15 , wobei die erste Schicht und die zweite Schicht einen vertikalen Teil und einen horizontalen Teil aufweisen. - Verfahren nach
Anspruch 16 , wobei das Ätzen der ersten Schicht auf dem ersten vertikalen FET ein Ätzen der ersten Schicht beinhaltet, um den horizontalen Teil der ersten Schicht zu entfernen. - Verfahren nach
Anspruch 16 , wobei das Ätzen der Schicht auf dem ersten vertikalen FET ein Ätzen der Schicht aufweist, um einen Abschnitt des horizontalen Teils der ersten Schicht zu entfernen. - Verfahren zum Fertigen einer vertikalen Feldeffekttransistor(FET)-Struktur, wobei das Verfahren aufweist: Abscheiden einer ersten Schicht von Gate-Materialien auf einem ersten vertikalen FET auf einem Halbleitersubstrat; Abscheiden einer zweiten Schicht von Gate-Materialien auf einem zweiten vertikalen FET auf dem Halbleitersubstrat; wobei die Unterseite der ersten Schicht und die Unterseite der zweiten Schicht koplanar sind; Ätzen der ersten Schicht von Gate-Materialien auf dem ersten vertikalen FET; Ätzen der zweiten Schicht von Gate-Materialien auf dem zweiten vertikalen FET; und wobei die Oberseite der ersten Schicht von Gate-Materialien und die Oberseite der zweiten Schicht von Gate-Materialien nicht koplanar sind.
- Verfahren nach
Anspruch 19 , das des Weiteren aufweist: Abscheiden eines ersten Abstandselements auf dem ersten vertikalen FET und eines zweiten Abstandselements auf dem zweiten vertikalen FET; und Ätzen des ersten Abstandselements und des zweiten Abstandselements bis zu einer koplanaren Höhe. - Verfahren nach
Anspruch 19 , wobei das Abscheiden einer ersten Schicht und einer zweiten Schicht ein Abscheiden eines Gate-Austrittsarbeitsmetalls und eines Gate-Metalls aufweist. - Verfahren nach
Anspruch 21 , wobei das Ätzen der ersten Schicht ein Ätzen zumindest eines Abschnitts des Gate-Metalls aufweist. - Verfahren nach
Anspruch 21 , wobei das Ätzen der ersten Schicht und das Ätzen der zweiten Schicht ein Ätzen zumindest eines Abschnitts des Gate-Austrittsarbeitsmetalls aufweist. - Verfahren nach
Anspruch 21 , wobei das Ätzen der ersten Schicht und das Ätzen der zweiten Schicht ein Ätzen zumindest eines Abschnitts des Gate-Metalls und des Gate-Austrittsarbeitsmetalls aufweist.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/970,624 US10026653B2 (en) | 2015-12-16 | 2015-12-16 | Variable gate lengths for vertical transistors |
US14/970,624 | 2015-12-16 | ||
PCT/IB2016/057484 WO2017103752A1 (en) | 2015-12-16 | 2016-12-09 | Variable gate lengths for vertical transistors |
Publications (1)
Publication Number | Publication Date |
---|---|
DE112016005805T5 true DE112016005805T5 (de) | 2018-10-04 |
Family
ID=59056056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112016005805.5T Pending DE112016005805T5 (de) | 2015-12-16 | 2016-12-09 | Variable gate-längen für vertikale transistoren |
Country Status (6)
Country | Link |
---|---|
US (3) | US10026653B2 (de) |
JP (1) | JP6898929B2 (de) |
CN (1) | CN108292681B (de) |
DE (1) | DE112016005805T5 (de) |
GB (1) | GB2559935B (de) |
WO (1) | WO2017103752A1 (de) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10026653B2 (en) | 2015-12-16 | 2018-07-17 | International Business Machines Corporation | Variable gate lengths for vertical transistors |
US10236214B2 (en) | 2016-06-29 | 2019-03-19 | International Business Machines Corporation | Vertical transistor with variable gate length |
US10424515B2 (en) * | 2016-06-30 | 2019-09-24 | International Business Machines Corporation | Vertical FET devices with multiple channel lengths |
US10199278B2 (en) | 2017-05-30 | 2019-02-05 | International Business Machines Corporation | Vertical field effect transistor (FET) with controllable gate length |
US10396178B2 (en) | 2017-06-02 | 2019-08-27 | International Business Machines Corporation | Method of forming improved vertical FET process with controlled gate length and self-aligned junctions |
US10672888B2 (en) | 2017-08-21 | 2020-06-02 | International Business Machines Corporation | Vertical transistors having improved gate length control |
US10211288B1 (en) | 2017-10-20 | 2019-02-19 | International Business Machines Corporation | Vertical transistors with multiple gate lengths |
US10580770B2 (en) | 2017-11-14 | 2020-03-03 | International Business Machines Corporation | Vertical transistors with different gate lengths |
US10615276B2 (en) | 2017-12-22 | 2020-04-07 | International Business Machines Corporation | Integration of input/output device in vertical field-effect transistor technology |
US10593598B2 (en) | 2017-12-23 | 2020-03-17 | International Business Machines Corporation | Vertical FET with various gate lengths by an oxidation process |
US10141448B1 (en) | 2017-12-24 | 2018-11-27 | International Business Machines Corporation | Vertical FETs with different gate lengths and spacer thicknesses |
US10490453B2 (en) | 2018-04-12 | 2019-11-26 | International Business Machines Corporation | High threshold voltage FET with the same fin height as regular threshold voltage vertical FET |
US10461174B1 (en) | 2018-06-27 | 2019-10-29 | International Business Machines Corporation | Vertical field effect transistors with self aligned gate and source/drain contacts |
US10665714B2 (en) | 2018-06-29 | 2020-05-26 | International Business Machines Corporation | Vertical transistors with various gate lengths |
US10707845B2 (en) * | 2018-11-13 | 2020-07-07 | Marvell International Ltd. | Ultra-low voltage level shifter |
US11201092B2 (en) | 2019-03-27 | 2021-12-14 | International Business Machines Corporation | Gate channel length control in VFET |
CN110265358B (zh) * | 2019-05-17 | 2021-12-03 | 上海新微技术研发中心有限公司 | 半导体器件沟道的制作方法、半导体器件及其制造方法 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4791462A (en) | 1987-09-10 | 1988-12-13 | Siliconix Incorporated | Dense vertical j-MOS transistor |
US5432114A (en) * | 1994-10-24 | 1995-07-11 | Analog Devices, Inc. | Process for integration of gate dielectric layers having different parameters in an IGFET integrated circuit |
US5455190A (en) | 1994-12-07 | 1995-10-03 | United Microelectronics Corporation | Method of making a vertical channel device using buried source techniques |
US6156611A (en) | 1998-07-20 | 2000-12-05 | Motorola, Inc. | Method of fabricating vertical FET with sidewall gate electrode |
US6632712B1 (en) | 2002-10-03 | 2003-10-14 | Chartered Semiconductor Manufacturing Ltd. | Method of fabricating variable length vertical transistors |
US6777288B1 (en) | 2002-11-06 | 2004-08-17 | National Semiconductor Corporation | Vertical MOS transistor |
US6911383B2 (en) * | 2003-06-26 | 2005-06-28 | International Business Machines Corporation | Hybrid planar and finFET CMOS devices |
US7294879B2 (en) * | 2003-07-18 | 2007-11-13 | International Business Machines Corporation | Vertical MOSFET with dual work function materials |
ATE546837T1 (de) | 2004-01-22 | 2012-03-15 | Ibm | Vertikal fin-fet-mos-vorrichtungen |
US7372091B2 (en) | 2004-01-27 | 2008-05-13 | Micron Technology, Inc. | Selective epitaxy vertical integrated circuit components |
US7102914B2 (en) * | 2004-02-27 | 2006-09-05 | International Business Machines Corporation | Gate controlled floating well vertical MOSFET |
US7247905B2 (en) * | 2004-03-30 | 2007-07-24 | International Business Machines Corporation | Offset vertical device |
WO2007022359A2 (en) | 2005-08-16 | 2007-02-22 | The Regents Of The University Of California | Vertical integrated silicon nanowire field effect transistors and methods of fabrication |
US7829447B2 (en) | 2006-05-19 | 2010-11-09 | Freescale Semiconductor, Inc. | Semiconductor structure pattern formation |
US8946811B2 (en) | 2006-07-10 | 2015-02-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Body-tied, strained-channel multi-gate device and methods of manufacturing same |
US20080121948A1 (en) | 2006-08-16 | 2008-05-29 | International Business Machines Corporation | FINFET drive strength de-quantization using multiple orientation fins |
US20080157225A1 (en) | 2006-12-29 | 2008-07-03 | Suman Datta | SRAM and logic transistors with variable height multi-gate transistor architecture |
JP2010135592A (ja) * | 2008-12-05 | 2010-06-17 | Elpida Memory Inc | 半導体装置及び半導体装置の製造方法 |
US8188546B2 (en) | 2009-08-18 | 2012-05-29 | International Business Machines Corporation | Multi-gate non-planar field effect transistor structure and method of forming the structure using a dopant implant process to tune device drive current |
US8653584B2 (en) | 2010-03-19 | 2014-02-18 | Nanya Technology Corp. | Dual vertical channel transistor and fabrication method thereof |
JP5128630B2 (ja) * | 2010-04-21 | 2013-01-23 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
DE102011079747A1 (de) * | 2010-07-27 | 2012-02-02 | Denso Corporation | Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür |
US8890119B2 (en) * | 2012-12-18 | 2014-11-18 | Intel Corporation | Vertical nanowire transistor with axially engineered semiconductor and gate metallization |
CN105493252A (zh) | 2013-09-26 | 2016-04-13 | 英特尔公司 | 用于片上系统(SoC)应用的垂直非平面半导体器件 |
US9190466B2 (en) | 2013-12-27 | 2015-11-17 | International Business Machines Corporation | Independent gate vertical FinFET structure |
KR102250583B1 (ko) * | 2014-12-16 | 2021-05-12 | 에스케이하이닉스 주식회사 | 듀얼일함수 게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치 |
US10026653B2 (en) | 2015-12-16 | 2018-07-17 | International Business Machines Corporation | Variable gate lengths for vertical transistors |
-
2015
- 2015-12-16 US US14/970,624 patent/US10026653B2/en active Active
-
2016
- 2016-12-09 WO PCT/IB2016/057484 patent/WO2017103752A1/en active Application Filing
- 2016-12-09 JP JP2018529045A patent/JP6898929B2/ja active Active
- 2016-12-09 GB GB1809710.5A patent/GB2559935B/en active Active
- 2016-12-09 CN CN201680070897.2A patent/CN108292681B/zh active Active
- 2016-12-09 DE DE112016005805.5T patent/DE112016005805T5/de active Pending
-
2018
- 2018-06-01 US US15/995,632 patent/US10395992B2/en active Active
-
2019
- 2019-06-28 US US16/455,801 patent/US10714396B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
GB2559935A (en) | 2018-08-22 |
US10026653B2 (en) | 2018-07-17 |
US10395992B2 (en) | 2019-08-27 |
US10714396B2 (en) | 2020-07-14 |
CN108292681B (zh) | 2021-02-26 |
US20190318965A1 (en) | 2019-10-17 |
JP2018537860A (ja) | 2018-12-20 |
JP6898929B2 (ja) | 2021-07-07 |
US20180277444A1 (en) | 2018-09-27 |
GB201809710D0 (en) | 2018-08-01 |
GB2559935B (en) | 2019-08-28 |
CN108292681A (zh) | 2018-07-17 |
US20170178970A1 (en) | 2017-06-22 |
WO2017103752A1 (en) | 2017-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112016005805T5 (de) | Variable gate-längen für vertikale transistoren | |
DE102018204283B4 (de) | Programmierbare logikelemente und verfahren zum betreiben derselben | |
DE102013101113B4 (de) | Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung | |
DE112014003481B4 (de) | GaN-TRANSISTOREN MIT POLYSILIZIUMSCHICHTEN ZUR BILDUNG VON ZUSÄTZLICHEN KOMPONENTEN UND VERFAHREN ZU DEREN HERSTELLUNG | |
DE102009010174B9 (de) | Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement | |
DE102013214196B4 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE112010001555T5 (de) | GaN-HEMT vom Anreicherungstyp und Verfahren zu seiner Herstellung | |
DE102018116843B4 (de) | Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit | |
DE102012215988B4 (de) | CET und GATE-Leckstromverringerung in Metall-GATE-Elektrodenstrukturen mit grossem ε | |
DE102013002986B4 (de) | Integrierte Schottky-Diode für HEMTS und Verfahren zu deren Herstellung | |
DE102016105520B4 (de) | Bildung eines Übergangs mit symmetrischer Erweiterung mit einem Abstandshalter mit niedrigem K und zweifacher epitaxialer Prozess in einer FinFET-Einheit | |
DE102010016000A1 (de) | Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE102012107523A1 (de) | HEMT mit integrierter Diode mit niedriger Durchlassvorspannung | |
DE112020000199T5 (de) | Transistorkanal mit Vertikal gestapelten Nanoschichten, die durch finnenförmige Brückenzonen verbunden sind | |
DE102018217684A1 (de) | Anpassung einer negativen Kapazität in Gate-Elektrodenstrukturen | |
DE102015106185B4 (de) | Halbleiterstruktur und Verfahren zur Verarbeitung eines Trägers | |
DE102014118834A1 (de) | Halbleiterbauelement und Verfahren | |
DE112020000212T5 (de) | Transistorkanal mit vertikal gestapelten Nanoschichten, die durch finnenförmige Brückenzonen verbunden sind | |
DE112005001587T9 (de) | Verbessertes Verfahren für Resurf-Diffusion für Hochspannungs-Mosfet | |
DE102007041206B4 (de) | Halbleiterbauelement und Verfahren zum selbstjustierten Entfernen eines high-k Gatedielektrikums über einem STI-Gebiet | |
DE102012223653A1 (de) | Mosfet mit V-Nut-Source/Drain-Zone und Verfahren zur Herstellung desselben | |
DE102011080438B3 (de) | Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor | |
DE112017000170T5 (de) | Halbleitereinheit mit einem Gate-Stapel mit abstimmbarer Austrittsarbeit | |
DE112016004645T5 (de) | Feldeffekttransistor-Stapel mit abstimmbarer Austrittsarbeit | |
DE102016114913A1 (de) | Leistungs-Mosfets und Verfahren zu deren Herrstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R084 | Declaration of willingness to licence | ||
R016 | Response to examination communication |