DE102018204283B4 - Programmierbare logikelemente und verfahren zum betreiben derselben - Google Patents

Programmierbare logikelemente und verfahren zum betreiben derselben Download PDF

Info

Publication number
DE102018204283B4
DE102018204283B4 DE102018204283.7A DE102018204283A DE102018204283B4 DE 102018204283 B4 DE102018204283 B4 DE 102018204283B4 DE 102018204283 A DE102018204283 A DE 102018204283A DE 102018204283 B4 DE102018204283 B4 DE 102018204283B4
Authority
DE
Germany
Prior art keywords
transistor element
type
ferroelectric transistor
type ferroelectric
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018204283.7A
Other languages
English (en)
Other versions
DE102018204283A1 (de
Inventor
Ralf Richter
Stefan Duenkel
Sven Beyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of DE102018204283A1 publication Critical patent/DE102018204283A1/de
Application granted granted Critical
Publication of DE102018204283B4 publication Critical patent/DE102018204283B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/185—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using dielectric elements with variable dielectric constant, e.g. ferro-electric capacitors

Abstract

Programmierbares Logikelement (200, 300), miteinem P-artigen ferroelektrischen Transistorelement (250P, 350P) mit einem Gate-Anschluss und einem ersten und einem zweiten Kanalanschluss (255, 256), undeinem N-artigen ferroelektrischen Transistorelement (250N, 350N) mit einem Gate-Anschluss und einem ersten und einem zweiten Kanalanschluss (255, 256), wobei der Gate-Anschluss, der erste Kanalanschluss und der zweite Kanalanschluss (255, 256) des P-artigen ferroelektrischen Transistorelements (250P, 350P) elektrisch parallel mit entsprechend dem Gate-Anschluss, dem ersten Kanalanschluss und dem zweiten Kanalanschlusses (255, 256) des N-artigen ferroelektrischen Transistorelements (250N, 350N) verbunden sind;wobei eine Schwellenspannung des P-artigen ferroelektrischen Transistorelements (250P, 350P) und eine Schwellenspannung des N-artigen ferroelektrischen Transistorelements (250N, 350N) in einem nicht-polarisierten Zustand im Wesentlichen symmetrisch zueinander sind; undwobei Basiswerte der Schwellenspannungen des P-artigen ferroelektrischen Transistorelements (250P, 350P) und des N-artigen ferroelektrischen Transistorelements (250N, 350N) durch Einstellen eines Dotierprofils des P-artigen Transistorelements (250P, 350P) und des N-artigen Transistorelements (250N, 350N) bestimmt werden und wobei die entsprechenden Schwellenspannungen im nicht-polarisierten Zustand bei ungefähr 80 Prozent einer normalen Betriebsspannung liegen.

Description

  • HINTERGRUND
  • 1. GEBIET DER OFFFENBARUNG
  • Im Allgemeinen betrifft die vorliegende Offenbarung Schaltungselemente, etwa Transistoren, die in analogen oder digitalen Schaltungen verwendet werden können, wobei das Funktionsverhalten zumindest einige der Logikelemente oder ein Block aus Logikelementen in statischen und/oder dynamischer Weise einstellbar oder programmierbar ist.
  • 2. BESCHREIBUNG DES STANDS DER TECHNIK
  • Es wurden erhebliche Anstrengungen auf dem Gebiet der Mikroelektronik unternommen, um das Leistungsverhalten im Hinblick auf die Signalverarbeitung stetig zu verbessern, während gleichzeitig die gesamte Größe und die Leistungsaufnahme reduziert werden. Aktuell werden leistungsfähige Logikbauelemente, etwa Mikroprozessoren und dergleichen, auf der Grundlage fortgeschrittener CMOS-Techniken hergestellt, in denen P-Transistorelemente und N-Transistorelemente als Grundgerüst von Halbleiterbauelementen mit hohem Leistungsvermögen und geringer Leistungsaufnahme repräsentieren. Aufgrund der stets kleiner werdenden Abmessungen der Transistorelemente können immer mehr Funktionen in einem einzigen Halbleiterchip integriert werden, sodass sogar die Fähigkeit geschaffen wird, vollständige Systeme auf einem einzigen Chip herzustellen. Andererseits wird die Leistungsaufnahme komplexer Logikschaltungen stetig reduziert, indem beispielsweise die Betriebsspannung moderner Transistorelemente verringert wird, ohne jedoch die Schaltgeschwindigkeiten dieser Bauelemente im besonderen Maße negativ zu beeinflussen, sodass eine bemerkenswerte Rechenleistung selbst in Anwendungen mit geringer Leistungsaufnahme integriert werden kann, möglicherweise in Verbindung mit weiteren Ressourcen, etwa Sensorelementen, Analog-Digital-Wandlern und dergleichen. Auf diese Weise können äußerst komplexe Signalverarbeitungsfähigkeiten sogar für Systeme mit geringen Kosten bereitgestellt werden, die auf der Grundlage komplementärer Transistorelemente hergestellt werden.
  • Obwohl äußerst komplexe zentrale Recheneinheiten im Laufe der vergangenen Jahre entwickelt worden sind, wodurch die Möglichkeit geschaffen wird, nahezu jede beliebige gewünschte Rechenleistung für viele Arten von Anwendungen zu implementieren, gibt es dennoch ein ständiges Bestreben, die gesamte Rechenzeit zu reduzieren, wobei auch die Leistungsaufnahme verringert wird. Diese beiden Aspekte können für einen gegebenen Technologieknoten nicht gleichzeitig optimiert werden, da eine reduzierte Schaltzeit von Transistoren (und damit eine erhöhte Arbeitsgeschwindigkeit) typischerweise einhergeht mit erhöhten statischen und dynamischen Verlusten, wodurch die Leistungsaufnahme ansteigt.
  • Wenn beispielsweise eine hohe Rechenleistung für eine speziell definierte Rechnung in Verbindung mit einer insgesamt reduzierten Leistungsaufnahme erforderlich ist, kann eine anwendungsspezifische integrierte Schaltung so gestaltet werden, dass eine geeignet ausgebildete Hardware bereitgestellt wird, die für die in Betracht stehende Aufgabe speziell angepasst ist. Obwohl die Bereitstellung der speziell gestalteten integrierten Schaltung den Konflikt zwischen hohem Leistungsvermögen und geringer Leistungsaufnahme auflösen kann, ergibt sich unvermeidlich eine wesentliche Beeinträchtigung der Flexibilität, die mit einer derart speziell gestalteten integrierten Schaltung einhergeht, da die spezielle Gestaltung im Wesentlichen keine Änderung der speziell gestalteten Hardware der Schaltung zu einer späöteren Phase erlaubt. Um die Problematik einer verringerten Flexibilität von speziell gestalteten Hardwarekonfigurationen zu umgehen, die in Bezug auf eine spezielle Anwendung optimiert werden kann, wurden andere Konzepte in den vergangenen Jahrzehnten entwickelt, um eine Neukonfiguration der Hardware einer Schaltung zu ermöglichen, wenn eine Anpassung an geänderte Umstände erforderlich ist. Derartige konventionelle rekonfigurierbare Rechenlogikschaltungen schließen feldprogrammierbare Gatterarrays (FPGA) mit ein, die grundsätzlich eine höhere Flexibilität bei der Konfigurierung einer entsprechenden Hardwarekonfiguration durch geeignetes Verbinden entsprechender grundlegender Logikblöcke miteinander bieten, um somit der speziellen Anwendung zu genügen. Insbesondere auf dem Gebiet der Forschung und der Entwicklung kann eine wesentliche Verringerung der Kosten erreicht werden, indem vor feldprogrammierbare Gatterarrays verwendet werden, um die Herstellung gewisser Prototypen oder Produkte mit relativ geringer Anzahl zu ermöglichen. Generell ist der Marktanteil an feldprogrammierbaren Gatterarrays deutlich kleiner im Vergleich zu beispielsweise anwendungsspezifischen integrierten Schaltungen, da trotz der erhöhten Flexibilität von feldprogrammierbaren Gatterarrays eine geringere Leistungseffizienz und eine geringere Dichte an Rechenressourcen mit programmierbaren Gatterarrays einhergeht, da eine entsprechende aktuell eingerichtete Konfiguration in einem entsprechenden Speicherbereich gespeichert und implementiert werden muss, was für nicht-flüchtige Anwendungen das Implementieren einer nicht-flüchtigen Speichereinrichtung in die Schaltung des programmierbaren Gatterarrays erforderlich macht. Gegenwärtig werden große Anstrengungen unternommen, um die Vorteile einer rekonfigurierbaren Hardware in Verbindung mit konventionellen Logikschaltungen und nicht-flüchtigen Speichern zu kombinieren, um verbesserte Halbleiterbauelemente bereitzustellen, die eine spezielle Anpassung von Hardwarebereichen, beispielsweise von gewissen Logikblöcken, ermöglichen, die für spezielle Logikoperationen optimiert sind, ohne jedoch den großen zusätzlichen Aufwand bei der Vorprogrammierung der erforderlichen Hardwarekonfigurationen in nicht-flüchtigen Speichern zu erfordern, sodass das Einrichten der gewünschten Hardwarekonfiguration beim Einschalten eines speziellen Bauelements ermöglicht wird.
  • In einigen vorgeschlagenen Strategien können nicht-flüchtige Speicherelemente, etwa ferroelektrische Transistoren, Speichertransistoren auf der Grundlage von Ladungsträgerinjektion in Gates-Elektroden und dergleichen verwendet werden, um ein nicht-flüchtiges Speicherbauelement einzurichten, auf dessen Basis eine entsprechende Rekonfiguration von Hardware implementiert werden kann. Obwohl derartige Strategien sehr vielversprechend sind, um das Leistungsverhalten entsprechender nicht-flüchtiger Speicherbauelemente zu verbessern, wodurch ebenfalls das gesamte Leistungsvermögen entsprechender Systeme, einschließlich eines rekonfigurierbaren Logikbereichs erhöht wird, ist es dennoch so, dass eine weiter verbesserte Flexibilität und/oder eine erhöhte Logikdichte in dem rekonfigurierbaren Bereich entsprechender Halbleiterbauelemente erforderlich ist, um diesen Bauelementen eine höhere ökonomische Bedeutung zu verleihen.
  • Im Hinblick auf die zuvor beschriebene Situation betrifft die vorliegende Offenbarung Techniken zur Bereitstellung von rekonfigurierbaren oder programmierbaren Logikbauelementen, wobei die Auswirkungen eines oder mehrerer der oben erkannten Probleme vermieden oder zumindest reduziert werden.
  • Bekannt sind dabei aus US 4 161 038 A Speicherelemente mit ferroelektrischen Transistorstrukturen sowie aus US 5 923 184 A eine programmierbare Logik mit ferroelektrischen Transistoren. DE 10 2008 057 066 A1 lehrt eine wiederkonfigurierbare Halbleitervorrichtung mit einer Nanospeicherschicht.
  • ÜBERBLICK ÜBER DIE OFFENBARUNG
  • Das Folgende stellt einen vereinfachten Überblick über die Offenbarung dar, um ein grundlegendes Verständnis einiger Aspekte der Erfindung zu ermöglichen. Dieser Überblick ist keine erschöpfende Übersicht über die Erfindung. Im Allgemeinen beruht die vorliegende Offenbarung auf dem Konzept der Bereitstellung einer nicht-flüchtigen Funktion auf Ebene des grundlegenden Logikelements selbst, um die Logikdichte und/oder die Leistungsaufnahme und/oder die Flexibilität auf dem Gebiet rekonfigurierbarer oder programmierbarer Logikbauelemente zu verbessern. Dazu kann ein Logikelement, das im Prinzip das Funktionsverhalten eines Transistorelements hat, so bereitgestellt werden, dass eine Einstellung oder Verschiebung von Bauteileigenschaften möglich ist, um die Möglichkeit zur Programmierung der Signalantwort oder der Logikantwort eines einzigen Logikelements bereitzustellen, vorteilhafterweise in nicht-flüchtiger Weise, wodurch ein deutlich höheres Maß an „Feinheit“ zur Anpassung des gesamten Logikverhaltens eines entsprechenden kombinierten Blocks aus Logikelementen erreicht wird. In anschaulichen Ausführungsformen kann ein entsprechendes programmierbares oder einstellbares Logikelement auf der Grundlage des Konzepts eines ferroelektrischen Transistors eingerichtet werden, um die nicht-flüchtige Natur in individuellen Logikelementen einzurichten. Durch die Ausnutzung der ferroelektrischen Natur eines entsprechenden Transistorelements kann eine Neukonfiguration oder Umprogrammierung eines entsprechenden individuellen Logikelements in relativ kurzen Zeitintervallen erfolgen, wodurch die Möglichkeit einer dynamischen Anpassung der grundlegenden Hardwarekonfiguration eines Logikblocks geschaffen wird, während die „statische“ Natur der Programmierung auf der Grundlage des nicht-flüchtigen ferroelektrischen Zustands eines entsprechenden Transistorelements beibehalten werden kann, wobei der Zustand während des normalen Transistorbetriebs im Wesentlichen nicht beeinflusst wird. Folglich kann ein hohes Maß an Flexibilität erreicht werden, indem programmierbare oder einstellbare Bauteileigenschaften auf Basis einzelner Logikelemente bereitgestellt werden, während andererseits eine moderat hohe Logikdichte erreicht werden kann.
  • Erfindungsgemäß ist ein Logikelement bzw. ein Verfahren nach den Ansprüchen 1, 9 oder 14.
  • Figurenliste
  • Die Offenbarung kann mit Verweis auf die folgende Beschreibung in Verbindung mit den begleitenden Zeichnungen verstanden werden, in denen gleiche Bezugszeichen gleiche Elemente benennen, und in denen:
    • 1A in sehr schematischer Weise eine Querschnittsansicht eines ferroelektrischen Transistorelements, beispielsweise in einer N-Konfiguration, in einem speziellen polarisierten Zustand zeigt;
    • 1B schematisch eine Querschnittsansicht des Transistorelements in den invers polarisierten Zustand zeigt;
    • 1C schematisch ein typisches Verhalten des Transistorelements der 1A und 1B in dem entsprechenden polarisierten Zustand in einer im Wesentlichen idealisierten Weise zeigt;
    • 1D schematisch einen Graphen zeigt, der das Funktionsverhalten eines typischen ferroelektrischen Transistorelements zeigt, das auf der Grundlage gut etablierter Fertigugnstechniken basierend auf einer Gate-Länge von ungefähr 30 nm hergestellt ist, wobei die Drainströme für zwei unterschiedliche polarisierte Zustände gezeigt sind;
    • 2A eine schematische symbolische Darstellung eines Logikelements mit einem programmierbaren oder einstellbaren Funktionsverhalten ist, beispielsweise auf der Grundlage eines ferroelektrischen Materials, wobei das Logikelement transistorartige Eigenschaften gemäß anschaulichen Ausführungsformen zeigt;
    • 2B schematisch das Funktionsverhalten des Logikelements aus 2A in einem im Wesentlichen nicht-polarisierten Zustand zeigt, wodurch ein P-artiges Funktionsverhalten und ein N-artiges Funktionsverhalten gemäß anschaulichen Ausführungsformen kombiniert werden;
    • 2C schematisch das Funktionsverhalten zeigt, das auf der Grundlage eines ersten Polarisierungszustands eingestellt ist, wodurch im Wesentlichen ein P-artiges Funktionsverhalten des Logikelements gemäß anschaulichen Ausführungsformen erhalten wird;
    • 2D schematisch einen zweiten polarisierten Zustand zeigt, der invers zu dem ersten polarisierten Zustand ist, wodurch ein im Wesentlichen N-artiges Funktionsverhalten des Logikelements gemäß anschaulichen Ausführungsformen erreicht wird;
    • 3A schematisch eine Draufsicht eines Logikelements mit einer P-artigen Transistorstruktur und einer N-artigen Transistorstruktur zeigt, die elektrisch so verbunden sind, dass ein einziges Logikelement mit einem im Wesentlichen transistorartigen Funktionsverhalten geschaffen wird, das gemäß anschaulichen Ausführungsformen programmierbar oder einstellbar ist; und
    • 3B-3D schematisch entsprechende Querschnittsansichten des Logikelements der 3A zeigen, wobei dies entsprechend den jeweiligen Schnitten IIIB, IIIC und IIID noch weiteren anschaulichen Ausführungsformen dargestellt ist.
  • Obwohl der hierin offenbarte Gegenstand diversen Änderungen und alternativen Formen unterliegen kann, sind dennoch spezielle Ausführungsformen beispielhaft in den Zeichnungen gezeigt und hierin detailliert beschrieben.
  • DETAILLIERTE BESCHREIBUNG
  • Nachfolgend werden diverse anschauliche Ausführungsformen der Erfindung beschrieben. Aus Klarheitsgründen sind nicht alle Merkmale einer tatsächlichen Implementierung in dieser Beschreibung angegeben. Es ist jedoch zu beachten, dass bei der Entwicklung einer derartigen tatsächlichen Ausführungsform zahlreiche implementationsspezifische Entscheidungen getroffen werden müssen, um die speziellen Ziele, etwa die Verträglichkeit mit systemrelevanten und geschäftsrelevanten Rahmenbedingungen, zu erreichen, die sich von Implementierung zu Implementierung unterscheiden können. Ferner ist zu beachten, dass ein derartiger Entwicklungsaufwand komplex und zeitaufwendig sein kann, aber dennoch eine Routinemaßnahme darstellt für den Fachmann, der im Besitze dieser Offenbarung ist.
  • Die vorliegende Offenbarung wird nun mit Verweis auf die begleitenden Zeichnungen beschrieben. Diverse Strukturen, Systeme und Bauelemente sind in den Zeichnungen lediglich zum Zwecke der Erläuterung schematisch dargestellt und sollen die vorliegende Offenbarung nicht mit Details überfrachten, die dem Fachmann gut vertraut sind. Dennoch sind die angefügten Zeichnungen Teil des Inhalts, um anschauliche Beispiele der vorliegenden Offenbarung zu beschreiben und zu erläutern. Die Begriffe und Ausdrücke, die hierin verwendet werden, sollten so verstanden und interpretiert werden, dass sie eine Bedeutung haben, die mit dem Verständnis dieser Begriffe und Ausdrücke übereinstimmt, wie sie vom Fachmann verwendet werden. Es ist keine spezielle Definition eines Begriffs oder eines Ausdrucks beabsichtigt, d. h., eine Definition, die sich von der üblichen oder herkömmlichen Bedeutung, wie sie vom Fachmann verstanden wird, unterscheidet, wenn der Begriff oder der Ausdruck hierin in konsistenter Weise verwendet wird. Wenn ein Begriff oder ein Ausdruck eine spezielle Bedeutung haben soll, d. h., eine Bedeutung, die sich von derjenigen des Fachmanns unterscheidet, so wird eine derartige spezielle Definition explizit in der Beschreibung in definierender Weise angegeben, die direkt und unzweideutig die spezielle Definition für den Begriff oder ein Ausdruck festlegt.
  • Die vorliegende Offenbarung beruht auf dem Konzept, dass eine verbesserte Flexibilität bei der Konfigurierung eines Hardwarebereichs eines Halbleiterbauelements erreicht werden kann, indem programmierbare oder einstellbare Logikelemente bereitgestellt werden, die dann zu geeigneten Blöcken kombiniert werden können, um das gewünschte Funktionsverhalten bereitzustellen. In diesem Zusammenhang sollte beachtet werden, dass ein Logikelement, wie es hierin verwendet ist, als ein grundlegendes aktives Schaltungselement zu verstehen ist mit einem im Wesentlichen transistorartigen Funktionsverhalten, das bei Betrieb in einen im Wesentlichen geschalteten Betriebsmodus daher ein binäres Logikelement repräsentiert, das grundsätzlich zwei unterschiedliche Logikzustände hat. Wenn das Logikelement andererseits in einem nicht-geschalteten Betriebsmodus zu betreiben ist, beispielsweise in einem analogen Bereich einer Schaltung, kann dieses Element dennoch als Logikelement, beispielsweise im Vergleich zu einem Feldeffekttransistor, der in dem linearen Betrieb betrieben wird, bezeichnet werden, wobei gewisse Funktionen, etwa eine analoge Berechnung und dergleichen, ebenfalls als eine logische Operation betrachtet werden können, die von dem Logikelement der vorliegenden Offenbarung ausgeführt werden.
  • Unabhängig von dem Betriebsmodus des Logikelements, d. h. dem geschalteten Betriebsmodus oder einem analogen Betriebsmodus, kann das Funktionsverhalten des Logikelements auf der Grundlage des Konzepts der vorliegenden Offenbarung in einer nicht-flüchtigen Weise programmiert oder eingestellt werden, d. h., das programmierte oder eingestellte Funktionsverhalten bleibt im Wesentlichen gleich, selbst nach dem Abschalten des Logikelements und nach dem Wiedereinschalten in einer späteren Phase. Ferner ist ein „transistorartiges“ Funktionsverhalten im Zusammenhang von Feldeffekttransistoren zu verstehen, die typischerweise ein Kanalgebiet haben, dessen Leitverhalten wesentlich durch mindestens einen Steueranschluss, der typischerweise als die Gate-Elektrode bezeichnet wird, beeinflusst ist, wobei das entsprechende Kanalgebiet mit den entsprechenden Anschlüssen oder Elektrodengebieten, die typischerweise als Drain- und Source-Gebiete bezeichnet werden, in Kontakt ist, wobei häufig ein im Wesentlichen symmetrischer Transistoraufbau verwendet wird. Daher können die Begriffe „Drain“ und „Source“ auch durch das entsprechende Funktionsverhalten oder eine Verbindung zu einer gewissen Referenzspannung festgelegt sein. Auf der Grundlage dieser Definition ist das Logikelement der vorliegenden Offenbarung als ein Logikelement zu verstehen, das ein Kanalgebiet hat, das durch entsprechende Anschlüsse begrenzt ist, die beispielsweise als entsprechende Kanalanschlüsse oder als Drain- und Source-Gebiete bezeichnet werden, wenn dies angemessen ist. In anschaulichen hierin offenbarten Ausführungsformen kann das Funktionsverhalten des Logikelements so programmiert werden, dass das transistorartige Verhalten auf der Grundlage eines nicht-flüchtigen Mechanismus verschoben wird, beispielsweise wird in einigen anschaulichen Ausführungsformen die Polarisierung eines entsprechenden Materials in einer nicht-flüchtigen Weise geändert, sodass schließlich ein gewünschtes Funktionsverhalten erreicht wird. Beispielsweise kann in einigen anschaulichen Ausführungsformen das Logikelement so programmiert oder eingestellt werden, dass es ein P-artiges Funktionsverhalten in einem nicht-flüchtigen Bauteilzustand hat und ein N-artiges Funktionsverhalten zeigt, wenn es in einen anderen nicht-flüchtigen Bauteilzustand programmiert oder eingestellt ist. Beispielsweise können in einigen anschaulichen Ausführungsformen die Polarisierungszustände eines entsprechenden Materials ausgenutzt werden, um damit die jeweiligen nicht-flüchtigen Bauteilzustände einzustellen.
  • Wenn daher eine Hardwarekonfiguration ausgewählt wird, die zum Ausführen einer gewissen Aufgabe erforderlich ist, beispielsweise zum Ausführen einer Logikfunktion, die als Reaktion auf ein gewisses Eingangssignal erforderlich ist, können ein oder mehrere der programmierbaren Logikelemente der vorliegenden Offenbarung in einen entsprechenden Zustand programmiert werden, d. h. in ein entsprechendes Funktionsverhalten, um damit das gewünschte Antwortverhalten zu erreichen, beispielsweise durch Bereitstellung eines gewissen digitalen oder analogen Ausgangssignals. Das Programmieren oder das Einstellen des Logikelements kann in einer im Wesentlichen dynamischen Weise erreicht werden, d. h., beim Programmieren oder Umprogrammieren des Logikelements während des Betriebs der gesamten elektronischen Einrichtung, wobei eine relativ moderate dynamische Antwortzeit beim Einrichten einer gewünschten Hardwarekonfiguration erreicht werden kann, da Zeitdauern für das Programmieren oder Neuprogrammieren der Logikelemente typischerweise Millisekunden oder deutlich weniger betragen. Andererseits kann eine statische Konfiguration des Hardwareabschnitts aufgrund der nicht-flüchtigen Natur des Logikelements erreicht werden, sodass im Gegensatz zu vielen konventionellen Anordnungen, die gewünschte Hardwarekonfiguration unmittelbar nach dem Einschalten des entsprechenden elektronischen Geräts, das das programmierbare Logikelement enthält, verfügbar ist.
  • In einigen anschaulichen Ausführungsformen kann ein gewünschtes programmierbares oder einstellbares Funktionsverhalten des Logikelements auf der Grundlage einer Kombination ferroelektrischer Transistoren des P-Typs und des N-Typs erreicht werden, wobei die Schwellenspannung dieser Bauelemente in einer nicht-flüchtigen Weise eingestellt wird, indem ein gewisser Polarisierungszustand der ferroelektrischen Transistoren hervorgerufen wird. In anschaulichen Ausführungsformen kann eine Kombination dieser ferroelektrischen Transistoren innerhalb oder über dem aktiven Halbleitermaterial und in einer oder mehreren Ebenen eines entsprechenden Metallisierungssystems erreicht werden, wodurch die Notwendigkeit der Bereitstellung eines zusätzlichen Kontaktregimes vermieden wird. Auf diese Weise kann ein Kontaktelement, das auf zwei Transistorelementen mit ferroelektrischen Eigenschaften beruht, auf der Grundlage eines Flächenverbrauchs erhalten werden, der vergleichbar zu dem Flächenverbrauch zweier einzelner Transistorelemente ist, die beispielsweise auf der Grundlage von CMOS-Techniken hergestellt sind, wodurch eine erhöhte Logikdichte im Vergleich zu konventionellen Strategien bereitgestellt wird.
  • 1A zeigt eine schematische Querschnittsansicht eines Feldeffekttransistorelements 150, das im Weiteren einfach als ein Transistorelement bezeichnet wird, mit einem N-artigen Funktionsverhalten. Das heißt, das Transistorelement 150 kann ein Kanalgebiet 152 mit hauptsächlich negativen Ladungsträgern 157N aufweisen, das einen leitenden Kanal zwischen entsprechenden Kanalanschlüssen 156, 155 bilden kann. Der Einfachheit halber, und wie zuvor erläutert ist, können die entsprechenden Kanalanschlüsse 156, 155 auch als Source/Drain-Gebiete bezeichnet werden, wobei die entsprechende Funktion als ein Source oder ein Drain von dem Gesamtaufbau abhängen kann, in welchem das Transistorelement 150 eingesetzt wird. Der Leitungszustand des Kanalgebiets 152, das typischerweise in einem geeignet dotierten oder nicht-dotierten Halbleitermaterial 151 vorgesehen ist, kann durch eine Steuerelektrode 160 gesteuert werden, die typischerweise als eine Gate-Elektrode bezeichnet wird. Die Gate-Elektrode 160 kann mit einer geeigneten Steuerspannung mittels eines Gate-Anschlusses 161 verbunden werden. Um die erforderliche Steuerfunktion der Gate-Elektrode 160 zu erreichen, kann sie typischerweise ein leitendes Material 161 aufweisen, das auch im Weiteren als Elektrodenmaterial bezeichnet wird, das in Form eines stark dotierten Halbleitermaterials, in Form von Metall enthaltenden Materialien, oder einer Kombination davon, vorgesehen sein kann, wobei dies von dem gesamten Bauteilaufbau abhängt. Ferner kann ein dielektrisches Material 163 so vorgesehen sein, dass das Elektrodenmaterial 161 in Bezug auf das Kanalgebiet 152 elektrisch isoliert ist, wobei häufig gut etablierte dielektrische Materialien, etwa Siliziumdioxid, Siliziumnitrid, Siliziumoxynitrid und dergleichen, mit geeigneter Dicke verwendet werden können, um in Verbindung mit dem Elektrodenmaterial 161 das gewünschte Funktionsverhalten bereitzustellen. In anspruchsvollen Anwendungen kann ein dielektrisches Material mit großem ε häufig in Verbindung mit oder anstelle gut etablierter dielektrischer Materialien eingesetzt werden, wobei ein dielektrisches Material mit E als ein Material mit einer Dielektrizitätskonstante von 10 oder größer zu verstehen ist. Häufig können standardmäßige dielektrische Materialien, etwa Siliziumdioxid, Siliziumnitrid und Siliziumoxynitrid in Verbindung mit einem dielektrischem Material mit großem ε eingesetzt werden, um eine physikalische Dicke des dielektrischen Materials zu erhalten, die geeignet ist, Leckströme auf einem geringen Niveau zu halten, wobei dennoch eine erhöhte kapazitive Kopplung zwischen dem Elektrodenmaterial 161 und dem Kanalgebiet 162 geschaffen wird. Beispielsweise ist ein dielektrisches Material mit E auf der Grundlage von Hafniumoxid eines von vielen geeigneten Kandidaten, um eine hochkapazitive Struktur oder ein verbessertes Transistorverhalten einzurichten.
  • Ein polarisierbares Material 162 kann jedoch mit geeigneter Dicke und Position, beispielsweise unmittelbar über dem dielektrischen Material 163 oder als ein Bereich des dielektrischen Materials 163 vorgesehen sein, wobei das polarisierbare Material 162 eine geeignete Gitterstruktur mit mindestens zwei unterschiedlichen Konfigurationen hat, sodass auf unterschiedliche externe elektrische Felder unterschiedlich reagiert werden kann. Beispielsweise können viele ferroelektrische Materialien Kristalle mit Elementarzellen mit zwei optionalen Positionen eines oder mehrerer Atome in der Zelle bilden, sodass sie einen unterschiedlichen polarisierten Zustand in Abhängigkeit von den entsprechenden Gitterstellen zeigen. Das heißt, beim Anlegen eines externen elektrischen Feldes mit ausreichender Stärke gehen nahezu alle jeweiligen Basiszellen in einen der beiden optionalen Zustände über, wodurch insgesamt eine entsprechende Polarisierung hervorgerufen wird. Andererseits nehmen beim Invertieren des externen elektrischen Feldes im Wesentlichen alle entsprechenden Elementarzellen die andere Gitterkonfiguration ein, wodurch ein Zustand inverser Polarisierung repräsentiert wird. Beispielsweise können Materialien auf der Grundlage von Hafniumoxid häufig als ein polarisierbares Material an oder innerhalb des dielektrischen Materials 163 eingesetzt werden. Das Programmieren eines gewünschten polarisierten Zustands kann dann erreicht werden, indem eine ausreichend hohe Spannung an die Gate-Elektrodenstruktur 160 und an das Drain-Gebiet und/oder Source-Gebiet 153, 154 und/oder das Basismaterial 151 angelegt wird.
  • In 1A wird angenommen, dass das polarisierbare Material 162 der Einwirkung eines externen elektrischen Feldes mit ausreichender Stärke ausgesetzt worden ist, um Elementarzellen in der entsprechenden Richtung im Wesentlichen zu polarisieren und auch im Wesentlichen alle mikroskopischen Domänen mit ähnlicher Polarisation in Bezug auf das externe Feld auszurichten, wodurch ein polarisierter Zustand 164A hervorgerufen wird, der zur Anziehung der negativen Ladungsträger 157N in dem Kanalgebiet 152 führt. Für einen N-artigen Transistor, etwa den Transistor 150, kann der Polarisierungszustand 164A daher zu einer erhöhten Leitfähigkeit des Kanalgebiets 152 bei einer moderat geringen Spannung führen, die an die Gate-Elektrode 160 angelegt ist, im Vergleich zu einem Zustand, in welchem im Wesentlichen keine Polarisierung vorhanden ist, beispielsweise aufgrund einer im Wesentlichen gleichen Anzahl an Elementarzellen, wie in einem polarisierten Zustand und in dem entgegengesetzten Polarisierungszustand sind. Eine entsprechende Verschiebung der Leitfähigkeit des Kanalgebiets 152 kann typischerweise durch eine Verschiebung einer entsprechenden Schwellenspannung ausgedrückt werden. Die Schwellenspannung ist typischerweise eine entsprechende Gate/Drain-Spannung, bei der sich Leitfähigkeit in dem Kanalgebiet 152 aufbaut, was zu einer Zunahme eines Source/Drain-Stroms führt, wenn eine Verbindung zu einer geeigneten Spannung, etwa der Betriebsspannung des Transistors 150, besteht. Es sollte beachtet werden, dass während des normalen Betriebs, d. h. während einer Betriebsphase, in der entsprechende Spannungen zuverlässig unterhalb eines Pegels liegen, der erforderlich ist, um eine Änderung des Polarisierungszustands hervorzurufen, der Polarisierungszustand 164A im Wesentlichen beibehalten wird, sodass die zugehörige Schwellenspannung ebenfalls beibehalten wird, selbst wenn die Versorgungsspannung abgeschaltet wird und ein entsprechendes Bauelement mit der normalen Betriebsspannung zu einer späteren Zeit wieder eingeschaltet wird.
  • 1B zeigt schematisch eine Querschnittsansicht des Transistorelements 150, wobei ein inverser Polarisierungszustand 164B zu einem geeigneten Zeitpunkt hervorgerufen worden ist. Wie zuvor erläutert ist, kann dazu ein externes elektrisches Feld an das polarisierbare Material 162 angelegt werden, was typischerweise auf der Grundlage einer Spannung bewerkstelligt wird, die deutlich höher ist als die normale Betriebsspannung, wie zuvor erläutert ist. Der inverse polarisierte Zustand 164B führt zu einer Abstoßung der negativen Ladungsträger 157N (1A), während bewegliche positive Ladungsträger und/oder stationäre positive Ladungsträger 157P dem Kanalgebiet 152 bei einer gegebenen Gate-Spannung eine reduzierte Leitfähigkeit verleihen. Das heißt, in der in 1B gezeigten Konfiguration kann ein Einsetzen eines signifikanten Source/Drain-Stroms nur bei einer höheren Gate-Spannung im Vergleich zu einem im Wesentlichen nicht-polarisierten Zustand des Materials 162 oder im Vergleich zu den invers polarisierten Zustand 164A erfolgen. Daher ist eine entsprechende Schwellenspannung für die Konfiguration der 1B deutlich höher, wodurch ein deutlich anderes Betriebsverhalten des Transistorelements 150 erhalten wird, wenn dieser mit normaler Versorgungsspannung betrieben wird.
  • 1C zeigt schematisch ein idealisiertes Funktionsverhalten des Transistorelements 150, wobei die Kurve A die Antwort des Drain-Stroms des Bauelements 150 bei Erhöhung der Gate-Spannung repräsentiert. Wie zuvor erläutert ist, kann eine Schwellenspannung, die dem polarisierten Zustand 164A entspricht, zu einer Zunahme des Drain-Stroms führen, wenn die Gate-Spannung den entsprechenden Schwellenspannungswert erreicht. Eine weitere Zunahme der Gate-Spannung führt zu einer weiteren deutlichen Zunahme des Drain-Stroms, wobei schließlich ein im Wesentlichen gesättigter Drain-Strom erreicht wird. Wenn andererseits der Polarisierungszustand 164B betrachtet wird, wird die entsprechende Schwellenspannung deutlich höher sein, sodass bei Erhöhung der Gate-Spannung ein signifikanter Anstieg des Drain-Stroms bei der erhöhten Schwellenspannung beobachtet wird, wobei der Drain-Strom bei weiterer Zunahme der Gate-Spannung weiter ansteigt, wodurch schließlich der gesättigte Drain-Stromwert erhalten wird. Die Differenz der Schwellenspannungen und somit der Funktionsverhalten der Transistorelemente 150 kann vorteilhaft ausgenutzt werden, um ein Informationsbit in dem Transistorelement 150 zu speichern. Das heißt, wenn der Transistor 150 auf der Grundlage einer normalen Betriebsspannung betrieben wird und eine Gate-Spannung verwendet wird, die zwischen dem Intervall liegt, das durch die Schwellenspannung, die dem Polarisierungszustand 164A entspricht, und der Schwellenspannung liegt, die zu dem Polarisierungszustand 164B gehört, dann kann der Transistor 150 auf das entsprechende Einschalten und Ausschaltung der Gate-Spannung unterschiedlich reagieren. Beispielsweise führt in dem Zustand mit hoher Schwellenspannung, der durch die Kurve B gekennzeichnet ist, eine logische „1“ der Gate-Spannung, d. h., eine Gate-Spannung zwischen den zwei unterschiedlichen Schwellenspannungen, im Wesentlichen zu keinem Drain-Strom, während im Polarisierungszustand 164A, der durch die Kurve A bezeichnet ist, das Transistorelement 150 mit einem moderat hohen Drain-Strom antworten würde.
  • Folglich kann bei Anlegen eines elektrischen Feldes zum Programmieren die Schwellenspannung zwischen den beiden Werten, die den Polarisierungszuständen 164A und 164B entsprechend zugeordnet sind, verschoben werden, wobei die Differenz dieser Schwellenspannungen somit eine Bauteilcharakteristik, auch als ein „Speicherfenster“ (MW) bezeichnet, definiert, das die nicht-flüchtige Speicherung eines Bits an Information ermöglicht. Das Speicherfenster, das hier als 158 bezeichnet ist, kann somit eine Leistungseigenschaft des Bauelements 150 repräsentieren und kann ferner auch ein Kriterium zum Abschätzen der Zuverlässigkeit repräsentieren, da Fluktuationen in Bauteilverhalten durch eine geeignete Breite des Speicherfensters 158 aufgefangen werden können. Das heißt, die Schwellenspannungen des Transistorelements 150 können durch die gesamten Transistoreigenschaften bestimmt werden, etwa Transistorabmessungen, Materialien, Dotierstoffkonzentrationen und insbesondere durch die Eigenschaften des polarisierbaren Materials 162. Durch Auswahl der gewünschten Gestaltung derart, dass eine relativ breites Speicherfenster 158 erhalten wird, beeinflussen entsprechende Fluktuationen von diesen Transistoreigenschaften die Funktionsweise des Bauelements 150 nicht negativ, da für ein relativ breites Speicherfenster eine zuverlässige Unterscheidung zwischen dem Zustand mit niedriger Schwellenspannung und dem Zustand mit hoher Schwellenspannung gewährleistet ist.
  • 1D zeigt schematisch einen Graph des Funktionsverhaltens eines ferroelektrischen Transistorelements, das auf der Grundlage gegenwärtig verfügbarer Herstellungstechniken hergestellt ist, beispielsweise durch Implementieren eines Transistors in einem Siliziumbasismaterial, Anwenden einer SOI- (Silizium- oder Halbleiter-auf-Isolator-) Architektur oder einer Vollsubstratarchitektur mit einer Gate-Länge von ungefähr 30 nm. Andererseits können andere Bauteilmerkmale im Wesentlichen ähnlich zu entsprechenden Transistoreigenschaften von nicht-ferroelektrischen CMOS-Transistorelementen sein, wobei, beispielsweise Material auf Basis von Hafniumoxid in der Gate-Elektrode eingesetzt wird, wie zuvor in Zusammenhang mit der 1A erläutert ist, um unterschiedlich polarisierte Zustände bereitzustellen. Die Kurve A der 1D repräsentiert den Drain-Strom in Ampere für ein entsprechendes Bauelement, das in einem polarisierten Zustand ist, um damit eine niedrige Schwellenspannung zu erhalten, wie zuvor erläutert ist. Andererseits bezeichnet die Kurve B den Drain-Strom für einen polarisierten Zustand, der einem Zustand mit hoher Schwellenspannung entspricht, wie zuvor erläutert ist, wobei ersichtlich ist, dass beispielsweise unter Anwendung einer Versorgungsspannung von ungefähr 1 Volt als normale Betriebsspannung ein Speicherfenster 158 in der Größenordnung der Betriebsspannung erhalten werden kann. Folglich können gut etablierte CMOS-Fertigungstechniken bei der Herstellung ferroelektrischer Transistorelemente eingesetzt werden, die ein gewünschtes breites Speicherfenster haben, sodass zwei unterschiedliche Transistorzustände zur Speicherung eines Bits an Information zuverlässig eingerichtet werden können.
  • Gemäß der vorliegenden Offenbarung wurde erkannt, dass das grundlegende Betriebsverhalten eines nicht-flüchtigen Speichertransistorelements, etwa eines ferroelektrischen Transistorelements, verwendet werden kann, um einen normalen Transistorbetrieb auszuführen und zusätzlich darin Information bei Bedarf zu speichern, wobei die Informationsspeicherung in einer nicht-flüchtigen Weise bewerkstelligt wird. Da der normale Transistorbetrieb auf der Grundlage einer variablen Schwellenspannung abhängig von dem gewünschten Speicherzustand in zuverlässiger Weise nur schwer erreichbar ist, kann gemäß anschaulichen Ausführungsformen, die hierin offenbart sind, ein Logikelement so aufgebaut werden, dass ein N-artiges Verhalten mit einem P-artigen Verhalten kombiniert wird, wobei zusätzlich das nicht-flüchtige Funktionsverhalten beispielsweise auf der Grundlage unterschiedlicher Polarisierungszustände eingerichtet wird, wie zuvor erläutert ist, wodurch das Einstellen oder das Programmieren des grundlegenden Funktionsverhaltens ermöglicht wird, während zusätzlich die Möglichkeit geschaffen wird, die entsprechende Konfiguration in nicht-flüchtiger Weise zu speichern.
  • 2A zeigt schematisch eine symbolische Darstellung eines Logikelements 200, das ein transistorartiges Schaltungselement repräsentieren kann mit einem Kanalgebiet 252, das in einigen anschaulichen Ausführungsformen aus zwei unterschiedlichen Kanalgebieten 252P, 252N aufgebaut ist, die die jeweiligen Kanalgebiete eines P-artigen Transistorelements 250P und eines N-artigen Transistorelements 250N repräsentieren. Ferner kann das Logikelement 200 einen ersten Kanalanschluss 255, der mit einem Ende mit dem Kanalgebiet 252 verbunden ist, und einen zweiten Kanalanschluss 256 aufweisen, der mit dem anderen Ende mit dem Kanalgebiet 252 verbunden ist. In einer anschaulichen Ausführungsform kann der erste Kanalanschluss 255 einen Anschluss repräsentieren, der mit einem Drain/Source-Gebiet 253P und einem Drain/Source-Gebiet 253N des P-artigen Transistorelements 250P und des N-artigen Transistorelements 250N verbunden ist. In ähnlicher Weise kann das zweite Kanalgebiet 256 eine beliebige Art von Verbindung zu entsprechenden Source/Drain-Gebieten 254P, 254N entsprechend des P-artigen Transistorelements 250P und des N-artigen Transistorelements 250N repräsentieren.
  • Ferner kann das Bauelement 200 eine Steuerelektrode 260 aufweisen, die in geeigneter Weise ausgebildet und angeordnet ist, einen Stromfluss in dem Kanalgebiet 252 zu steuern. In einer anschaulichen Ausführungsform kann die Steuerelektrode 260 entsprechende Gate-Elektroden 260P, 260N des P-artigen Transistorelements 250P und entsprechend des N-artigen Transistorelements 250N repräsentieren. Ferner kann in einigen anschaulichen Ausführungsformen die Steuerelektrode 260 einen Mechanismus zur Speicherung von Information aufweisen, d. h. einen Mechanismus zum Variieren und Halten einer Schwellenspannung in einer nicht-flüchtigen Weise, beispielsweise auf der Grundlage eines ferroelektrischen Materials 262. Ferner ist zu beachten, dass die Steuerelektrode 260 beispielsweise in Form zweier Gate-Elektroden 260P, 260N ferner erforderliche Komponenten aufweisen kann, etwa ein dielektrisches Material, ein Elektrodenmaterial und dergleichen, wie es zum geeigneten Steuern des Stromflusses in dem Kanalgebiet 252 beim Anliegen einer entsprechenden Spannung an der Steuerelektrode 260 erforderlich ist.
  • Folglich kann in einigen anschaulichen Ausführungsformen das Logikelement 200 aus dem P-artigen Transistorelement 250P und dem N-artigen Transistorelement 250N aufgebaut sein, wobei ihre entsprechende Kanalgebiete 252P, 252N elektrisch parallel geschaltet sind, beispielsweise durch Verbinden der jeweiligen Drain/Source-Gebiete 253P, 253N und ihrer jeweiligen Source/Drain-Gebiete 254P, 254N als Parallelschaltung. Ferner können die Gate-Elektroden 260P, 260N parallel verbunden sein, beispielsweise durch Bereitstellen einer gemeinsamen Gate-Basiskonfiguration für die Transistorelemente 250P, 250N. Daher kann das Element 200 auf eine entsprechende Gate-Spannung und eine Betriebsspannung, die an die Anschlüsse 260, 255, 256 entsprechend angelegt sind, in der Art eines Transistors reagieren, wobei das Funktionsverhalten unter Anwendung des durch das Material 262 bereitgestellten Mechanismus eingestellt oder programmiert werden kann.
  • 2B zeigt schematisch ein Funktionsverhalten in einer schematischen und idealisierten Weise. Das heißt, die vertikale Achse in 2B repräsentiert einen entsprechenden Drain-Strom, der in dem Kanalgebiet 252 des Logikelements 200 der 2A fließt. Der Einfachheit halber ist der entsprechende Strom auch als ein Drain-Strom, ähnlich zu der Darstellung der 1C oder 1D gezeigt. Die horizontale Achse repräsentiert eine „Gate“-Spannung, d. h. eine Spannung, die an den Steueranschluss 260 angelegt ist, wodurch gemeinsam auf das Kanalgebiet 252 eingewirkt wird, selbst wenn dieses aus den zwei Kanalgebieten 252P, 252N aufgebaut ist.
  • Es sollte beachtet werden, dass die Gate-Spannung typischerweise als eine Spannung betrachtet wird, die zwischen einer Gate-Elektrode und einem Source-Anschluss eines Feldeffekttransistors angelegt wird. In der vorliegenden Offenbarung kann der Einfachheit halber einer der Kanalanschlüsse 255, 256, etwa der Anschluss 255, als ein „Drain“-Anschluss des Logikelements 200 betrachtet werden, während der andere der beiden Anschlüsse 255, 256, d. h. der Anschluss 256, als ein „Source“-Anschluss des Elements 200 betrachtet werden kann. Da in der 2A dargestellten Ausführungsform das Logikelement 200 das P-artige Transistorelement 250P und das N-artige Transistorelement 250N so aufweist, dass er die jeweiligen Kanalanschlüsse elektrisch miteinander verbunden sind, kann es geeignet sein, die Gate-Spannung des N-artigen Transistorelements 250N mit einem positiven Vorzeichen zu versehen, während eine positive Spannung an dem Anschluss 256 anliegt, d. h. an den „Source“-Anschluss 254N, der auch als ein Referenzpotenzial betrachtet werden kann. Wenn andererseits das Potenzial an dem Anschluss 256 höher ist im Vergleich zu dem Potenzial an der Steuerelektrode 260, d. h. an den Gate-Elektroden 260N, 260P, dann kann die entsprechende Gate-Spannung ein negatives Vorzeichen haben. In ähnlicher Weise kann eine Flussrichtung des Stroms in den Kanalgebieten 252 als positiv betrachtet werden, wenn Elektronen von dem Source-Gebiet 254N zu dem Drain-Gebiet 253N fließen, und die Richtung kann als negativ betrachtet werden, wenn die Flussrichtung negativer Ladungsträger von dem Drain-Gebiet 253N zu dem Source-Gebiet 254N gerichtet ist. Das Gleiche gilt für eine Stromflussrichtung in dem Kanalgebiet 252P. Das heißt, ein Fließen von negativen Ladungsträgern aus dem „Source“-Gebiet 254P zu dem „Drain“-Gebiet 253P kann durch ein negatives Vorzeichen dargestellt werden.
  • In dem Graph der 2B sei angenommen, dass ein im Wesentlichen „neutraler“ Zustand des nicht-flüchtigen Speichermechanismus eingerichtet ist. Wenn beispielsweise ein polarisierbares Material, etwa das Material 262, betrachtet wird, können die entsprechenden Polarisierungszustände beliebigerweise in einer beliebigen räumlichen Richtung verteilt sein, d. h. insbesondere in den Richtungen senkrecht zu den entsprechenden Kanalgebieten, wie beispielsweise in 1A, 1B durch die Polarisierungszustände 164A, 164B gezeigt ist, die Polarisierungszustände repräsentieren, die im Wesentlichen senkrecht zu dem entsprechenden Kanalgebiet 152 orientiert sind. Ferner sollte beachtet werden, dass die verbleibenden Eigenschaften des Logikelements 200, beispielsweise die Abmessungen, die Materialauswahl, Dotierstoffkonzentrationen des P-artigen Transistorelements 250P und des N-artigen Transistorelements 250N, so ausgewählt werden können, dass eine normale Betriebsspannung mit einem spezifizierten Wert, der als VDD angegeben ist, erhalten wird. Ferner sind die entsprechenden Schwellenspannungen in diesem im Wesentlichen nicht-polarisierten Zustand als 0,8 x VDD angesetzt. Wenn folglich die rechte Seite der 2B betrachtet wird, führt das Anlegen einer positiven Spannung an die Steuerelektrode 260 nicht zu einem wesentlichen ausgeprägten Drain-Strom, solange die angelegte „Gate“-Spannung unterhalb der Schwellenspannung für das N-artige Transistorelement 250N liegt. Andererseits liegt für das P-artige Transistorelement 250P, wie zuvor erläutert ist, die entsprechende Schwellenspannung bei ungefähr 0,8 x VDD, jedoch auf der negativen Seite der horizontalen Achse der 2B aufgrund der Konvention für das Vorzeichen entsprechender Spannungen, wie zuvor erläutert ist. Ferner kann in diesem Falle angenommen werden, dass die entsprechenden Schwellenspannungen der P-artigen Transistorelemente 250P und der N-artigen Transistorelemente 250N im Wesentlichen symmetrisch sind, d. h. im Wesentlichen gleich zueinander sind. Folglich kann bei weiterer Erhöhung der „Gate“-Spannung in der positiven Richtung und schließlich beim Erreichen der Schwellenspannung des N-artigen Transistorelements 250N eine deutliche Zunahme des Drain-Stroms beobachtet werden, wie dies für N-artiges Transistorelement typisch ist. Andererseits trägt das Kanalgebiet des P-artigen Transistorelements 250P nicht wesentlich zum Drain-Strom bei.
  • Bei Umkehrung der „Gate“-Spannung in das negative Gebiet, beispielsweise durch Invertieren der Potenziale, die den Anschlüssen 255, 256 zugeleitet sind, trägt der N-artige Teil des Logikelements 200, d. h. in der dargestellten Ausführungsform das N-artige Transistorelement 250N, im Wesentlichen nicht zu dem gesamten Drain-Strom im wesentlicher Weise bei, wobei beim Erreichen der Schwellenspannung des P-artigen Teils des Elements 200 ein entsprechender markanter Anstieg des Drain-Stroms in 2B in der negativen Richtung beobachtet werden kann, wie zuvor erläutert ist, wodurch ein im Wesentlichen P-artiges Funktionsverhalten bereitgestellt wird. Da ein P-artige Funktionsverhalten und N-artiges Funktionsverhalten innerhalb des Bereichs der normalen Betriebsspannung VDD erreicht werden können, wobei dies von der speziellen Polarität der jeweiligen „Drain/Source“-Spannung abhängt, können zwei entsprechende Sprünge der Leitfähigkeit beobachtet werden, was in vielen Fällen eine unerwünschte Eigenschaft ist. Daher kann in einigen anschaulichen Ausführungsformen der nicht-flüchtige Speichermechanismus vorteilhaft genutzt werden, um die entsprechenden Schwellenspannungen so zu verschieben, dass eine einzige Schwellenspannung innerhalb eines Fensters der normalen Betriebsspannung VDD erreicht wird, wodurch die Möglichkeit geschaffen wird, ein P-artiges Funktionsverhalten oder ein N-artiges Funktionsverhalten in Abhängigkeit von dem nicht-flüchtigen Speichermechanismus, beispielsweise dem Polarisierungszustand des Materials 262, zu erreichen. Beim Verschieben des gesamten Funktionsverhaltens des Logikelements 200 nach links in 2B kann die Schwellenspannung für das N-artige Funktionsverhalten herabgesetzt werden, während gleichzeitig die Schwellenspannung für das P-artige Funktionsverhalten aus dem verfügbaren Versorgungsspannungsfenster VDD „hinausgeschoben“ wird. Anders ausgedrückt, die Schwellenspannung des P-artigen Transistorelements 250P kann unter die negative Versorgungsspannung verschoben werden, die als Massepotenzial bezeichnet werden kann, oder das in 2B gemäß dem zuvor angegebenen Zuweisungen von Spannungen und ihren jeweiligen positiven und negativen Vorzeichen unter -VDD liegend bezeichnet werden kann. In ähnlicher Weise kann das gesamte Funktionsverhalten nach rechts verschoben werden, sodass die Schwellenspannung des N-artigen Transistorelements 250N so verschoben wird, dass es über VDD liegt, wodurch ebenfalls die Schwellenspannung des P-artigen Transistors 250P in die Nähe des Nullpunkts verschoben wird, sodass im Wesentlichen ein P-artiges Verhalten geschaffen wird. Folglich kann durch geeignetes Verschieben der jeweiligen Schwellenspannungen in einigen anschaulichen Ausführungsformen genau ein Schwellenwert innerhalb des entsprechenden VDD-Fensters wirksam sein, wodurch ein gut definiertes Funktionsverhalten des Logikelements 200 erreicht wird.
  • 2C zeigt schematisch eine Ansicht eines entsprechenden Polarisierungszustands des Logikelements 200, wenn entsprechende Bauteileigenschaften auf ungefähr die folgenden Werte eingestellt sind. Das Speicherfenster, etwa das Fenster 158 (1C) kann mittels entsprechender Fertigungsprozesse eingestellt werden, etwa durch Ionenimplantation oder durch eine andere Art der Anordnung einer entsprechenden Dotierstoffkonzentration in relevanten Transistorbereichen, und es kann ungefähr 1,0 VDD erhalten werden. Ferner kann der Fertigungsprozess so gesteuert werden, dass eine Schwellenspannung von ungefähr 0,8 VDD sowohl für ein N-artiges ferroelektrisches Transistorelement, als auch ein P-artiges ferroelektrisches Transistorelement, etwa die Transistorelemente 250P, 250N, erhalten wird. Die Schwellenspannung von 0,8 VDD kann einem im Wesentlichen neutralen Polarisierungszustand entsprechen, d. h., einem im Wesentlichen nicht-polarisierten Zustand, der auch als die natürlichen Schwellenspannungen der jeweiligen Transistorelemente bezeichnet werden kann. Beginnend mit dem im Wesentlichen neutralen Polarisierungszustand und mit einem Speicherfenster von ungefähr 1,0 VDD kann folglich eine entsprechende Verschiebung von ungefähr 0,5 VDD in jeder Richtung beim Polarisieren des entsprechenden polarisierbaren Materials in einen Polarisierungszustand erreicht werden, in welchem im Wesentlichen alle Elementarzellen in einer Richtung polarisiert sind, wie zuvor erläutert ist. In ähnlicher Weise kann eine Verschiebung der Schwellenspannungen um ungefähr 0,5 VDD in der anderen Richtung erreicht werden, indem der inverse Polarisierungszustand programmiert wird.
  • 2C zeigt den Polarisierungszustand des Logikelements 200, in welchem eine Rechtsverschiebung in 2B um ungefähr 0,5 VDD erreicht wird, wodurch die Schwellenspannung des N-artigen Transistorelements 250N über die Betriebsspannung VDD hinaus verschoben wird. Wie in 2C angegeben ist, beträgt somit die schließlich erhaltene Schwellenspannung für das N-artige Transistorelement 250N für den Polarisierungszustand, wie er gezeigt ist, der auch als ein erster Polarisierungszustand bezeichnet ist, ungefähr 1,3 VDD, während die Schwellenspannung für das P-artige Transistorelement 250P auf ungefähr -0,3 VDD verschoben wird. Die entsprechende Transistorcharakteristik, das heißt, der Drain-Strom in Bezug zu der „Gate“-Spannung, ist auf der rechten Seite der 2C gezeigt. Wie ersichtlich ist, repräsentiert die resultierende Konfiguration das Transistorverhalten eines P-artigen Transistorelements mit einer Schwellenspannung von -0,3 VDD, während die entsprechende Schwellenspannung des N-artigen Transistorelements 250N über VDD liegt, das heißt, sie liegt rechts von dem positiven Zweig des VDD-Fensters in 2C.
  • 2D zeigt schematisch das Logikelement 200 in dem Polarisierungszustand, der invers zu dem in 2C gezeigten Polarisierungszustand ist, wobei dieser inverse Polarisierungszustand als ein zweiter Polarisierungszustand bezeichnet werden kann. In diesem Falle kann mit Verweis auf 2B das Funktionsverhalten nach links verschoben werden, wodurch die Schwellenspannung unter die negative Versorgungsspannung verschoben wird, wobei zu beachten ist, dass eine negative Versorgungsspannung einer Umkehr der Spannungen der Drain- und Source-Gebiete oder der Kanalanschlüsse 255, 256 des Elements 200 entsprechen kann, wie die zuvor erläutert ist, während andererseits die Schwellenspannung des N-artigen Transistorelements 250N auf ungefähr 0,3 VDD verschoben wird. In diesem Falle wird ebenfalls ein gut definiertes Transistorverhalten innerhalb des VDD-Fensters erreicht, wobei das Verhältnis dem Funktionsverhalten eines N-Transistors entspricht.
  • Folglich kann das Logikelement 200 als ein P-artiges Transistorelement oder als ein N-artiges Transistorelement, abhängig von dem Polarisierungszustand des Materials 262 (2A) eingesetzt werden, wobei das entsprechende Funktionsverhalten in einer nicht-flüchtigen Weise aufgrund der Eigenschaften des entsprechenden polarisierbaren Materials 262 beibehalten wird. Wenn daher ein Logikblock oder ein beliebiger anderer Schaltungsblock konfiguriert wird, der aktuell das Funktionsverhalten eines P-artigen Transistorelementes erfordert, kann zu einer geeigneten Zeit der polarisierten Zustand des Logikelements 200 entsprechend ausgewählt werden, beispielsweise durch Anlegen einer geeigneten Programmierspannung, um den gewünschten Polarisierungszustand einzurichten. Es sollte beachtet werden, dass die entsprechende Programmierspannung typischerweise deutlich höher ist als die normale Betriebsspannung VDD, so dass der Polarisierungszustand, sobald er eingestellt ist, durch den normalen Betrieb des Transistorelements nicht wesentlich beeinflusst wird. Wenn andererseits das Funktionsverhalten eines N-artigen Transistorelementes für einen gewissen digitalen oder analogen Schaltungsblock erforderlich ist, kann der entsprechende inverse oder zweite Polarisierungszustand durch Anlegen der Programmierspannung mit umgekehrter Polarität hergestellt werden, wobei dieser Zustand dann ebenfalls während des normalen Betriebs des Logikelements 200 beibehalten wird.
  • Beim Einrichten einer gewissen Hardware-Konfiguration für einen speziellen Schaltungsblock durch Einstellen der jeweiligen Polarisierungszustände, kann somit ein gewünschtes Funktionsverhalten des betrachteten Schaltungsblocks erreicht werden, ohne dass eine Wiederherstellung dieses Zustands beim Einschalten des Schaltungsblockes erforderlich ist, wie es typischerweise in konventionellen programmierbaren Hardware-Konfigurationen der Fall ist. Daher ist ein deutlich geringerer Anteil an Steuerungsaufwand ausreichend, wenn rekonfigurierbare Logikelemente, etwa das Logikelement 200, eingesetzt werden und deren nichtflüchtiger Speichercharakter ausgenutzt wird.
  • 3A zeigt schematisch eine Draufsicht einer typischen Hardware-Konfiguration eines Logikelements 300, das im Wesentlichen das gleiche Funktionsverhalten aufweisen kann, wie es zuvor mit Verweis auf das Logikelement 200 beschrieben und im Zusammenhang der 2A-2D erläutert ist. Wie gezeigt, kann das Logikelement 300 ein P-artiges Transistorelement 350P und ein N-artiges Transistorelement 350N aufweisen, die durch eine geeignete Isolationsstruktur 301 getrennt sind, während beliebige elektrische Verbindungen, die zur Bildung des Logikelements 300 erforderlich sind, durch einen Bereich einer Kontakt- oder Metallisierungsebene 380 hergestellt werden.
  • 3B zeigt schematisch eine Querschnittsansicht entlang des Schnitts, der in 3A als IIIB angegeben ist, wodurch eine Querschnittsansicht des N-artigen Transistorelements 350N gezeigt ist. Wie dargestellt, kann ein Substrat vorgesehen sein, wobei der Einfachheit halber dessen grundlegendes Halbleitermaterial, das als 351 angegeben ist, so ausgebildet sein kann, dass es entsprechende Funktionsbereiche des Transistorelements 350N enthält. Das Basismaterial 351 kann ein beliebiges geeignetes Halbleitermaterial repräsentieren, etwa Silizium, Germanium, Silizium/Germanium, III-V-Halbleiter oder eine beliebige Verbindung davon. In dem Basismaterial 351 können geeignete Halbleitergebiete mit geeigneter Dotierstoffkonzentration und -profil vorgesehen sein, so dass entsprechende Arten von Transistorelementen gebildet werden können. Beispielsweise kann eine Halbleitergebiet 351N, das auch als ein Wannengebiet bezeichnet werden kann, so vorgesehen sein, dass es für das N-artige Transistorelement 350N geeignet ist.
  • Es sollte beachtet werden, dass die Darstellung des Transistorelements 350N dahingehend sehr schematisiert ist, dass mehrere unterschiedliche Transistorarchitekturen verwendet werden können, wobei dies von den entsprechenden Technologieknoten abhängt, der für die Herstellung eines entsprechenden Halbleiterbauelements anzuwenden ist. Beispielsweise kann das Gebiet 351N das Wannengebiet eines Transistors repräsentieren, der entsprechend einer Vollsubstrat-Architektur hergestellt ist, in der ein entsprechender PN-Übergang (nicht gezeigt) das Gebiet 351N von dem tiefer liegenden Basismaterial 351 trennt. In anderen Fällen kann eine SOI-Architektur verwendet sein, in der die Abgrenzung des Gebiets 351N in der Tiefenrichtung, das heißt, in 3B in der vertikalen Richtung, durch ein vergrabenes isolierendes Material (nicht gezeigt) erreicht wird. In noch anspruchsvolleren Fällen kann eine entsprechende SOI-Architektur in Form einer sogenannten „vollständig verarmten Konfiguration“ bereitgestellt werden, in der eine moderat dünne Halbleiterschicht als das Gebiet 351N vorgesehen ist, die keine oder im Wesentlichen keine Dotierung aufweist, um ein im Wesentlichen vollständig verarmtes Kanalgebiet 352N unter gewissen Betriebsbedingungen bereitzustellen. In diesem Falle können sich die entsprechenden Source- und Drain-Gebiete 354N, 353N bis zu dem entsprechenden vergrabenen isolierenden Material hinab erstrecken, während das Kanalgebiet 352N sich ebenfalls im Wesentlichen bis zu der vergrabenen isolierenden Schicht erstreckt. Es sollte beachtet werden, dass derartige vollständig verarmte Transistorarchitekturen typischerweise in anspruchsvollen Anwendungen eingesetzt werden, in denen ein hohes Leistungsvermögen bei geringer Leistungsaufnahme erforderlich ist. Ferner kann in anderen Transistorarchitekturen die im Wesentlichen ebene Konfiguration, wie sie für die Transistorelemente 350N, 350P angewendet ist, durch eine sogenannte „dreidimensionale Architektur“ ersetzt werden, in der zwei oder mehr Kanalgebiete in einer gefalteten Geometrie vorgesehen sind, die durch eine entsprechende Gate-Struktur gesteuert ist. Beispielsweise werden derartige dreidimensionalen Transistoren häufig als stegartige bzw. Fin-Feldeffekttransistoren bezeichnet.
  • Ferner kann die Gate-Elektrodenstruktur 360 so vorgesehen sein, dass eine effiziente Steuerung des Kanalgebiets 352N möglich ist, wie dies auch zuvor erläutert ist. Dazu kann die Gate-Elektrodenstruktur 360 ein Elektrodenmaterial 361N aufweisen, das ein beliebiges geeignetes dotiertes Halbleitermaterial und/oder speziell gestaltete Metall enthaltende Materialien und dergleichen repräsentieren kann. Ferner kann eine dielektrische Schicht 363N die Gate-Elektrodenstruktur 360 von der darunter liegenden Kanalgebiet 352N trennen. Die Materialzusammensetzung und die geometrische Dicke des dielektrischen Materials 363N, möglicherweise in Verbindung mit einem polarisierbaren Material 362, und in Verbindung mit den elektronischen Eigenschaften des Materials 361N können in geeigneter Weise so gewählt werden, dass die gewünschte Steuerbarkeit des Kanalgebiets 352N beim Anlegen einer speziellen Spannung an die Gate-Elektrodenstruktur 360 erreicht wird.
  • Beispielsweise kann in anspruchsvollen Anwendungen die dielektrische Schicht 363N so gestaltet sein, dass sie eine relativ hohe Kapazität zeigt, was typischerweise bewerkstelligt wird, indem ihre Dicke reduziert wird, während in anderen Fällen eine gewünschte minimale Dicke beibehalten wird, um Leckströme zu reduzieren, die durch Ladungsträger hervorgerufen werden können, die ausreichend Energie besitzen, um in das dielektrische Material 363N einzudringen oder dieses Material sogar zu durchdringen. Beispielsweise können gut etablierte dielektrische Materialien mit großem ε, möglicherweise in Verbindung mit einer dünnen Schicht aus konventionellen dielektrischen Materialien, in anspruchsvollen Anwendungen eingesetzt werden. In noch anderen Fällen können Siliziumdioxid, Siliziumnitrid, Siliziumoxynitrid und dergleichen verwendet werden, im Wesentlichen ohne die Verwendung aufwändiger dielektrischer Materialien mit großem ε. In ähnlicher Weise kann das polarisierbare Material 362 mit geeigneter Materialzusammensetzung und -dicke eingerichtet werden, um die nicht-flüchtigen Speichereigenschaften beim Einstellen eines gewünschten Polarisierungszustands des Materials 362 zu schaffen, wie zuvor erläutert ist. Beispielsweise können Materialien auf Basis von Hafniumoxid häufig für diesen Zweck eingesetzt werden, da diese Materialien auch im Zusammenhang von Gate-Schichten mit einem Dielektrikum mit großem ε verwendet werden und daher viele Prozesstechniken entwickelt worden sind, um entsprechende Materialschichten abzuscheiden und zu strukturieren.
  • Die Gate-Elektrodenstruktur 360 kann ferner Seitenwandabstandshalter 364, die beispielsweise aus einem beliebigen geeigneten dielektrischen Material in Einklang mit den gesamten Bauteilerfordernissen hergestellt sind, aufweisen.
  • Das Transistorelement 350N kann ferner eine Kontaktebene als Teil der gesamten Metallisierungsstruktur 380 aufweisen, wobei ein oder mehrere dielektrische Materialien 385 beliebige Komponenten des Transistorelements 350N, das in und über dem Basismaterial 351 ausgebildet ist, im Wesentlichen umschließen und passivieren. Beispielsweise werden Siliziumdioxid, Siliziumnitrid und dergleichen häufig für das dielektrische Material 385 verwendet. Metall enthaltende Kontaktelemente 381, 382 können vorgesehen sein und entsprechende Source- und Drain-Anschlüsse oder Kanalanschlüsse repräsentieren, die eine Verbindung zu entsprechend den Source- und Drain-Gebieten 354, 353N herstellen. Die Kontaktelemente 381, 382 können auf der Grundlage eines geeigneten Metall enthaltenden Materials so hergestellt sein, dass die gesamten Bauteilanforderungen erfüllt sind. Des Weiteren kann die Struktur 380 eine oder mehrere zusätzliche Metallschichten aufweisen, wobei in einigen anschaulichen Ausführungsformen eine erste Metallisierungsschicht durch ein geeignetes dielektrisches Material 386, das in Form eines dielektrischen Materials mit kleinem ε oder einem anderen geeigneten dielektrischen Material vorgesehen ist, in Verbindung mit entsprechenden Metallleitungen 383, 384 repräsentiert ist. Die Metallleitungen 383, 384 können in der Form eines gut leitenden Metalls, etwa Aluminium, Kupfer, Kupferlegierung und dergleichen, vorgesehen sein.
  • 3C zeigt schematisch das Logikelement 300 in einer Querschnittsansicht entsprechend dem Schnitt IIIC der 3A. Wie gezeigt, kann die Gate-Elektrodenstruktur 360 auf der Isolationsstruktur 301 ausgebildet sein und kann daher als ein verbindendes Basismaterial zwischen den Gate-Elektrodenstrukturen der Transistorelemente 350N und 350P dienen, wie in 3A dargestellt ist. Ferner kann ein Kontaktelement 387 in dem dielektrischen Material 385 ausgebildet sein und kann eine Verbindung zu der Gate-Elektrodenstruktur 360 herstellen.
  • 3D zeigt schematisch eine Querschnittsansicht des P-artigen Transistorelements 350P entlang des Schnitts IIID in 3A. Grundsätzlich kann das P-artige Transistorelement 350P einen ähnlichen Aufbau wie das Transistorelement 350N haben, wobei jedoch die Art der Dotierung typischerweise invertiert ist im Vergleich zu den entsprechenden dotierten Bereichen des Transistorelements 350N. Ferner können die gesamten lateralen Abmessungen in der Transistorbreitenrichtung, das heißt, in 3A in der horizontalen Richtung, unterschiedlich sein für die beiden Arten von Transistorelementen. Somit kann das Transistorelement 350P ein entsprechendes Halbleitergebiet 351P aufweisen, das auf dem Basismaterial 351 ausgebildet ist derart, dass es die erforderlichen Eigenschaften in Bezug auf die Dotierstoffkonzentration und Dotierstoffprofil zeigt, wie dies auch zuvor mit Bezug zu dem Gebiet 351N erläutert ist. Ferner können Source- und Drain-Gebiete 354P, 353P so vorgesehen sein, dass sie ein Kanalgebiet 352P lateral einschließen, das wiederum auf der Grundlage der Gate-Elektrodenstruktur 360 steuerbar ist, die grundsätzlich den gleichen Aufbau wie die Elektrodenstruktur 360 des Transistorelements 350N aufweisen kann, mit Ausnahme einiger Komponenten, etwa dem Elektrodenmaterial 361P und der Gate-Dielektrikumsschicht 363P, wenn anspruchsvolle Anwendungen betrachtet werden. Beispielsweise kann das Material 361 P ein stark dotiertes Halbleitermaterial sein, wobei die Art des Dotierstoffs sich von der Art des Dotierstoffs in der Gate-Elektrodenstruktur 360N des Transistorelements 350N unterscheiden kann. In ähnlicher Weise kann, bei Betrachtung aufwändiger dielektrischer Materialien mit großem ε die dielektrische Schicht 363P eine Materialzusammensetzung haben, die sich von der Materialzusammensetzung der dielektrischen Schicht 363N des Transistorelements 350N unterscheidet.
  • Ferner kann die dielektrische Schicht 385 so vorgesehen sein, dass sie weitere Transistorkomponenten umschließt und passiviert, wobei die Source- und Drain-Gebiete 354P, 353P durch entsprechende Kontaktelemente 389, 388 entsprechend kontaktiert werden. Ferner können die Metallleitungen 383, 384 in dem dielektrischen Material 386 so vorgesehen sein, dass sie entsprechend eine Verbindung zu den Kontaktelementen 389, 388 herstellen.
  • Wie aus den 3A-3D ersichtlich ist, kann die Gate-Elektrodenstruktur 360 als eine im Wesentlichen zusammenhängende Struktur vorgesehen sein, wobei die Zusammensetzung zumindest einiger Bereiche sich für die Transistorelemente 350P, 350N unterscheiden kann, wodurch ein gemeinsamer Steuerungsmechanismus für die entsprechenden Kanalgebiete 352N, 352P bereitgestellt wird. In ähnlicher Weise sind die Gebiete 354N und 354P einerseits und die Gebiete 353N und 353P andererseits elektrisch miteinander verbunden, wodurch die entsprechenden Kanalgebiete 352N, 352P elektrisch parallel geschaltet sind. Das heißt, mittels der Metallleitung 383 kann eine entsprechende Spannung oder ein Potential an die entsprechenden „Source“-Gebiete 354N, 354P angelegt werden, so dass die Metallleitungen 383 als ein Kanalanschluss der Bauelements 300 betrachtet werden können. In ähnlicher Weise können die „Drain“-Gebiete 353N, 353P eine gemeinsame Spannung oder ein Potential mittels der Metallleitungen 384 aufnehmen, die daher als ein weiterer Kanalanschluss des Elements 300 betrachtet werden können. Durch Anlegen einer Steuerspannung an das Kontaktelement 387 (3C) und durch Anlegen der normalen Versorgungsspannung zwischen den Metallleitungen 383 und 384 kann das Logikelement 300 in einer Weise betrieben werden, wie sie zuvor mit Verweis auf 2A-2D erläutert ist.
  • Es sollte beachtet werden, dass die Halbleitergebiete 351 N, 351P in geeigneter Weise mit einem entsprechenden Referenzpotential, etwa Massepotential, zu verbinden sind, wobei dies von der gesamten Transistorarchitektur abhängt. Während des Anlegens einer Programmierspannung zwischen der Gate-Elektrodenstruktur 360 und den Source- und Drain-Gebieten und/oder den jeweiligen Halbleitergebieten 351N, 351P können die Polarisierungszustände des Materials 362 gemeinsam für das N-artige Transistorelement 350N und das P-artige Transistorelement 350P eingestellt werden.
  • Das in den 3A-3D gezeigte Logikelement 300 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Das Basismaterial 351 wird in Form eines geeigneten Substratmaterials bereitgestellt oder kann gemäß gut etablierten Prozesstechniken hergestellt werden, etwa durch epitaktische Aufwachstechniken und dergleichen. Die Halbleitergebiete 351N, 351P können bei Bedarf in einer beliebigen geeigneten Fertigungsphase hergestellt werden, beispielsweise durch Ausführen einer lonenimplantations-Prozesssequenz und dergleichen. Ferner kann die Isolationsstruktur 301, beispielsweise in Form einer flachen Grabenisolation, vor oder nach dem Bereitstellen der Halbleitergebiete 351N, 351P gebildet werden. Dazu können gut etablierte Prozesstechniken, etwa die Herstellung eines Grabens, das Auffüllen des Grabens mit geeigneten dielektrischen Materialien und das Entfernen von überschüssigen Materialien, gebildet werden. Anschließend kann die Gate-Elektrodenstruktur 360 auf der Grundlage gut etablierter Lithographie- und Strukturierungsstrategien so hergestellt werden, dass die gewünschte laterale Abmessung der Struktur 360 entsprechend den gesamt Bauteilerfordernissen erhalten wird. Abhängig von der Komplexität der Gate-Elektrodenstruktur 360 kann eine entsprechende Prozesssequenz zur Herstellung eines oder mehrerer Materialien der dielektrischen Schichten 363N, 363P erforderlich sein, woran sich das Abscheiden und Behandlung des Materials 362 anschließen. Danach wird ein geeignetes Elektrodenmaterial abgeschieden und kann über dem Gebiet 351P im Vergleich zu dem Gebiet 351N unterschiedlich behandelt werden.
  • Nach dem Strukturieren des resultierenden Schichtstapels können entsprechende Implantationsprozesse und/oder epitaktische Aufwachsprozesse in Verbindung mit anderen Prozessen, etwa Ätzprozessen, angewendet werden, um entsprechende Drain- und Source-Gebiete mit dem geeigneten lateralen und vertikalen Dotierstoffprofil zu bilden . Es sollte beachtet werden, dass während des Prozesses zur Herstellung der Halbleitergebiete 351 N, 351 P und/oder während des Prozesses zur Bereitstellung der gewünschten lateralen und vertikalen Dotierstoffprofile der jeweiligen Drain- und Source-Gebiete ebenfalls die Schwellenspannungseigenschaften typischerweise eingestellt werden. Das heißt, in Verbindung mit den gesamten Bauteilabmessungen können die Transistoreigenschaften auf der Grundlage entsprechender Dotierstoffprofile eingestellt werden, wovon zumindest einige auf der Grundlage von Implantationsprozessen festgelegt werden, und sie können in geeigneter Weise so angewendet werden, dass das grundlegende Funktionsverhalten, beispielsweise die jeweiligen Schwellenspannungen der Transistorelemente 350N, 350P und der entsprechende Bereich der anwendbaren Betriebsspannungen festgelegt werden. In ähnlicher Weise kann das Speicherfenster für die unterschiedlichen Polarisierungszustände des Materials 362 auf der Grundlage gewisser Prozesse eingestellt werden, etwa durch Abscheidung, Ausheiztechniken und dergleichen, wenn das Material 362 in Verbindung mit den darunter liegenden dielektrischen Schichten 363N, 363P gebildet wird. Dazu können entsprechende gut etablierte Prozesstechniken eingesetzt werden, wie sie auch in entsprechenden CMOS-Fertigungsstrategien angewendet werden.
  • Anschließend kann die Struktur 380 hergestellt werden, indem beispielsweise durch das eine oder die mehreren dielektrischen Materialien 385 abgeschieden und so strukturiert werden, dass Öffnungen für die entsprechenden Kontaktelemente 381, 382, 387, 388, 389 gebildet werden, die nachfolgend mit einem geeigneten leitfähigen Material gefüllt werden. Dazu werden gut etablierte Abscheide-, Strukturierungs- und Einebnungstechniken eingesetzt. Anschließend kann das dielektrische Material 386 hergestellt und so strukturiert werden, dass entsprechende Gräben gebildet werden, die den Metallleitungen 383, 384 entsprechen, die dann mit einem geeigneten Material, etwa Kupfer und dergleichen, gefüllt werden, was auf der Grundlage gut etablierter Abscheidetechniken erreicht werden kann, etwa durch elektrochemische Abscheidung und dergleichen.
  • Es gilt also: die vorliegende Offenbarung stellt Logikelemente bereit, die ein transistorartiges Funktionsverhalten zeigen, das in einer nicht-flüchtigen Weise einstellbar oder programmierbar ist. In anschaulichen hierin offenbarten Ausführungsformen kann das Logikelement auf der Grundlage eines P-artigen ferroelektrischen Transistorelements und eines N-artigen ferroelektrischen Transistorelements gebildet werden, die parallel geschaltet sind, so dass eine gemeinsame Steuerelektrode und elektrisch parallele Kanalgebiete geschaffen werden, die von entsprechenden Kanalanschlüssen kontaktiert werden. Das Funktionsverhalten der Kanalgebiete kann gemeinsam auf der Grundlage eines ferroelektrischen Materials eingestellt werden, das in den Gate-Elektrodenstrukturen des P-artigen und des N-artigen Transistorelements vorgesehen ist, wobei grundlegende Eigenschaften, etwa entsprechende Schwellenspannungen dieser Transistorelemente, auf der Grundlage von „Masken-programmierbaren“ Strategien eingestellt werden können, etwa Implantation von Dotierstoffen auf der Grundlage entsprechender Implantationsmasken, um beispielsweise die entsprechenden Schwellenspannungen für individuelle Elemente oder ganze Funktionsblöcke entsprechend den gesamten Prozesserfordernissen einzustellen.
  • Andererseits kann eine entsprechende Verschiebung von Schwellenspannungen erreicht werden, indem ein entsprechender Polarisierungszustand eines Logikelements eingestellt wird, indem eine geeignete Programmierspannung angelegt wird, wobei eine eingerichtete Verschiebung von Schwellenspannungen in einer nicht-flüchtigen Weise beibehalten werden kann. Es sollte beachtet werden, dass die „dynamische“ Verschiebung von Schwellenspannungen erreicht werden kann, indem das jeweilige polarisierbare Material im Wesentlichen vollständig polarisiert wird, während in anderen Fällen ein zwischenstufliches Funktionsverhalten eingestellt werden kann, indem lediglich ein spezieller Anteil des polarisierbaren Materials polarisiert wird, wodurch eine im Wesentlichen kontinuierliche Verschiebung der jeweiligen Schwellenspannungen möglich ist. Mit Verweis auf 2B kann beispielsweise eine vollständige Polarisation eines entsprechenden Logikelements, etwa des Elements 200, 300 zu einer entsprechenden Verschiebung der Schwellenspannungen so führen, dass nur eine Schwellenspannung innerhalb des verfügbaren VDD-Bereichs liegt, so dass entweder ein P-artiges Verhalten oder ein N-artiges Verhalten hervorgerufen wird. In anderen Fällen kann eine Teilpolarisierung in einer entsprechenden Verschiebung von Schwellenspannungen resultieren, wobei eine der Schwellenspannungen an einem ersten gewünschten Sollwert liegt, während die andere Schwellenspannung an einem zweiten Sollwert liegt, der beispielsweise näher an der Betriebsspannung VDD liegt, wodurch ein deutlich unterschiedliches transistorartiges Funktionsverhalten erreicht wird, wenn dies für gewisse digitale oder analoge Operationen als geeignet erachtet wird.
  • Die entsprechende Einstellung oder Programmierung des Funktionsverhaltens des Logikelements kann daher eine Konfiguration eines Blocks aus Logikelementen entsprechend den speziellen Erfordernissen ermöglichen, wobei eine entsprechende Neukonfiguration in dynamischer oder statischer Weise erreicht werden kann. Insbesondere kann eine entsprechende Hardware-Konfiguration in einer nicht-flüchtigen Weise auf der Grundlage der Logikelemente selbst gespeichert werden, ohne dass zusätzliche Speicherkapazitäten erforderlich sind, wie dies typischerweise in konventionellen Vorgehensweisen der Fall ist.
  • Die speziellen zuvor offenbarten Ausführungsformen sind nur anschaulicher Natur, da die Erfindung auf unterschiedliche, aber äquivalente Weisen, die sich für den Fachmann im Lichte der Lehren hierin ergeben, modifiziert und umgesetzt werden kann. Beispielsweise können die zuvor dargelegten Prozessschritte in einer anderen Reihenfolge ausgeführt werden. Des Weiteren ist keine Beschränkung auf Details des Aufbaus oder der Gestaltung, wie sie hierin gezeigt sind, beabsichtigt, sofern dies nicht in den nachfolgenden Patentansprüchen beschrieben ist. Selbstverständlich kann abhängig von der genauen Ausdrucksweise in den Ansprüchen eine geordnete Reihenfolge derartiger Prozesse erforderlich sein oder nicht.

Claims (16)

  1. Programmierbares Logikelement (200, 300), mit einem P-artigen ferroelektrischen Transistorelement (250P, 350P) mit einem Gate-Anschluss und einem ersten und einem zweiten Kanalanschluss (255, 256), und einem N-artigen ferroelektrischen Transistorelement (250N, 350N) mit einem Gate-Anschluss und einem ersten und einem zweiten Kanalanschluss (255, 256), wobei der Gate-Anschluss, der erste Kanalanschluss und der zweite Kanalanschluss (255, 256) des P-artigen ferroelektrischen Transistorelements (250P, 350P) elektrisch parallel mit entsprechend dem Gate-Anschluss, dem ersten Kanalanschluss und dem zweiten Kanalanschlusses (255, 256) des N-artigen ferroelektrischen Transistorelements (250N, 350N) verbunden sind; wobei eine Schwellenspannung des P-artigen ferroelektrischen Transistorelements (250P, 350P) und eine Schwellenspannung des N-artigen ferroelektrischen Transistorelements (250N, 350N) in einem nicht-polarisierten Zustand im Wesentlichen symmetrisch zueinander sind; und wobei Basiswerte der Schwellenspannungen des P-artigen ferroelektrischen Transistorelements (250P, 350P) und des N-artigen ferroelektrischen Transistorelements (250N, 350N) durch Einstellen eines Dotierprofils des P-artigen Transistorelements (250P, 350P) und des N-artigen Transistorelements (250N, 350N) bestimmt werden und wobei die entsprechenden Schwellenspannungen im nicht-polarisierten Zustand bei ungefähr 80 Prozent einer normalen Betriebsspannung liegen.
  2. Programmierbares Logikelement (200, 300) nach Anspruch 1, wobei das Logikelement ein P-artiges Funktionsverhalten hat, wenn das P-artige ferroelektrische Transistorelement (250P, 350P) und das N-artige ferroelektrische Transistorelement (250N, 350N) in einem ersten polarisierten Zustand sind.
  3. Programmierbares Logikelement (200, 300) nach Anspruch 2, wobei das Logikelement ein N-artiges Funktionsverhalten hat, wenn das P-artige ferroelektrische Transistorelement (250P, 350P) und das N-artige ferroelektrische Transistorelement (250N, 350N) in einem zweiten polarisierten Zustand sind, der invers zu dem ersten polarisierten Zustand ist.
  4. Programmierbares Logikelement (200, 300) nach Anspruch 3, wobei die Schwellenspannung des P-artigen ferroelektrischen Transistorelements (250P, 350P) in dem nicht-polarisierten Zustand geeignet ist, auf einen Pegel verschoben zu werden, der niedriger ist als eine negative Versorgungsspannung, wenn das P-artige ferroelektrische Transistorelement (250P, 350P) in dem zweiten polarisierten Zustand polarisiert ist.
  5. Programmierbares Logikelement (200, 300) nach Anspruch 4, wobei die Schwellenspannung des P-artigen ferroelektrischen Transistorelements (250P, 350P) in dem nicht-polarisierten Zustand ferner geeignet ist, auf eine gewünschte P-artige Betriebsschwellenspannung verschoben zu werden, wenn das P-artige ferroelektrische Transistorelement (250P, 350P) in dem ersten polarisierten Zustand ist.
  6. Programmierbares Logikelement (200, 300) nach Anspruch 3, wobei die Schwellenspannung des N-artigen ferroelektrischen Transistorelements (250N, 350N) in dem nicht-polarisierten Zustand geeignet ist, auf eine gewünschte N-artige Schwellenspannung verschoben zu werden, wenn das N-artige ferroelektrische Transistorelement (250N, 350N) in dem zweiten polarisierten Zustand polarisiert ist.
  7. Programmierbares Logikelement (200, 300) nach Anspruch 6, wobei die Schwellenspannung des N-artigen ferroelektrischen Transistorelements (250N, 350N) in dem nicht-polarisierten Zustand ferner geeignet ist, über eine positive Versorgungsspannung hinaus verschoben zu werden, wenn das N-artige ferroelektrische Transistorelement (250N, 350N) in dem ersten polarisierten Zustand polarisiert ist.
  8. Programmierbares Logikelement (200, 300) nach Anspruch 1, wobei das P-artige ferroelektrische Transistorelement (250P, 350P) und das N-artige ferroelektrische Transistorelement (250N, 350N) in einer Halbleiterschicht eines Halbleiterbauelements vorgesehen sind, die durch eine Isolationsstruktur voneinander getrennt ist.
  9. Transistorartiges Schaltungselement (200, 300) in einem Halbleiterbauelement, mit einem P-artigen ferroelektrischen Transistorelement (250P, 350P); einem N-artigen ferroelektrischen Transistorelement (250N, 350N): wobei eine Schwellenspannung des P-artigen ferroelektrischen Transistorelements (250P, 350P) und eine Schwellenspannung des N-artigen ferroelektrischen Transistorelements (250N, 350N) in einem nicht-polarisierten Zustand im Wesentlichen symmetrisch zueinander sind und wobei Basiswerte der Schwellenspannungen des P-artigen ferroelektrischen Transistorelements (250P, 350P) und des N-artigen ferroelektrischen Transistorelements (250N, 350N) durch Einstellen eines Dotierprofils des P-artigen ferroelektrischen Transistorelements (250P, 350P) und des N-artigen ferroelektrischen Transistorelements (250N, 350N) bestimmt werden und wobei die entsprechenden Schwellenspannungen im nicht-polarisierten Zustand bei ungefähr 80 Prozent einer normalen Betriebsspannung liegen: einem Kanalgebiet (252, 352), das mit seinem einen Ende mit einem ersten Kanalanschluss (255) und mit seinem zweiten Ende mit einem zweiten Kanalanschluss (256) verbunden ist; und einer Steuerelektrode (260), die so ausgebildet ist, dass die Steuerung des Stromflusses durch das Kanalgebiet (252, 352) ermöglicht wird, wobei das transistorartige Schaltungselement (200, 300) ausgebildet ist, eine Schwellenspannung zu haben, die geeignet ist, um verschoben zu werden auf: einen ersten Wert, bei welchem das transistorartige Schaltungselement (200, 300) ein im Wesentlichen P-artiges charakteristisches Stromflussverhalten in dem Kanalgebiet (252, 352) zeigt; und einen zweiten Wert, bei welchem das transistorartige Schaltungselement (200, 300) ein im Wesentlichen N-artiges charakteristisches Stromflussverhalten zeigt.
  10. Transistorartiges Schaltungselement (200, 300) nach Anspruch 9, wobei das transistorartige Schaltungselement ferner ausgebildet ist, ein Verschieben der Schwellenspannung auf den ersten und den zweiten Wert zu ermöglichen, indem ein erster polarisierter Zustand und entsprechend ein zweiter polarisierter Zustand in der Steuerelektrode (260) hergestellt werden.
  11. Transistorartiges Schaltungselement (200, 300) nach Anspruch 10, wobei ein erstes Kanalgebiet (252P) des P-artigen ferroelektrischen Transistorelements (250P, 350P) parallel mit einem zweiten Kanalgebiet (252N) des N-artigen ferroelektrischen Transistorelements (250N, 350N) so verbunden ist, dass das Kanalgebiet (252) gebildet ist.
  12. Transistorartiges Schaltungselement (200, 300) nach Anspruch 11, wobei ein erster Kanalanschluss und ein zweiter Kanalanschluss des P-artigen ferroelektrischen Transistorelements (250P, 350P) parallel mit einem ersten Kanalanschluss und einem zweiten Kanalanschluss des N-artigen ferroelektrischen Transistorelements (250N, 350N) derart verbunden sind, dass der erste und der zweite Kanalanschlüsse (255, 256) des Schaltungselements gebildet sind.
  13. Transistorartiges Schaltungselement (200, 300) nach Anspruch 10, wobei das P-artige ferroelektrische Transistorelement (250P, 350P) und das N-artige ferroelektrische Transistorelement (250N, 350N) ausgebildet sind, entsprechend eine erste und eine zweite Schwellenspannung aufzuweisen, die über entsprechend eine negative und eine positive Betriebsspannung hinaus verschiebbar sind.
  14. Verfahren zum Betreiben eines Logikelements (200, 300), wobei das Verfahren umfasst paralleles Verbinden eines P-artigen Transistorelements (250P, 350P) und eines N-artigen Transistorelements (250N, 350N), wobei eine erste Schwellenspannung des P-artigen Transistorelements (250P, 350P) und eine zweite Schwellenspannung des N-artigen Transistorelements (250N, 350N) in einem nicht-polarisierten Zustand im Wesentlichen symmetrisch zueinander sind; Betreiben des parallel verbundenen P-artigen Transistorelements (250P, 350P) und des N-artigen Transistorelements (250N, 350N) auf der Grundlage eines gemeinsamen Steuersignals; Einstellen einer Stromcharakteristik des parallel verbundenen P-artigen Transistorelements (250P, 350P) und des N-artigen Transistorelements (250N, 350N) durch gemeinsames Verschieben der ersten Schwellenspannung und der zweiten Schwellenspannung; und Einstellen von Basiswerten der ersten und zweiten Schwellenspannung durch Einstellen eines Dotierprofils des P-artigen Transistorelements (250P, 350P) und des N-artigen Transistorelements (250N, 350N), wobei die entsprechenden Schwellenspannungen im nicht-polarisierten Zustand bei ungefähr 80 Prozent einer normalen Betriebsspannung liegen.
  15. Verfahren nach Anspruch 14, wobei die Stromcharakteristik in einer nicht-flüchtigen Weise eingestellt wird.
  16. Verfahren nach Anspruch 15, wobei Einstellen der Stromcharakteristik umfasst: Erstellen eines rekonfigurierbaren polarisierten Zustands in dem P-artigen Transistorelement (250P, 350P) und dem N-artigen Transistorelement (250N, 350N).
DE102018204283.7A 2017-03-20 2018-03-20 Programmierbare logikelemente und verfahren zum betreiben derselben Active DE102018204283B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/463,316 2017-03-20
US15/463,316 US10033383B1 (en) 2017-03-20 2017-03-20 Programmable logic elements and methods of operating the same

Publications (2)

Publication Number Publication Date
DE102018204283A1 DE102018204283A1 (de) 2018-10-11
DE102018204283B4 true DE102018204283B4 (de) 2021-11-04

Family

ID=62874479

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018204283.7A Active DE102018204283B4 (de) 2017-03-20 2018-03-20 Programmierbare logikelemente und verfahren zum betreiben derselben

Country Status (4)

Country Link
US (1) US10033383B1 (de)
CN (2) CN108630707A (de)
DE (1) DE102018204283B4 (de)
TW (1) TWI663728B (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11625523B2 (en) 2016-12-14 2023-04-11 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips
TW202404049A (zh) 2016-12-14 2024-01-16 成真股份有限公司 標準大宗商品化現場可編程邏輯閘陣列(fpga)積體電路晶片組成之邏輯驅動器
US10447274B2 (en) 2017-07-11 2019-10-15 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips using non-volatile memory cells
KR20190008047A (ko) * 2017-07-14 2019-01-23 에스케이하이닉스 주식회사 강유전성 메모리 소자
US10957679B2 (en) 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
US10630296B2 (en) 2017-09-12 2020-04-21 iCometrue Company Ltd. Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells
US10615176B2 (en) 2017-11-22 2020-04-07 International Business Machine Corporation Ferro-electric complementary FET
US10608642B2 (en) 2018-02-01 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells
US10623000B2 (en) 2018-02-14 2020-04-14 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US10608638B2 (en) 2018-05-24 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US10892011B2 (en) 2018-09-11 2021-01-12 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US11309334B2 (en) 2018-09-11 2022-04-19 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US10937762B2 (en) 2018-10-04 2021-03-02 iCometrue Company Ltd. Logic drive based on multichip package using interconnection bridge
US11616046B2 (en) 2018-11-02 2023-03-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US11211334B2 (en) 2018-11-18 2021-12-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US20220122997A1 (en) * 2019-01-28 2022-04-21 Institute of Microelectronics, Chinese Academy of Sciences Memory
JP7173909B2 (ja) * 2019-03-20 2022-11-16 キオクシア株式会社 半導体記憶装置
US10985154B2 (en) 2019-07-02 2021-04-20 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cryptography circuits
US11227838B2 (en) 2019-07-02 2022-01-18 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits
US11887930B2 (en) 2019-08-05 2024-01-30 iCometrue Company Ltd. Vertical interconnect elevator based on through silicon vias
US11637056B2 (en) 2019-09-20 2023-04-25 iCometrue Company Ltd. 3D chip package based on through-silicon-via interconnection elevator
US11600526B2 (en) 2020-01-22 2023-03-07 iCometrue Company Ltd. Chip package based on through-silicon-via connector and silicon interconnection bridge
CN114024546B (zh) * 2022-01-10 2022-05-10 之江实验室 基于存算一体晶体管的布尔逻辑实现方法、单元及电路
CN115425965B (zh) * 2022-11-03 2023-02-17 之江实验室 一种可重构逻辑门电路及电路的控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4161038A (en) 1977-09-20 1979-07-10 Westinghouse Electric Corp. Complementary metal-ferroelectric semiconductor transistor structure and a matrix of such transistor structure for performing a comparison
US5923184A (en) 1996-12-23 1999-07-13 Motorola, Inc. Ferroelectric transistor logic functions for programming
DE102008057066A1 (de) 2008-08-25 2010-03-04 Snu R&Db Foundation Wieder konfigurierbare Halbleitervorrichtung

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3270765B2 (ja) * 1992-03-03 2002-04-02 ローム株式会社 不揮発性記憶素子
JP3606543B2 (ja) * 1998-09-02 2005-01-05 ローム株式会社 強誘電体を用いた順序回路およびこれを用いた半導体装置
JP3425100B2 (ja) * 1999-03-08 2003-07-07 松下電器産業株式会社 フィールドプログラマブルゲートアレイおよびその製造方法
JP2001256774A (ja) * 2000-03-09 2001-09-21 Matsushita Electric Ind Co Ltd 半導体記憶装置のデータ読み出し方法、データ書き込み方法および駆動方法
GB2362990B (en) * 2000-05-31 2005-02-02 Seiko Epson Corp Memory device
US6515889B1 (en) * 2000-08-31 2003-02-04 Micron Technology, Inc. Junction-isolated depletion mode ferroelectric memory
US6847071B2 (en) * 2001-06-06 2005-01-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US6825517B2 (en) * 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
US7259981B1 (en) 2005-11-29 2007-08-21 United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Nonvolatile analog memory
JP4775849B2 (ja) * 2006-01-13 2011-09-21 富士通セミコンダクター株式会社 半導体素子及びそれを用いた半導体記憶装置、及びそのデータ書込み方法、データ読出し方法、及びそれらの製造方法
JP4718354B2 (ja) * 2006-03-27 2011-07-06 パトレネラ キャピタル リミテッド， エルエルシー メモリ
CN101000926A (zh) * 2007-01-08 2007-07-18 电子科技大学 铁电场效应晶体管存储器件结构及制备方法
DE102008003637B4 (de) * 2008-01-09 2010-05-12 Qimonda Ag Integrierter Schaltkreis, Verfahren zum Programmieren einer Speicherzellen-Anordnung eines Integrierten Schaltkreises, und Speichermodul
US9252252B2 (en) * 2012-05-23 2016-02-02 Ecole polytechnique fédérale de Lausanne (EPFL) Ambipolar silicon nanowire field effect transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4161038A (en) 1977-09-20 1979-07-10 Westinghouse Electric Corp. Complementary metal-ferroelectric semiconductor transistor structure and a matrix of such transistor structure for performing a comparison
US5923184A (en) 1996-12-23 1999-07-13 Motorola, Inc. Ferroelectric transistor logic functions for programming
DE102008057066A1 (de) 2008-08-25 2010-03-04 Snu R&Db Foundation Wieder konfigurierbare Halbleitervorrichtung

Also Published As

Publication number Publication date
CN108630707A (zh) 2018-10-09
TW201836148A (zh) 2018-10-01
TWI663728B (zh) 2019-06-21
US10033383B1 (en) 2018-07-24
CN117766585A (zh) 2024-03-26
DE102018204283A1 (de) 2018-10-11

Similar Documents

Publication Publication Date Title
DE102018204283B4 (de) Programmierbare logikelemente und verfahren zum betreiben derselben
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102008063429B4 (de) Einstellen der Konfiguration eines Mehr-Gatetransistors durch Steuern einzelner Stege
DE102014222289B4 (de) Verfahren zum Bilden von Gatestrukturen mit mehreren Austrittsarbeitsfunktionen
DE102018206687B4 (de) Nicht-flüchtiges Speicherelement mit einem ersten Speichermechanismus und einem zweiten, ein ferroelektrisches Material aufweisenden Speichermechanismus, nicht-flüchtiges Speichertransistorelement mit einer ein ferroelektrisches Material aufweisenden vergrabenen isolierenden Schicht und ein Verfahren zu dessen Betrieb
DE102010038742B4 (de) Verfahren und Halbleiterbauelement basierend auf einer Verformungstechnologie in dreidimensionalen Transistoren auf der Grundlage eines verformten Kanalhalbleitermaterials
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE19610907B4 (de) Ferroelektrisches Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung
DE112016005805T5 (de) Variable gate-längen für vertikale transistoren
DE102008007029B4 (de) Betrieb einer elektronischen Schaltung mit körpergesteuertem Doppelkanaltransistor und SRAM-Zelle mit körpergesteuertem Doppelkanaltransistor
DE102014107325A1 (de) Halbleiterbauelement
DE112006000651B4 (de) Vertikale Speichervorrichtung und Verfahren
DE102013214196A1 (de) Halbleiterbauelement
DE102016201156B4 (de) Halbleitervorrichtungsstruktur und Verfahren zum Bilden einer Halbleitervorrichtungsstruktur
DE102004037087A1 (de) Selbstvorspannende Transistorstruktur und SRAM-Zellen mit weniger als sechs Transistoren
DE102008030853A1 (de) Dreidimensionaler Transistor mit einer Doppelkanal-Konfiguration
DE102010002455B4 (de) Nichtflüchtiger Speichertransistor und Verfahren zu dessen Herstellung
DE102010016000A1 (de) Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102018217684A1 (de) Anpassung einer negativen Kapazität in Gate-Elektrodenstrukturen
DE102008045034B4 (de) Durchlassstromeinstellung für Transistoren, die im gleichen aktiven Gebiet hergestellt sind, durch lokales Vorsehen eines eingebetteten verformungsinduzierenden Halbleitermaterials in dem aktiven Gebiet
DE102015106185A1 (de) Halbleiterstruktur und Verfahren zur Verarbeitung eines Trägers
DE2739586A1 (de) Statischer inverter mit isolierschicht-feldeffekttransistoren und verfahren zur herstellung
DE112006002377B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011080438B3 (de) Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor
DE102018209597A1 (de) Transistorelement mit einer vergrabenen isolierenden schicht mit erweiterter funktion

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final